JPH0325021B2 - - Google Patents

Info

Publication number
JPH0325021B2
JPH0325021B2 JP60167366A JP16736685A JPH0325021B2 JP H0325021 B2 JPH0325021 B2 JP H0325021B2 JP 60167366 A JP60167366 A JP 60167366A JP 16736685 A JP16736685 A JP 16736685A JP H0325021 B2 JPH0325021 B2 JP H0325021B2
Authority
JP
Japan
Prior art keywords
tape
terminals
electrical
electrically conductive
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60167366A
Other languages
English (en)
Other versions
JPS6170743A (ja
Inventor
Richaado Rohorofu Robaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Co
Original Assignee
Minnesota Mining and Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minnesota Mining and Manufacturing Co filed Critical Minnesota Mining and Manufacturing Co
Publication of JPS6170743A publication Critical patent/JPS6170743A/ja
Publication of JPH0325021B2 publication Critical patent/JPH0325021B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は電気構成要素と外部電気回路機構との
間に電気的相互連結を設けるのに有用な物品およ
び方法に向けられている。更に詳しく言えば、本
発明はたわみ性電気絶縁体および多数の伝導路に
より電気的に相互連結された前記絶縁体中の内部
および外部ターミナルの配列を有するたわみ性テ
ープ構造物に向けられる。なるべくは、通路の少
なくとも一部が電気伝導性材料からなるのがよ
い。必要に応じ、伝導路は内部および外部ターミ
ナルのための有効空間を最大限に利用するよう一
つより多くのレベルで設けることができる。この
具体例において、伝導路の少なくとも若干は本質
的に完全に本体内にはめ込むあるいは埋め込まれ
ている。そのテープは小さい電子構成要素、例え
ば半導体チツプ、を外部の電気回路機構、例えば
セラミツクパツケージに電気的に連結するのに特
に有用である。
背景技術 小さい電子構成要素、例えば半導体チツプまた
は装置は、典型的には単一面の周辺にあるいは単
一面の大きい部分一面にひろがつた配列として、
外部の電気回路機構への電気的連結のための結合
場所をもつている。このような装置の他の面は、
典型的には電気的接地連結として使用される。周
辺結合場所を用いる装置は、接近点に利用できる
面積が小さいため電気的連結に非常に限られた数
のかかる点を供給しているのである。装置の表側
一面にひろがる接触点の配列を用いる装置（「フ
リツプチツプ」装置としても知られる）は、この
ような点に利用できる面積を増すことによりこの
欠点を克服している。フリツプチツプ装置は、一
般に装置表面上の結合場所、例えば金属化した突
起または突出部の配列を外部電気回路構成要素上
に対応する結合場所と一線に並べ、そして２組の
結合場所の間に、例えばレフロー（reflow）は
んだ付け、熱圧縮結合、超音波結合、あるいは熱
音波（thermosonic）結合により治金学的結合を
形成させることによつて、外部電気回路機構に電
気的に相互連結される。
これらの相互連結技術に対して少なくとも二つ
の重大な欠陥がある。第一に、電子構成要素、例
えば典型的にはケイ素からつくられた半導体装置
の熱膨張係数（TCE）（例えばTCE2.8×10-6単
位／単位）、および典型的にはアルミナからつく
られるセラミツクパツケージ（例えばTCE6.8×
10-6単位／単位）のような外部電気回路機構に大
きい差がある。この差は、組み立てられた部分の
試験および使用中に遭遇する熱サイクルの間に結
合場所の間の治金学的結合に物理的応力をひき起
こす。この応力はもし治金学的結合の破壊を避け
ようとするならば制限しなければならない。通
常、組み立てられた部分により遭遇される熱サイ
クル範囲は明記されていて、指定されたそれより
少なく制限することはできない。従つて、応力を
制限することは、応力の物理的大きさを制限する
ことにより、典型的には配列における結合場所の
間の距離の最大差を制限することにより達成しな
ければならない。これは配列の寸法を制限し、従
つて装置上の結合位置の設置を制限する。
第二に、通常は半導体装置の電気的働きの間に
発生した熱を取り除く必要がある。最も効果的除
去手段は熱を装置から基材へ導くことによるもの
である。これは半導体装置とセラミツクパツケー
ジとの間の接触を最大にすることにより成し遂げ
るのが最もよい。これは典型的には装置の裏側を
パツケージに結合することによりなされる。しか
し、フリツプチツプ装置の場合には、パツケージ
への接触面積が治金学的結合を面積に制限され
る。これは装置の面積の５％といつた小さいこと
があり、装置から基材への熱の除去をきびしく損
なうことになる。
本発明はこれら欠点を克服するものである。本
発明は熱膨張の誤整合により起こる応力を吸収で
きる従順なあるいはたわみ性の物品を提供する。
その上、本発明は半導体表面上のどの場所にも結
合の位置を決めることができるので、この結果、
電気的連結点を限られた寸法の周辺配列に制限す
ることは最早必要でなくなる。結果として、半導
体装置上により多くの電気連結点を供給できる。
本発明はまた装置の一つの面（例えば、本発明
テープへ接合されていない側）を基質と最大の面
積で接触するように置いて最大の熱伝導を与える
ようにできる一方、装置の他の面上の結合場所を
テープと熱的接触するように置くことによつて更
に伝熱を可能ならしめている。
更にまた、本発明は必要に応じ装置の裏へ直接
電気的な接触を許す。これは装置を電気的に接地
したい場合に特に有用である。
本発明は更に他の地点を提供する。このように
して、電子的構成要素および外部電気回路の機構
に適用した場合、組み立てられた装置を活動面を
アルフアー粒子から保護するのであつて、さもな
ければ該粒子は電子構成要素を侵しこれらの電気
的状態を悪化させるであろう。
その上、本発明の開放ターミナルは結合の突出
部および結合前のターミナルの視覚による整頓と
結合が完結された後の結合物品の視覚による点検
を可能にする。
更にまた、レーザー結合技術を本発明に使用で
きるが、それは開放ターミナルがレフロー目的の
ためのはんだ付け突起にレーザー放射線を直接近
づけるようにできるからである。
本発明はまた開放ターミナル中へのはんだの流
れにより一層大きい表面積を与えかつ更に機械的
結合をつけ加えることにより強い結合を与えるも
のである。
更にまた、本発明は一層精密にターミナルを形
成させる能力により高いターミナル配列密度を達
成できる。
電子的構成要素を外部電気回路の機構に相互連
結させるための幾つかの装置が以前から示唆され
て来た。しかし、これら装置は末梢の接触点を使
用する電気的に相互連結装置に使用することを意
図したか、あるいはこれらは本発明の本質的要素
の一つ以上を欠いている。
例えば、米国特許第3832769号および第3868724
号明細書は、一つの面上の電気接触の様式が他の
面上の電気的接触の様式に電気的に相互連結され
る構造物を発表している。これらの構造物は、二
つの電気的接触様式をつなぐために誘電性材料の
単一層を経て中空でない伝導性の柱を使用し電気
的接触点にごく限られた場所を供給するに過ぎな
い 米国特許第4064552号明細書は、構成要素を受
け取るための個々の電気的ターミナルを有する箔
様式（ホイルパターン）をもつテープを記載して
いる。この箔様式は誘電性担体上にあり、担体に
おける電気伝導性材料で満された孔を通して相互
に層をなした連結を有する。テープの誘電性の層
は互に接着して保持される。
米国特許第3780352号明細書は薄いたわみ性の
誘電性支持体に結合された一組の薄い金属フイル
ム片の使用を発表している。これら金属片は半導
体チツプ上の接触パツドに選ばれたリードへ電気
的に相互に連結する。
米国特許第4251852号明細書は、二つの同一の
半導体チツプを共通の１組の接触状態に電気的に
相互連結するための配線スカートを発表してい
る。この配線スカートは半導体チツプのまわりに
その場でつくられる。
米国特許願連続第292401号明細書は、多数の伝
導路によつて電気的に相互連結された中空でない
電気伝導性内部および外部電気ターミナルの配列
を有するたわみ性の電気絶縁体からなるテープを
発表している。
これら特許および特許願明細書のすべては中空
でない電気伝導性ターミナルを使用している。こ
のようなターミナルは結合の前後いずれかで結合
の突出部およびターミナルの視覚による整頓およ
び点検を許さない。更にまた、これらは本発明の
使用により達成されるもの程強い結合を与えな
い。更にまた、米国特許第3832769号、第3868724
号、第4064552号、第3780352号、および第
4251852号明細書の装置の高いターミナル密度の
達成を困難にしている。
発明の記述 本発明は電子構成要素と外部回路構成要素との
間に電気的相互連結を供給するたわみ性テープを
提供するものである。このテープは電子構成要素
を外部回路構成要素へ電気的に相互連結するため
の開放内部および外部ターミナルのあらかじめ決
められた配列を有する中空でないたわみ性電気絶
縁体からなる。内部および外部ターミナルは、な
るべくは１層より多い層として与えられた多数の
伝導路により相互の電気的に連結される。これら
路の少なくとも若干はテープ本体の中に少なくと
も部分的にはめ込まれてまたは埋め込まれている
のがよい。従つて、本発明のこの具体例は電気伝
導体および絶縁体の多数の交互の層からなる。
電気伝導路は、個々の内部ターミナルを望む外
部ターミナルへ相互連結する望みの形状をもつた
個々に離れた電気伝導性トレースからなる。絶縁
体の材料は各種の伝導性トレースを分離し、種々
なターミナル配列の設計上最大の許容範囲を与え
るように幾つかの仕方でトレースが経路を定める
ことができるようにする。ターミナルはテープを
完全に通過する開口または路からなる。これらの
路の側壁の少なくとも一部分はテープの第一と第
二主要面との間に伝導路を与えるように電気伝導
性材料からなる。主要表面上に陸の領域を与える
ように、トレースはテープの主要面上で路を取り
巻くのがよい。
図面の簡単な記述 本発明を以下図面に関して一層詳しく記述する
ことにするが、図中の同様な引用文字は幾つかの
図中一貫して同じ部分を指す： 第１図は、電子構成要素（ここでは半導体チツ
プ）を外部回路構成要素（ここではセラミツクパ
ツケージ）に相互連結する本発明テープの一具体
例を示す横断面図である。
第２図および第３図は、それぞれ本発明テープ
の底面および頂面を示す。
第４図〜第１０図は本発明テープの一つの製造
法における順次の工程を示す。
第１１図は半導体チツプに結合した本発明テー
プの拡大図である。
第１２図は本発明テープのもう一つの具体例で
ある。
詳細な記述 第１図は半導体チツプ３（電子構成要素）の結
合場所４（ここでは突起）の配列を、セラミツク
パツケージ５（外部回路構成要素）の伝導路６に
相互連結するテープ２の横断面図を示す。第１図
に示す通り、パツケージ５の伝導路６は、外側の
結合場所７で終つている。テープ２は頂面１３と
底面２１をもつ。
第２図〜第３図のテープ２の詳細を示す。第２
図はテープ２の底面２１、即ち結合場所４と伝導
路６とに結合される面が誘電性材料８、内部ター
ミナル１０の配列、および外部ターミナル１１の
配列からなることを示す。第２図はまた試験ター
ミナル２０の任意配列も示す。内部ターミナル１
０、外部ターミナル１１、および試験ターミナル
２０は、第２図に示すように、伝導路１４を用い
て電気的に相互連結される。
第３図はテープ２の頂部１３を示す。この図は
第２図のそれと同様であるが、ただしこの図はこ
れらの内部、外部、および任意の試験ターミナル
の電気的相互連結を、第２図における相互連結さ
れているようには示さずに見せている点を除く。
このようにして、第３図は頂面１３が誘電性材料
８、内部ターミナル１０の配列、および外部ター
ミナル１１を配列からなることを示す。伝導路１
４は各種ターミナルを相互に連結する。これらの
図で、伝導路１４は２４で内部ターミナルをそし
て２５で外部ターミナル取り囲む。
これら図に示すように、伝導路１４は相互に少
なくとも部分的に電気的に隔離されそしてテープ
２の表面上に位置する。しかし、伝導性トレース
１４の少なくとも若干に対してはテープ２の本体
の中にはめ込むかまたは埋め込むことが可能であ
る。
第２図および第３図は、伝導路１４の様式を、
これらがテープ２の表面１３および２１上に存在
するように示している。これらはまた内部および
外部ターミナルの各々に対して与えられた配列様
式をも示している。第２図は更に試験ターミナル
２０に対する配列様式も示す。伝導路のこれら配
列と幾何学的輪郭の様式はターミナルの望む外形
を達成するように選ぶ。選ばれる正確の様式およ
び外形は本発明にとつて特に制限が無く、電子構
成要素および外部回路の構成要素に相互連結する
ための必要条件を満足し、そして短絡あるいはキ
ヤパシタンスまたはインピーダンス効果を生ずる
かもしれない望ましくない電気的相互連結を避け
るように選ばれる。これらパラメーター内で種々
様々なデザインと輪郭が利用できる。
テープ２の絶縁材料はたわみ性であり、なるべ
くは厚さ2.5〜250ミクロンの範囲内にあるのがよ
い。有用な絶縁材料には、ポリイミド、ポリエス
テル、アクリル、テフロン（TeflonTM）のよう
なフツ化炭化水素フイルム、ポリスルホン、ポリ
アミド、ポリ（イミド−アミド）、シリコーン、
およびガラス繊維強化熱硬化プラスチツクの薄い
たわみ性フイルムが含まれる。これら絶縁材料は
高温度に耐えることが最も好ましい。テープの
種々な伝導性要素は、なるべくはアルミニウム、
銅、ニツケル、銀、金、スズなどといつた金属か
ら加工するのがよい。これら金属相互のあるいは
他の金属との合金も有用である。２種の金属から
をる材料でメツキしたターミナル壁、例えばはん
だメツキ銅、スズメツキ銅、または金メツキニツ
ケルも有用である。各種伝導性要素の厚さは、電
気伝導性を可能にするのに少なくとも十分でなけ
ればならず、そしてこれらは125ミクロンといつ
た厚さでもよいが、もつと薄いターミナル壁およ
び路、例えば10から15ミクロン、の方が経済上の
理由のため一般に好ましい。
テープ２の開放ターミナルあるいは通路は望む
どんな円周形および寸法もとりうる。このように
して、例えばこれらは円形、短形、三角形などで
よい。一般に、与えられた配列における通路は、
すべて同じ周囲形状と寸法であるが、そのように
する必要はない。このようにして、例えば円形の
ターミナルは25から500ミクロンの直径を有しう
る。他の形状のターミナルは一般に円形ターミナ
ルのそれらに相当する開いた領域を有するであろ
う。
ターミナルの各種配列の様式も変えることがで
きる。このようにして内部ターミナル１０の配列
は、第２図〜第３図に示すように、多数の水平お
よび垂直の列からなりうる。これら配列は、当然
のことながら単なる記述であつて、テープを付け
ようとする電子構成要素の結合場所の様式に適す
るように変化しうる。
外部ターミナル１１の配列は、典型的には内部
ターミナル１０の配列の周りに周辺的に置かれ
る。これは第２図〜第３図に示すように内部ター
ミナル１０の配列をとり巻く単一列のターミナル
からなるが、あるいは他の幾何学的様式からなり
うる。配列の正確な様式は、それを付けようとす
る外部回路の構成要素の結合場所の様式を満足さ
せるように変えることができる。外部ターミナル
１１の配列は内部ターミナル１０の配列を完全に
とり囲む必要はない。
試験ターミナル２０の配列もまたこの様式にお
いて変化しうる。このようにして、図は外部ター
ミナル１１の配列を取り囲む陸の領域の列として
の配列を示すが、必要に応じ他の様式も利用でき
る。更に、ターミナル２０はターミナル１０およ
び１１と同様に開放であつてもよい。
使用中、テープ２は半導体チツプ３といつた電
子構成要素に適用され、その結果内部ターミナル
１０の配列が結合場所４（即ち、突起）と合うよ
うに配置される。次に、テープ２をチツプ３に結
合する。結合させる間に突起は軟化しターミナル
に流れ込む。この結果生じた結合の第１１図に一
層明確に示されている。
第１１図を引用することによりわかるように、
テープ２は開放ターミナル１０を取り囲みそして
テープ２の頂部から底部への伝導路を供給する電
気伝導性トレース１４を有する誘電性基材８から
なる。テープ２は電子構成要素（ここでは半導体
チツプ３）に結合される。チツプ３は伝導路２３
につながつた結合場所（あるいは突起）４を有す
る。
結合操作中、突起４は軟化し開放ターミナル１
０の中へ流れ込む。これによりターミナルと突起
との間により大きい表面積接触が得られ、機械的
接触が増加し、その結果により強い結合を生ず
る。
結合後、チツプ３を電子試験装置で試験ターミ
ナル２０を探ることにより機能試験をすることが
できる。もしチツプ３が相互連結している結合の
いずれかが不完全であるならば、それを更に一層
高価な組み立て作業にまわす前にその組み立てを
捨てるかまたは修復する。もしチツプ３および相
互連結結合が良好ならば、試験ターミナル２０を
もし存在するならば取り除く。次に、外部ターミ
ナル１１の配列を、半導体チツプ３を付着しよう
とする外部回路構成要素と登録された接触状態に
なるように配置し、テープ２をパツケージ５上の
結合場所に結合させる。次に、テープ２を半導体
チツプ３および外部回路構成要素に、例えばレフ
ローはんだ付け、熱圧縮技術、超音波技術、また
は熱音波技術によつて結合させ、内部および外部
接触点１０と１１および適当な結合の場所の間に
治金学的結合を形成させる。得られた組み立て装
置はこのようにしてすぐ使用に供される。
テープ２は幾つかの技術により製造できる。下
記手順はこのような技術の一つを代表するもので
ある。この手順の理解に第４図〜第１０図の参照
が助けとなる。第４図は誘電性材料８のフイルム
を示す。このフイルムは薄く（例えば、2.5〜250
ミクロン）、そしてなるべくはKapton フイルム
のような材料からなるのがよい。Kapton フイ
ルムはイー・アイ・ジユポン ド ニユーマース
アンド カンパニー（E.I.duPont de
Nemours and Company）から市販されている。
誘電性材料８のフイルムは、その製造および後の
処理加工の両方を楽にするためその縦のふちに沿
つて多数のスプロケツト孔（示していない）を有
することができる。
このフイルムの両層に光硬化性樹脂９の層を適
用し、光硬化性樹脂を画像法で活性放射線にさら
し、光硬化性樹脂９に孔１２を与えるように現像
する。このような技術はこの分野でよく知られて
いる。第５図参照。
次に標準の写真平版技術を用いて、光硬化性樹
脂９の通路または孔１２を通して誘電性材料８の
一つの側に像をつくる。露出誘電性材料８を、次
に例えば公知の湿式または乾式除去技術、例えば
化学的平削り（米国特許第3395057号明細書参
照）、レーザーおよび電子ビーム穿孔、摩耗技術、
機械的穿孔、プラズマ食刻、または反応性イオン
平削りにより除去して孔１５を得る。第６図参
照。
次に、光硬化性樹脂９を除去して第７図に示す
開口１５の望む配列を有する誘電性材料８を得
る。この結果得られた孔１５は誘電性材料８を通
る通路または路を与える。
孔１２および１５を得るために用いた技術は誘
電性材路８の両側から行なうことができる。これ
により誘電性材料の両側に同じ、あるいは殆ど同
じ直径の口を有する孔１５をつくることが可能と
なる。第８図参照。この結果は非常に間隔の接近
した路を望む場合に特に有用である。
孔１５をつくるために片側技術を用いようが、
あるいは両側技術を用いようが、電気伝導性材料
１６（例えば、銅）の薄層を、例えば無電解メツ
キ、電子ビーム沈着、熱蒸着、またはスパター沈
着といつた公知の技術を用いて誘電性材料８上に
付着させる。第９図参照。伝導性材料１６の層は
誘電性材料８の主要表面全体にそして孔１５の側
面に施される。典型的にこの層は厚さ．01から
0.1ミクロンの範囲内にあるが、これより薄くて
も厚くてもよい。このようにして、この層の厚さ
は電気メツキといつた公知の技術を用いることに
より５から10ミクロンまで増加させる。
伝導性材料１６の層上に光硬化性樹脂の新しい
一つの層（図示していない）を再適用し、その上
に特異のパターンをつくり出すように画像法で露
出する。該パターンは究極的に伝導路１４の望む
パターンに相当するであろう。露出後、光硬化性
樹脂を現像し、露出した銅を食刻して不要の銅を
除去し、伝導路１４および開放路の伝導性側壁の
望む様式を得る。次に残存する光硬化性樹脂を取
り除く。第１０図は得られた構造の一部分の横断
面図を表わす。これは誘電性材料８、内部ターミ
ナル１０、外部ターミナル１１および伝導性トレ
ース１４を示す。
これら図は誘電性材料の単一層を有するテープ
を示しているけれども、本発明はこの具体例に制
限されない。このようにして、本発明はまた伝導
路１４の少なくとも若干はテープ内に本質的に完
全に埋め込まれている、あるいははめ込まれてい
るテープからなる。これは間接的に像をつくりう
る材料の層を第１０図の構造物の主要面および路
壁上に適用することにより達成できる。このよう
な層は材料の溶液から適用し、続いて溶媒を除去
することにより適用できる。なるべくは、材料が
高い熱抵抗を有するのがよい。ポリアミド酸（例
えば、Pyre ML、イー．アイ．ジユポン ド
ニユーマース アンド カンパニーから得られ
る）はこの目的に対する一つの有用な材料であ
る。
次に光硬化性樹脂を間接的に像をつくりうる材
料の層上に適用し、画像法で活性放射線にさらし
て間接的に像をつくりうる材料に最終的に接近す
るであろう領域を生ずるようにし、そして現像し
て光硬化性樹脂を露出領域から除去する。次に露
出した間接的に像をつくりうる被覆物を、例えば
塩基性溶液で化学的に食刻することにより除去す
る。次に残存する光硬化性樹脂を除去し、次に間
接的に像をつくりうる材料を硬化させるか、また
は橋かけ結合する。この方法でのポリアミド酸の
変換は米国特許第4242437号明細書に示されてい
る。
第１２図は得られた構造を示す。これは第１０
図のそれと同じであるが、ただし間接的に像をつ
くりうる材料１７の層を構造に加えた点を除く。
本発明テープにおいて、内部および外部ターミ
ナルはテープ２を通る孔あるいは路からなる。こ
れらの孔の少なくとも一部はそれらの側壁の一部
として電気伝導性を材料を有することが理解でき
る。しかし側壁全体を伝導性材料でメツキする必
要はない。例えば電子構成要素上の結合突出部が
ターミナルの電気伝導性部分と電気的接触をする
ように孔の中に達することができることだけ必要
なのである。
【図面の簡単な説明】
第１図は電子構成要素を外部回路構成要素に相
互連結する本発明テープの横断面図であり、第２
図〜第３図はそれぞれ本発明テープの底面および
頂面を示し、第４図〜第１０図は本発明テープの
一製造法における順次の工程を示し、第１１図は
半導体チツプに結合した本発明テープの拡大図で
あり、第１２図は本発明テープのもう一つの具体
例である。 ２……テープ、３……半導体チツプ、５……セ
ラミツクパツケージ、８……誘電性材料。

Claims (1)

  1. 【特許請求の範囲】 １ 電子構成要素３と外部回路構成要素５との間
    に電気的相互連結を与えるたわみ性テープ２にお
    いて、前記テープ２が前記電子構成要素３への位
    置決め及び直接の電気的相互連結のための開口を
    含んだ所定の配列の内部ターミナル１０、及び前
    記外部回路構成要素５への電気的相互連結のため
    の開口を含んだ所定の配列の外部ターミナル１１
    を有するたわみ性電気絶縁体からなり、前記内部
    １０および外部１１ターミナルが多数の電気伝導
    路１４により電気的に相互連結され、かつ前記開
    口の各々の少なくとも一部分の壁が電気伝導材料
    からなることを特徴とする上記テープ。 ２ 絶縁体が重合体である特許請求の範囲第１項
    記載のテープ２。 ３ 絶縁体がポリイミドである特許請求の範囲第
    １項記載のテープ２。 ４ 電気伝導路１４の水平部分がテープ本体内に
    少なくとも部分的に埋め込まれている特許請求の
    範囲第１項記載のテープ２。 ５ 電気伝導路の水平部分が前記たわみ性電気絶
    縁体中に種々の深さで位置しており、前記水平部
    分は他の電気伝導路との接触が防がれるように経
    路選択されている特許請求の範囲第４項記載のテ
    ープ２。
JP60167366A 1984-08-09 1985-07-29 電気相互連結テ−プ Granted JPS6170743A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63949384A 1984-08-09 1984-08-09
US639493 1984-08-09

Publications (2)

Publication Number Publication Date
JPS6170743A JPS6170743A (ja) 1986-04-11
JPH0325021B2 true JPH0325021B2 (ja) 1991-04-04

Family

ID=24564327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60167366A Granted JPS6170743A (ja) 1984-08-09 1985-07-29 電気相互連結テ−プ

Country Status (7)

Country Link
EP (1) EP0171232B1 (ja)
JP (1) JPS6170743A (ja)
KR (1) KR930002909B1 (ja)
CA (1) CA1238959A (ja)
DE (1) DE3587244T2 (ja)
HK (1) HK95894A (ja)
SG (1) SG111194G (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1271819C (en) * 1986-08-05 1990-07-17 ELECTRICAL SHIELDING
GB8719075D0 (en) * 1987-08-12 1987-09-16 Bicc Plc Surface mounted component adaptor
GB2212343A (en) * 1987-11-12 1989-07-19 Peter Elliott Electrical junction
US5631447A (en) * 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
EP0329314A1 (en) * 1988-02-05 1989-08-23 Raychem Limited Uses of uniaxially electrically conductive articles
EP0391979A1 (en) * 1988-02-05 1990-10-17 Raychem Limited Uses of uniaxially electrically conductive articles
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
EP0361985B1 (en) * 1988-09-30 1994-12-07 Raychem Limited Hybrid microchip bonding article
JPH0810744B2 (ja) * 1989-08-28 1996-01-31 三菱電機株式会社 半導体装置
US5557505A (en) * 1994-07-22 1996-09-17 Ast Research, Inc. Dual pattern microprocessor package footprint
US5777853A (en) * 1996-05-03 1998-07-07 Ast Research, Inc. Printed circuit board having a dual square pattern footprints for receiving one of two electronic components having equal printouts per size
US5764488A (en) * 1996-06-11 1998-06-09 Ast Research, Inc. Printed circuit board having a dual pattern footprint for receiving one of two component packages
US5751557A (en) * 1996-06-21 1998-05-12 Ast Research, Inc. Printed circuit board having a triple pattern footprint for receiving one of three component packages
US6407450B1 (en) 1999-07-15 2002-06-18 Altera Corporation Semiconductor package with universal substrate for electrically interfacing with different sized chips that have different logic functions
GB2356287B (en) * 1999-07-15 2004-03-24 Altera Corp Apparatus and method for packaging different sized semiconductor chips on a common substrate
EP1796443A1 (de) * 2005-12-09 2007-06-13 Delphi Technologies, Inc. Kontaktelement und elektrisches Verbindungssystem

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4731066U (ja) * 1971-04-20 1972-12-08
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
JPS55138794U (ja) * 1979-03-23 1980-10-03
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
FR2518813A1 (fr) * 1981-12-22 1983-06-24 Socapex Support d'interconnexion d'un boitier de circuit integre sur un circuit imprime et systeme d'interconnexion utilisant un tel support
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치

Also Published As

Publication number Publication date
JPS6170743A (ja) 1986-04-11
EP0171232A2 (en) 1986-02-12
KR930002909B1 (ko) 1993-04-15
DE3587244T2 (de) 1993-09-02
SG111194G (en) 1994-11-25
DE3587244D1 (de) 1993-05-13
EP0171232A3 (en) 1987-12-02
EP0171232B1 (en) 1993-04-07
HK95894A (en) 1994-09-16
CA1238959A (en) 1988-07-05
KR860002143A (ko) 1986-03-26

Similar Documents

Publication Publication Date Title
US4472876A (en) Area-bonding tape
US5998859A (en) Packaging and interconnect system for integrated circuits
US5241456A (en) Compact high density interconnect structure
US5379191A (en) Compact adapter package providing peripheral to area translation for an integrated circuit chip
US4692839A (en) Multiple chip interconnection system and package
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US5601678A (en) Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
KR100441698B1 (ko) 반도체 디바이스 및 그 제조 방법
US4446477A (en) Multichip thin film module
US5796164A (en) Packaging and interconnect system for integrated circuits
US5214000A (en) Thermal transfer posts for high density multichip substrates and formation method
JPH0325021B2 (ja)
US4890194A (en) A chip carrier and mounting structure connected to the chip carrier
KR20010072583A (ko) 적층화 집적 회로 패키지
US5896271A (en) Integrated circuit with a chip on dot and a heat sink
JPH04313247A (ja) 同一平面の接触バンプを有する相互接続装置及びその製造方法
US5637925A (en) Uses of uniaxially electrically conductive articles
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
EP0327399B1 (en) Method of manufacturing an uniaxially electrically conductive article
US6891360B1 (en) Plated probe structure
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
JPH06347480A (ja) プローブ構造
JP2001007252A (ja) 半導体装置およびその製造方法
JP2733359B2 (ja) テストヘッド構造
JPH0627141A (ja) 複合バンプ付テストヘッドを有するプローブ構造