JPH03250734A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH03250734A JPH03250734A JP4796490A JP4796490A JPH03250734A JP H03250734 A JPH03250734 A JP H03250734A JP 4796490 A JP4796490 A JP 4796490A JP 4796490 A JP4796490 A JP 4796490A JP H03250734 A JPH03250734 A JP H03250734A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- semiconductor substrate
- circuit
- laser beam
- aluminum layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
冗長回路を有する半導体集積回路に関し簡単な工程で該
冗長回路を選択可能とすることを目的とし 半導体基板にＰＮ接合を形成し、該ＰＮ接合に接触する
アルミニウム層を有する配線を該半導体基板上に形成し
、少なくとも該アルミニウム層上の部分が光透過性であ
る絶縁層を該半導体基板上に形成し、該絶縁層を通して
該アルミニウム層に選択的にレーザビームを照射して３
５ＰＮ接合に該アルミニウム層のスパイクを発生させる
ことによりＳＳ Ｐ Ｎ接合を導通状態にする諸工程を
含むように構成する 〔産業上の利用分野〕 本発明は半導体集積回路、とくに、逆バイアスされたＰ
Ｎ接合によって分離された冗長回路を有する半導体集積
回路あるいはＰＮ接合をメモリセルとして成る読出し専
用メモリ装置（ＲＯＭ）に関する。
冗長回路を選択可能とすることを目的とし 半導体基板にＰＮ接合を形成し、該ＰＮ接合に接触する
アルミニウム層を有する配線を該半導体基板上に形成し
、少なくとも該アルミニウム層上の部分が光透過性であ
る絶縁層を該半導体基板上に形成し、該絶縁層を通して
該アルミニウム層に選択的にレーザビームを照射して３
５ＰＮ接合に該アルミニウム層のスパイクを発生させる
ことによりＳＳ Ｐ Ｎ接合を導通状態にする諸工程を
含むように構成する 〔産業上の利用分野〕 本発明は半導体集積回路、とくに、逆バイアスされたＰ
Ｎ接合によって分離された冗長回路を有する半導体集積
回路あるいはＰＮ接合をメモリセルとして成る読出し専
用メモリ装置（ＲＯＭ）に関する。
〔従来の技術〕
例えば４メガビット級あるいは１６メガビット級の半導
体メモリのような高集積度の半導体装置では、これを構
成する一部の回路に不良が生した場合に、この不良回路
を予備の回路（冗長回路）と置換接続することによって
３歩留りや信顛性の向上を図ることが行われる。
体メモリのような高集積度の半導体装置では、これを構
成する一部の回路に不良が生した場合に、この不良回路
を予備の回路（冗長回路）と置換接続することによって
３歩留りや信顛性の向上を図ることが行われる。
（発明が解決しようとする課題〕
このような冗長回路を所定の回路に接続（すなわち１選
択）する方法として、冗長回路を不動作状態にしておく
ためのフユーズ（例えば多結晶シリコン層から成る配線
）をレーザ光照射により切断するものがある。
択）する方法として、冗長回路を不動作状態にしておく
ためのフユーズ（例えば多結晶シリコン層から成る配線
）をレーザ光照射により切断するものがある。
例えば、第４図に示すようＳこ、半導体基板（チンブ）
■に、所望の集積回路（主回路）２と冗長回路３ととも
に、冗長回路３を選択するための選択回路４を形成する
。選択回路４におけるＭＯＳ ｌ−ランジスタ４１は、
フユーズ４２によりソース−ゲート間が接続されている
ため不導通状態である。したがって、冗長回路３は、不
動作状態に保持されており、主回路２と実質的に接続さ
れていないとみなされる。
■に、所望の集積回路（主回路）２と冗長回路３ととも
に、冗長回路３を選択するための選択回路４を形成する
。選択回路４におけるＭＯＳ ｌ−ランジスタ４１は、
フユーズ４２によりソース−ゲート間が接続されている
ため不導通状態である。したがって、冗長回路３は、不
動作状態に保持されており、主回路２と実質的に接続さ
れていないとみなされる。
ここで、レーザ光照射等によってフユーズ４２を切断す
ると、 ＭＯＳ Ｉ−ランジスタ４１は、抵抗４３を
介してゲートに電圧ＶＣＣが印加され、導通状態となる
。その結果、冗長回路３は動作状態に変わり主回路２と
の実質な接続が形成される。すなわち冗長回路３が選択
されたことになる。
ると、 ＭＯＳ Ｉ−ランジスタ４１は、抵抗４３を
介してゲートに電圧ＶＣＣが印加され、導通状態となる
。その結果、冗長回路３は動作状態に変わり主回路２と
の実質な接続が形成される。すなわち冗長回路３が選択
されたことになる。
第５図は上記フユーズ４２の構成例を示す模式図であっ
て、同図（ａ）は平面図、（ｂ）は断面図、（Ｃ）およ
び（ｄ）は、それぞれ、フユーズ４２が切断されたとき
の状態を示す平面図および断面図である。
て、同図（ａ）は平面図、（ｂ）は断面図、（Ｃ）およ
び（ｄ）は、それぞれ、フユーズ４２が切断されたとき
の状態を示す平面図および断面図である。
従来は５例えば多結晶シリコン層から成るフユーズ４２
を覆うように形成された絶縁層４４をエンチングして開
口４５を形成し、開口４５内に表出するフユーズ４２に
レーザ光Ｌｓを照射する必要があった。
を覆うように形成された絶縁層４４をエンチングして開
口４５を形成し、開口４５内に表出するフユーズ４２に
レーザ光Ｌｓを照射する必要があった。
レーザ光Ｌｓの照射により、フユーズ４２はスパッタリ
ングされ、同図（Ｃ）および（ｄ）に示すように、切断
される。なお、フユーズ４２は絶縁層４６二二よって基
板１と絶縁されており、また、その両端に接触する図示
しない電極を通して前記選択回路４内に接続されている
。
ングされ、同図（Ｃ）および（ｄ）に示すように、切断
される。なお、フユーズ４２は絶縁層４６二二よって基
板１と絶縁されており、また、その両端に接触する図示
しない電極を通して前記選択回路４内に接続されている
。
上記従来の方法によれば、開口４５を形成するためのり
ソグラフ工程を必要とし、また、フユーズ４２をスパッ
タリングさせるためのし・−ザ光しＳとして比較的高い
エネルギーを必要とする問題があった。
ソグラフ工程を必要とし、また、フユーズ４２をスパッ
タリングさせるためのし・−ザ光しＳとして比較的高い
エネルギーを必要とする問題があった。
本発明は上記従来の問題点を解決し１選択回路４を覆う
絶縁層に開口を設けず、かつ、比較的低いエネルギーの
レーザ光により選択可能な選択回路の構造および選択方
法を提供することを目的とする。
絶縁層に開口を設けず、かつ、比較的低いエネルギーの
レーザ光により選択可能な選択回路の構造および選択方
法を提供することを目的とする。
（課題を解決するための手段〕
上記目的は、半導体基板にＰＮ接合を形成する工程と、
該ＰＮ接合に接触するアルミニウム層を有する配線を該
半導体基板上に形成する工程と、少なくとも該アルミニ
ウム層上の部分が光透過性である絶縁層を該半導体基板
上に形成する工程と、該絶縁層を通して該アルミニウム
層に選択的にレーザビームを照射して該ＰＮ接合に該ア
ルミニウム層のスパイクを発生させることにより該ＰＮ
接合を導通状態にする工程とを含むことを基本的な特徴
とする半導体集積回路の製造方法、とくに、該半導体基
板に、主回路と該主回路の少なくとも一部を置換するた
めの冗長回路を該ＰＮ接合とともに形成し ｇａ ｐ
Ｎ接合を逆バイアスされるように該冗長回路と該ＰＮ接
合と接続し、該アルミニウム電極に対する該レーザビー
ム照射によって該ＰＮ接合を導通状態することにより該
冗長回路と主回路とを実質的に接続することを特徴とす
る本発明に係る半導体集積回路の冗長回路選択方法、お
よび、該半導体基板に該第１のＰＮ接合とともに第２の
ＰＮ接合を形成し、該半導体基板上にワード線およびビ
ット線を形成し、該第１および第２のＰＮ接合を互いに
逆方向にして該ワード線とビット線間に接続し。
該ＰＮ接合に接触するアルミニウム層を有する配線を該
半導体基板上に形成する工程と、少なくとも該アルミニ
ウム層上の部分が光透過性である絶縁層を該半導体基板
上に形成する工程と、該絶縁層を通して該アルミニウム
層に選択的にレーザビームを照射して該ＰＮ接合に該ア
ルミニウム層のスパイクを発生させることにより該ＰＮ
接合を導通状態にする工程とを含むことを基本的な特徴
とする半導体集積回路の製造方法、とくに、該半導体基
板に、主回路と該主回路の少なくとも一部を置換するた
めの冗長回路を該ＰＮ接合とともに形成し ｇａ ｐ
Ｎ接合を逆バイアスされるように該冗長回路と該ＰＮ接
合と接続し、該アルミニウム電極に対する該レーザビー
ム照射によって該ＰＮ接合を導通状態することにより該
冗長回路と主回路とを実質的に接続することを特徴とす
る本発明に係る半導体集積回路の冗長回路選択方法、お
よび、該半導体基板に該第１のＰＮ接合とともに第２の
ＰＮ接合を形成し、該半導体基板上にワード線およびビ
ット線を形成し、該第１および第２のＰＮ接合を互いに
逆方向にして該ワード線とビット線間に接続し。
該アルミニウム電極に対する該レーザビーム照射によっ
て該第１のＰＮ接合を導通状態にすることにより該第１
および第２のＰＮ接合から成るメモリセルを書込み状態
にすることを特徴とする本発明に係る読出し専用メモリ
装置の製造方法によって達成される。
て該第１のＰＮ接合を導通状態にすることにより該第１
および第２のＰＮ接合から成るメモリセルを書込み状態
にすることを特徴とする本発明に係る読出し専用メモリ
装置の製造方法によって達成される。
アルミニウム電極を形成したＰＮ接合を冗長回路の選択
手段として設けておく。該ＰＮ接合は、非選択時二こは
該アルミニウム電極を通じて逆バイアス電圧が印加され
るため、不導通状態である。選択時には、該アルミニウ
ム電極にレーザビームを照射して溶融し、下地のシリコ
ン基板との閂権反妄により ＠ Ｐ Ｎ接合にアルミニ
ウム電極のスパイクを発生させる。その結果、該ＰＮ接
合はオーミック性を有することになり、冗長回路が動作
状態になる。同様に１上記ＰＮ接合をメモリセルとして
有するＲＯＭにおいて、レーザビーム照射により該ＰＮ
接合にアルミニウム電極のスパイクを発生させることに
よって、メモリセルが書込み状態となる。
手段として設けておく。該ＰＮ接合は、非選択時二こは
該アルミニウム電極を通じて逆バイアス電圧が印加され
るため、不導通状態である。選択時には、該アルミニウ
ム電極にレーザビームを照射して溶融し、下地のシリコ
ン基板との閂権反妄により ＠ Ｐ Ｎ接合にアルミニ
ウム電極のスパイクを発生させる。その結果、該ＰＮ接
合はオーミック性を有することになり、冗長回路が動作
状態になる。同様に１上記ＰＮ接合をメモリセルとして
有するＲＯＭにおいて、レーザビーム照射により該ＰＮ
接合にアルミニウム電極のスパイクを発生させることに
よって、メモリセルが書込み状態となる。
上記スパイクを発生させるためのレーザビームエ矛ルギ
ーは、アルミニウム電極を溶融して下地のシリコン基板
との固溶反応を生じさせるのに充分な大きさを有すれば
よく、前記従来のように多結晶シリコン層から成る配線
をスパッタＩＪングさせるに必要なエネルギーより小さ
い。したがって、レーザ光源の簡素化および低コスト化
が可能となる。
ーは、アルミニウム電極を溶融して下地のシリコン基板
との固溶反応を生じさせるのに充分な大きさを有すれば
よく、前記従来のように多結晶シリコン層から成る配線
をスパッタＩＪングさせるに必要なエネルギーより小さ
い。したがって、レーザ光源の簡素化および低コスト化
が可能となる。
また、上記アルミニウム電極とシリコン基板との固溶反
応において実質的な体積変化は生しないので、アルミニ
ウム電極上に絶縁層を設けたままの状態でレーザビーム
照射を行うことができる。
応において実質的な体積変化は生しないので、アルミニ
ウム電極上に絶縁層を設けたままの状態でレーザビーム
照射を行うことができる。
したがって、レーザビーム照射頭載における絶縁層に開
口を設けるためのりソグラフ工程が不要となる。
口を設けるためのりソグラフ工程が不要となる。
〔実施例］
以下本発明の実施例を図面を参照して説明する。
第１図は、集積回路における冗長回路の選択に本発明を
通用した場合の例を説明するためのブロック図であって
、半導体基板ｌに、所望の集積回路（主回路）２と冗長
回路３とともに、冗長回路３を選択するだめの選択回路
５を形成する。選択回路５は、後述するようなＰＮ接合
から成り、端子６ａおよび６ｂの間に接続されている。
通用した場合の例を説明するためのブロック図であって
、半導体基板ｌに、所望の集積回路（主回路）２と冗長
回路３とともに、冗長回路３を選択するだめの選択回路
５を形成する。選択回路５は、後述するようなＰＮ接合
から成り、端子６ａおよび６ｂの間に接続されている。
例えば端子６ａは冗長回路３に接続されて高電位に保持
されており、端子６ｂは１例えば接地電位に保持されて
いる。
されており、端子６ｂは１例えば接地電位に保持されて
いる。
したがって、上記ＰＮ接合は、逆方向にバイアスされて
不導通状態となっており、その結果、冗長回路３は不動
作状態に保持されている。
不導通状態となっており、その結果、冗長回路３は不動
作状態に保持されている。
第２図は９選択回路５を構成するＰＮ接合の構造を示し
、同図（ａ）および（ｂ）は１ それぞれ、冗長回路が
非選択状態のときの平面図および断面図、同図（Ｃ）お
よび（ｄ）は、それぞれ、冗長回路が選択されたときの
平面図および断面図である。
、同図（ａ）および（ｂ）は１ それぞれ、冗長回路が
非選択状態のときの平面図および断面図、同図（Ｃ）お
よび（ｄ）は、それぞれ、冗長回路が選択されたときの
平面図および断面図である。
図示のように１例えば、ｎ型の半導体基板１において１
分離絶縁層ｌＯにより分離された素子領域にｐ型頭域１
１を形成したのち、Ｐ型頭域１１内にｎ型領域１２を形
成する。次いで１分離絶縁層１０から表出する半導体基
板１表面を酸化して絶縁１ｉ１３を形成する。この絶縁
層１３に開口を設ける。図において符号１４は、ｎ型領
域１２を形成するための不純物拡散源となる多結晶シリ
コン層であって、あらかじめｎ型不純物がドープされて
いる。したがって、多結晶シリコン層１４を用いずに、
別の方法でｎ型領域１１内にｎ型領域１２を形成する方
法を採ってもよい。
分離絶縁層ｌＯにより分離された素子領域にｐ型頭域１
１を形成したのち、Ｐ型頭域１１内にｎ型領域１２を形
成する。次いで１分離絶縁層１０から表出する半導体基
板１表面を酸化して絶縁１ｉ１３を形成する。この絶縁
層１３に開口を設ける。図において符号１４は、ｎ型領
域１２を形成するための不純物拡散源となる多結晶シリ
コン層であって、あらかじめｎ型不純物がドープされて
いる。したがって、多結晶シリコン層１４を用いずに、
別の方法でｎ型領域１１内にｎ型領域１２を形成する方
法を採ってもよい。
次いで、半導体基板１上に１例えばＳｉＯ□から成る眉
間絶縁層７を堆積したのち、眉間絶縁層７に多結晶シリ
コン層１４を表出する開ロア１を形成する。
間絶縁層７を堆積したのち、眉間絶縁層７に多結晶シリ
コン層１４を表出する開ロア１を形成する。
この工程において、眉間絶縁層７および絶縁層１３を貫
通し、ｎ型領域１１を表出する図示しない開口を形成す
る。
通し、ｎ型領域１１を表出する図示しない開口を形成す
る。
次いで、半導体基板１上に、アルミニウム層を堆積し、
これをパターンニングして、多結晶シリコン層１４に接
続するアルミニウム電極８を形成する。この工程におい
て、Ｐ型領域工１を表出する前記図示しない開口に接続
されたアルミニウム電極（図示省略）を形成する。
これをパターンニングして、多結晶シリコン層１４に接
続するアルミニウム電極８を形成する。この工程におい
て、Ｐ型領域工１を表出する前記図示しない開口に接続
されたアルミニウム電極（図示省略）を形成する。
上記のようにして、ｎ型領域１１とｎ型領域１２から成
るＰＮ接合上にアルミニウム電極８が接触した構造がで
きあがる。なお、多結晶シリコン層１４を用いない場合
には、開ロア１内には、ｎ型領域［２が表出し、アルミ
ニウム電極８と直接に接触した構造となる。
るＰＮ接合上にアルミニウム電極８が接触した構造がで
きあがる。なお、多結晶シリコン層１４を用いない場合
には、開ロア１内には、ｎ型領域［２が表出し、アルミ
ニウム電極８と直接に接触した構造となる。
次いで、半導体基板１上に、アルミニウム電極８を覆う
絶縁層９を形成する。絶縁層９は、少なくともアルミニ
ウム電極８上に光透過性の窓９１を設ける必要がある。
絶縁層９を形成する。絶縁層９は、少なくともアルミニ
ウム電極８上に光透過性の窓９１を設ける必要がある。
一般に主用されるＳｉＯ２やＰＳＧ（燐珪酸ガラス）等
の光透過性材料を用いて絶縁層９を形成すれば、特別に
光透過性窓９１を設ける必要はない。
の光透過性材料を用いて絶縁層９を形成すれば、特別に
光透過性窓９１を設ける必要はない。
上記のようにして本発明に係る選択回路５が形成される
。この選択回路這こ対して、第２図（Ｃ）および（ｄ）
に示すように、光透過性急９１を通して、アルミニウム
電極８にレーザ光Ｌｓを照射する。これにより、アルミ
ニウム電極８が溶融し、最初に多結晶シリコン層１４と
固溶し、さらに、単結晶シリコン層１２と固溶する。そ
の結果、アルミニウム電極８のスパイク８１が半導体基
板１に伸び、ｎ型領域１１とｎ型領域１２とのＰＮ接合
界面を突き抜けるようになる。したがって、このＰＮ接
合はオーミック性を有することになり、前記端子６ａお
よび６ｂ （第１図参照）間に電流が流れ、冗長回路３
が動作状態となる。すなわち、冗長回路３が選択され、
主回路２に実質的に接続される。
。この選択回路這こ対して、第２図（Ｃ）および（ｄ）
に示すように、光透過性急９１を通して、アルミニウム
電極８にレーザ光Ｌｓを照射する。これにより、アルミ
ニウム電極８が溶融し、最初に多結晶シリコン層１４と
固溶し、さらに、単結晶シリコン層１２と固溶する。そ
の結果、アルミニウム電極８のスパイク８１が半導体基
板１に伸び、ｎ型領域１１とｎ型領域１２とのＰＮ接合
界面を突き抜けるようになる。したがって、このＰＮ接
合はオーミック性を有することになり、前記端子６ａお
よび６ｂ （第１図参照）間に電流が流れ、冗長回路３
が動作状態となる。すなわち、冗長回路３が選択され、
主回路２に実質的に接続される。
本発明においては、前述のようにシリコンから成る半導
体基板１とアルミニウム電極８との固溶反応を利用して
おり、スパイク８１を発生さセるために必要なレーザ光
しＳのエネルギーは、第今図に示す従来の選択回路４の
場合に要するエネルギーより小さくてよい。ちなみに、
アルミニウム電極８の層厚が０．７μｍとすると、ビー
ム直径が約５μｍのレーザ光Ｌｓのエネルギーは０．１
μＪ程度であり、上記従来の１ノ１０以下である。した
がって比較的小型かつ簡単なレーザ光学系を用いて低コ
ストで実施できる利点がある。これは、前記従来の方法
においては、フユーズを構成する多結晶シリコン層等を
完全に切断する必要があるのに対して１本発明において
は１アルミニウム電極８の接触面のうちの一部が固溶反
応によりスパイクを生しればよいためである。
体基板１とアルミニウム電極８との固溶反応を利用して
おり、スパイク８１を発生さセるために必要なレーザ光
しＳのエネルギーは、第今図に示す従来の選択回路４の
場合に要するエネルギーより小さくてよい。ちなみに、
アルミニウム電極８の層厚が０．７μｍとすると、ビー
ム直径が約５μｍのレーザ光Ｌｓのエネルギーは０．１
μＪ程度であり、上記従来の１ノ１０以下である。した
がって比較的小型かつ簡単なレーザ光学系を用いて低コ
ストで実施できる利点がある。これは、前記従来の方法
においては、フユーズを構成する多結晶シリコン層等を
完全に切断する必要があるのに対して１本発明において
は１アルミニウム電極８の接触面のうちの一部が固溶反
応によりスパイクを生しればよいためである。
なお、レーザ光照射によりＰＮ接合をオーミックにする
一つの方法が特開昭５７−１９４５６８ ｉ＝開示され
ているが、この方法は、 ＰＮ接合界面に直接レーザ光
を照射するものであり５本発明のようにアルミニウムー
シリコンの固溶反応を利用したものではない。したがっ
て、数μＪ以上、好ましくは２００〜６００μＪで直径
１０μｍのレーザービームを用いており１本発明に比べ
て大エネルギーのレーザ光を必要としている。また、上
記開示の方法においては、 ＰＮ接合界面に直接にレー
ザ光照射が行われるように、上部の電極パターンを工夫
する必要がある。
一つの方法が特開昭５７−１９４５６８ ｉ＝開示され
ているが、この方法は、 ＰＮ接合界面に直接レーザ光
を照射するものであり５本発明のようにアルミニウムー
シリコンの固溶反応を利用したものではない。したがっ
て、数μＪ以上、好ましくは２００〜６００μＪで直径
１０μｍのレーザービームを用いており１本発明に比べ
て大エネルギーのレーザ光を必要としている。また、上
記開示の方法においては、 ＰＮ接合界面に直接にレー
ザ光照射が行われるように、上部の電極パターンを工夫
する必要がある。
本発明の思セ、は、第３図に示すような、互いに逆方向
に直列接続された一対のダイオードＤ１およびＤ２をメ
モリセルとするＲＯＭにも適用できる。通常、この方式
のＲＯＭの書込みは、ワード線ＷＬとビット線ＢＬ間に
ダイオードＤ１の逆耐圧以上の電圧を印加し、ダイオー
ドＤ、を絶縁破壊することにより行われる。
に直列接続された一対のダイオードＤ１およびＤ２をメ
モリセルとするＲＯＭにも適用できる。通常、この方式
のＲＯＭの書込みは、ワード線ＷＬとビット線ＢＬ間に
ダイオードＤ１の逆耐圧以上の電圧を印加し、ダイオー
ドＤ、を絶縁破壊することにより行われる。
本発明によれば、ダイオードＤ、とじて、第２図に示す
ような構造の、上部にアルミニウム電極８と１光透過性
窓９１が設けられた絶縁層９とを有するＰＮ接合から成
るダイオードを用い、レーザ光Ｌｓ照射によりこのダイ
オードをオーミンク性にすることにより書込みができる
。このような書込み方法によれば、特別な書込み回路を
内蔵させる必要がなく、ＲＯＭの高集積化に有利である
。
ような構造の、上部にアルミニウム電極８と１光透過性
窓９１が設けられた絶縁層９とを有するＰＮ接合から成
るダイオードを用い、レーザ光Ｌｓ照射によりこのダイ
オードをオーミンク性にすることにより書込みができる
。このような書込み方法によれば、特別な書込み回路を
内蔵させる必要がなく、ＲＯＭの高集積化に有利である
。
本発明は、上記実施例における半導体基板１゜Ｐ型頭域
１１およびｎ型領域１２の極性を逆にした場合にも通用
できる。また１選択回路５が主回路２と冗長回路３との
間に接続される以外の場合にも適用できる。
１１およびｎ型領域１２の極性を逆にした場合にも通用
できる。また１選択回路５が主回路２と冗長回路３との
間に接続される以外の場合にも適用できる。
上記実施例シこおいては、ンリコン基板とその上に形成
されたアルミニウム電極との固溶反応を利用する例を示
したが、同様の固溶反応によりＰＮ接合にスパイクを生
しる他の基板と電極材料との組合せに対しても５本発明
を適用可能である。
されたアルミニウム電極との固溶反応を利用する例を示
したが、同様の固溶反応によりＰＮ接合にスパイクを生
しる他の基板と電極材料との組合せに対しても５本発明
を適用可能である。
１発明の効果〕
本発明によれば、レーザ光照射Ｓこより冗長回路を選択
する方式の半導体集積回路５二おいて、レーザ光照射に
先立って選択回路上の絶縁層を除去するためのりソグラ
フ工程が不要となり、工数の低減、スルーブツトの向上
を可能とする効果がある。
する方式の半導体集積回路５二おいて、レーザ光照射に
先立って選択回路上の絶縁層を除去するためのりソグラ
フ工程が不要となり、工数の低減、スルーブツトの向上
を可能とする効果がある。
また、比較的簡単なレーザ光学系を用いて冗長回路の選
択あるいは１２０Ｍの書込みができ、この種の半導体集
積回路の製造コストを低減可能とする効果がある。
択あるいは１２０Ｍの書込みができ、この種の半導体集
積回路の製造コストを低減可能とする効果がある。
本発明のように、 ＰＮ接合を導通状態にすることによ
って冗長回路を選択する選択回路は、第４図に示す従来
の選択回路に比べて構成素子数が少なく、高集積化に有
利であることは言うまでもない。
って冗長回路を選択する選択回路は、第４図に示す従来
の選択回路に比べて構成素子数が少なく、高集積化に有
利であることは言うまでもない。
第１図は本発明の方法による冗長回路選択説明図
第２図は本発明の詳細な説明図
第３図はＲＯＭへの本発明適用例説明図。
第４図は従来の冗長回路選択方法説明図第５図は従来の
問題点説明図 である。 図において。 １は半導体基板、 ２は主回路。 ３は冗長回路、 ４と５は選択回路。 ６ａと６ｂは端子、 ７は層間絶縁層。 ８はアルミニウム電極 ９と１３と４４と４６は絶縁層、１０は分離絶縁層。 １１はｐ型頭域、１２はｎ型領域 １４は多結晶シリコン層 ４１はＭＯＳ ｌ−ランジスタ１４２はフユース４３
は抵抗、４５と７１は開ロア ８１はスパイク、９１は光透過性窓 である。 木り明り方法によう冗長回將０選状番先ｏｐダ第 反 （６） ＜Ｃ） 木交朗ｎ嘗オ乞イ列税明図 第 図 ＢＬ Ｒ，ＯＭへの本発明適用例説明図 第 図 イカー釆ｆ）冗＆回Ｙを３５ｆＪ＆ 方 ：去ｔδ乞口
月同第 ４− 図 イ是 来の 尺月 又匂戸、１愛７日月 同第 図
問題点説明図 である。 図において。 １は半導体基板、 ２は主回路。 ３は冗長回路、 ４と５は選択回路。 ６ａと６ｂは端子、 ７は層間絶縁層。 ８はアルミニウム電極 ９と１３と４４と４６は絶縁層、１０は分離絶縁層。 １１はｐ型頭域、１２はｎ型領域 １４は多結晶シリコン層 ４１はＭＯＳ ｌ−ランジスタ１４２はフユース４３
は抵抗、４５と７１は開ロア ８１はスパイク、９１は光透過性窓 である。 木り明り方法によう冗長回將０選状番先ｏｐダ第 反 （６） ＜Ｃ） 木交朗ｎ嘗オ乞イ列税明図 第 図 ＢＬ Ｒ，ＯＭへの本発明適用例説明図 第 図 イカー釆ｆ）冗＆回Ｙを３５ｆＪ＆ 方 ：去ｔδ乞口
月同第 ４− 図 イ是 来の 尺月 又匂戸、１愛７日月 同第 図
Claims (3)
- （１）半導体基板にＰＮ接合を形成する工程と、該ＰＮ
接合に接触するアルミニウム層を有する配線を該半導体
基板上に形成する工程と、 少なくとも該アルミニウム層上の部分が光透過性である
絶縁層を該半導体基板上に形成する工程と、 該絶縁層を通して該アルミニウム層に選択的にレーザビ
ームを照射して該ＰＮ接合に該アルミニウム層のスパイ
クを発生させることにより該ＰＮ接合を導通状態にする
工程 とを含むことを特徴とする半導体集積回路の製造方法。 - （２）請求項１記載の発明において、 主回路と該主回路の少なくとも一部を置換するための冗
長回路を該ＰＮ接合とともに該半導体基板に形成する工
程と、 該ＰＮ接合を逆バイアスされるように該冗長回路と該Ｐ
Ｎ接合と接続する工程と、 該アルミニウム電極に対する該レーザビーム照射によっ
て該ＰＮ接合を導通状態することにより該冗長回路と主
回路とを実質的に接続する工程とを含むことを特徴とす
る半導体集積回路の冗長回路選択方法。 - （３）請求項１記載の発明において、 該第１のＰＮ接合とともに第２のＰＮ接合を該半導体基
板に形成する工程と、 該半導体基板上にワード線およびビット線を形成する工
程と、 該第１および第２のＰＮ接合を互いに逆方向にして該ワ
ード線とビット線間に接続する工程と、該アルミニウム
電極に対する該レーザビーム照射によって該第１のＰＮ
接合を導通状態にすることにより該第１および第２のＰ
Ｎ接合から成るメモリセルを書込み状態にすることを特
徴とする読出し専用メモリ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4796490A JPH03250734A (ja) | 1990-02-28 | 1990-02-28 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4796490A JPH03250734A (ja) | 1990-02-28 | 1990-02-28 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250734A true JPH03250734A (ja) | 1991-11-08 |
Family
ID=12790024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4796490A Pending JPH03250734A (ja) | 1990-02-28 | 1990-02-28 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250734A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4336562A1 (de) * | 1993-10-27 | 1995-05-04 | Itt Ind Gmbh Deutsche | Kurzschlußstruktur für CMOS-Schaltungen |
-
1990
- 1990-02-28 JP JP4796490A patent/JPH03250734A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4336562A1 (de) * | 1993-10-27 | 1995-05-04 | Itt Ind Gmbh Deutsche | Kurzschlußstruktur für CMOS-Schaltungen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455495A (en) | Programmable semiconductor integrated circuitry including a programming semiconductor element | |
| EP0842537B1 (en) | Programmable, non-volatile memory device, and method of manufacturing such a device | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JP2721529B2 (ja) | 電気的にプログラム可能な低インピーダンス非ヒューズ素子 | |
| US3792319A (en) | Poly-crystalline silicon fusible links for programmable read-only memories | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US5311039A (en) | PROM and ROM memory cells | |
| US5827759A (en) | Method of manufacturing a fuse structure | |
| US6088256A (en) | Integrated circuit with electrically programmable fuse resistor | |
| JP4031821B2 (ja) | 冗長セルのプログラミングのためのアンチヒューズとプログラミング装置とを有するリペア回路 | |
| US5572050A (en) | Fuse-triggered antifuse | |
| US4692787A (en) | Programmable read-only-memory element with polycrystalline silicon layer | |
| JPH0383361A (ja) | 半導体装置 | |
| US4145702A (en) | Electrically programmable read-only-memory device | |
| JPH03250734A (ja) | 半導体集積回路の製造方法 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS5843907B2 (ja) | 半導体集積回路およびその回路プログラム方法 | |
| JP3288385B2 (ja) | フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| US20060255385A1 (en) | Memory device of the one-time-programmable type, and programming method for same | |
| US5281553A (en) | Method for controlling the state of conduction of an MOS transistor of an integrated circuit | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPH0821635B2 (ja) | Ｍｏｓトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路 | |
| KR100853478B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS59229838A (ja) | 半導体集積回路 |