JPH0325073B2 - - Google Patents
Info
- Publication number
- JPH0325073B2 JPH0325073B2 JP58249176A JP24917683A JPH0325073B2 JP H0325073 B2 JPH0325073 B2 JP H0325073B2 JP 58249176 A JP58249176 A JP 58249176A JP 24917683 A JP24917683 A JP 24917683A JP H0325073 B2 JPH0325073 B2 JP H0325073B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- circuit
- binary image
- image signal
- image signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 5
- 241000519995 Stachys sylvatica Species 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001454 recorded image Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は画素密度変換機構を有するフアクシミ
リ装置に関する。
リ装置に関する。
（従来技術）
従来、画素密度の異なるフアクシミリ装置間で
通信を行なう場合、画素密度を相手装置に合せな
いと、記録画の縮少、あるいは、拡大が起つてし
まう。これを解決する方法としては幾つかある。
最も単純な方法は１ライン単位で変換に必要な画
素数だけオリジナル画素から周期的に間引いた
り、あるいは挿入する方法である。この方法はア
ルゴリズム及びハードウエアの構成が簡単である
が白抜け、つぶれが目立ち画質の劣化が大きい。
通信を行なう場合、画素密度を相手装置に合せな
いと、記録画の縮少、あるいは、拡大が起つてし
まう。これを解決する方法としては幾つかある。
最も単純な方法は１ライン単位で変換に必要な画
素数だけオリジナル画素から周期的に間引いた
り、あるいは挿入する方法である。この方法はア
ルゴリズム及びハードウエアの構成が簡単である
が白抜け、つぶれが目立ち画質の劣化が大きい。
画質の劣化を軽減する方法として、オリジナル
画素の前ラインあるいは次ラインの情報を考慮し
て変換画素の画信号ベルを決定する論理和法、多
数決法、OPC法、SPC法等があるが、一般にア
ルゴリズムが複雑になり、ハードウエアの構成も
大きくなる。更にこの方法を用いてアルゴリズム
を単純化する方法が提案されているが、変換率が
大きくなつた場合には画質の劣化が目立つてくる
欠点がある。
画素の前ラインあるいは次ラインの情報を考慮し
て変換画素の画信号ベルを決定する論理和法、多
数決法、OPC法、SPC法等があるが、一般にア
ルゴリズムが複雑になり、ハードウエアの構成も
大きくなる。更にこの方法を用いてアルゴリズム
を単純化する方法が提案されているが、変換率が
大きくなつた場合には画質の劣化が目立つてくる
欠点がある。
（発明の目的）
本発明は変換画素の画信号レベルを決定するも
のとして、変換画素に対してオリジナル画素の前
ライン及び次ラインの２ライン分の画データの情
報を考慮する方法をとり、簡単なアルゴリズムを
適用し、ハードウエアの規模を小さくし、更に画
質劣化の要因である白抜け、黒孤立点、ジツタを
軽減する為に、変換画素を囲む４点のオリジナル
画信号の主走査方向及び副走査方向及び対角線方
向の相関性に重点を置くことにより上記欠点を軽
減し、画質劣化を小さくする画素密度変換機構を
有するフアクシミリ装置を提供するものである。
のとして、変換画素に対してオリジナル画素の前
ライン及び次ラインの２ライン分の画データの情
報を考慮する方法をとり、簡単なアルゴリズムを
適用し、ハードウエアの規模を小さくし、更に画
質劣化の要因である白抜け、黒孤立点、ジツタを
軽減する為に、変換画素を囲む４点のオリジナル
画信号の主走査方向及び副走査方向及び対角線方
向の相関性に重点を置くことにより上記欠点を軽
減し、画質劣化を小さくする画素密度変換機構を
有するフアクシミリ装置を提供するものである。
（発明の構成）
本発明によると３ライン分の２値画信号を記憶
できるメモリ回路と前記メモリ回路に記憶した２
値画信号の変換画素を囲む４点のオリジナル画素
の主走査方向の２つの２値画信号の論理積と副走
査方向の２つの２値画信号の論理積と対角線方向
の２つの２値画信号の論理積を演算する回路と、
前記演算回路で得られた結果の論理和を演算する
演算回路を含み、前記結果が０か１かにより変換
画素の画信号を黒レベルか白レベルかに決定する
ことを特徴とする画素密度変換機構を有するフア
クシミリ装置が得られる。
できるメモリ回路と前記メモリ回路に記憶した２
値画信号の変換画素を囲む４点のオリジナル画素
の主走査方向の２つの２値画信号の論理積と副走
査方向の２つの２値画信号の論理積と対角線方向
の２つの２値画信号の論理積を演算する回路と、
前記演算回路で得られた結果の論理和を演算する
演算回路を含み、前記結果が０か１かにより変換
画素の画信号を黒レベルか白レベルかに決定する
ことを特徴とする画素密度変換機構を有するフア
クシミリ装置が得られる。
（実施例）
次に、本発明の実施例について、図面を参照し
て説明する。第１図は本発明のアルゴリズムを説
明するもので、画素密度を10pel／mmから8pel／
mmへ変換する場合である。オリジナル画素より、
変換画素へ変換する場合の変換画素の画信号レベ
ルを決定する式を以下に示す。Ｖを各変換画素の
画信号（△）、ｖをオリジナル画素の画信号（〇）
としたとき、各座標上におけるＶは、 Vi，ｊ＝vi，ｊ・vi，ｊ Vi+1，ｊ＝vi+1，ｊ・vi+2，ｊ Vi，j+1＝vi，j+1・vi，j+2 Vi+1，j+1＝vi+1，j+1・vi+2，j+1＋vi+1，j+1・
vi+1，j+2＋vi+1，j+1・vi+2，j+2＋vi+2，
j+1・vi+1，j+2＋vi+2，j+1・vi+2，2+2＋vi+1，
j+2・vi+2，j+2 ……式(1) となる。
て説明する。第１図は本発明のアルゴリズムを説
明するもので、画素密度を10pel／mmから8pel／
mmへ変換する場合である。オリジナル画素より、
変換画素へ変換する場合の変換画素の画信号レベ
ルを決定する式を以下に示す。Ｖを各変換画素の
画信号（△）、ｖをオリジナル画素の画信号（〇）
としたとき、各座標上におけるＶは、 Vi，ｊ＝vi，ｊ・vi，ｊ Vi+1，ｊ＝vi+1，ｊ・vi+2，ｊ Vi，j+1＝vi，j+1・vi，j+2 Vi+1，j+1＝vi+1，j+1・vi+2，j+1＋vi+1，j+1・
vi+1，j+2＋vi+1，j+1・vi+2，j+2＋vi+2，
j+1・vi+1，j+2＋vi+2，j+1・vi+2，2+2＋vi+1，
j+2・vi+2，j+2 ……式(1) となる。
ここで“・”は論理積の演算子“＋”は論理和
の演算子を示す。また画信号は黒レベルを０、白
レベル１とする。式(1)で得れたＶの値が０ならば
その点の画信号は黒、１ならば白とする。
の演算子を示す。また画信号は黒レベルを０、白
レベル１とする。式(1)で得れたＶの値が０ならば
その点の画信号は黒、１ならば白とする。
式(1)に示すアルゴリズムは12pel／mmから
8pel／mmへの比較的，変換率が大きな場合におい
て、オリジナル画素の主走査方向及び副走査方向
及び対角線方向に２つ以上の黒画信号が連続して
存在する時、変換画素の画信号を黒信号としてい
るので、白抜けが軽減される。またオリジナル画
素が黒１点の場合においては、最近傍の変換画素
の画信号は白点となるので、黒孤立点の増大をお
さえる効果及びジツタなどによる線分のぎざぎざ
を軽減する効果がある。本演算を順次適用するこ
とにより画素密度変換を行なうことができる。
8pel／mmへの比較的，変換率が大きな場合におい
て、オリジナル画素の主走査方向及び副走査方向
及び対角線方向に２つ以上の黒画信号が連続して
存在する時、変換画素の画信号を黒信号としてい
るので、白抜けが軽減される。またオリジナル画
素が黒１点の場合においては、最近傍の変換画素
の画信号は白点となるので、黒孤立点の増大をお
さえる効果及びジツタなどによる線分のぎざぎざ
を軽減する効果がある。本演算を順次適用するこ
とにより画素密度変換を行なうことができる。
本発明の実施例を第２図に示す。画信号１は、
画信号クロツク２及び同期信号３で１ライン単位
に同期をとられた後セレクタ回路４を経て１ライ
ン毎にラインメモリ回路５へ導かれ３ライン分記
憶される。このとき、書込み、アドレスカウンタ
回路１３及び書き込み制御回路１１及びセレクタ
回路１０，１５によりメモリ５への書き込み制御
が行なわれる。
画信号クロツク２及び同期信号３で１ライン単位
に同期をとられた後セレクタ回路４を経て１ライ
ン毎にラインメモリ回路５へ導かれ３ライン分記
憶される。このとき、書込み、アドレスカウンタ
回路１３及び書き込み制御回路１１及びセレクタ
回路１０，１５によりメモリ５への書き込み制御
が行なわれる。
３ライン分記憶された後、読み出しアドレスカ
ウンタ回路１４、読み出し制御回路１２により、
ラインメモリ５から読み出された画信号６は各ラ
イン単位で１ビツトシフト回路７でシフトされた
後、演算回路８で式(1)の演算を行ない、変換画信
号９となる。
ウンタ回路１４、読み出し制御回路１２により、
ラインメモリ５から読み出された画信号６は各ラ
イン単位で１ビツトシフト回路７でシフトされた
後、演算回路８で式(1)の演算を行ない、変換画信
号９となる。
また、第３図は画素密度8pel／mmから12pel／
mmへの変換のアルゴリズムを説明するもので、オ
リジナル画素より変換画素へ変換する場合の変換
画素の画信号レベルを決定する式を以下に示す。
Ｐを変換画素の画信号、ｐをオリジナル画素の画
信号としたとき各座標上におけるＰは、 Pi，ｊ＝pi，ｊ・pi，ｊ Pi+1，ｊ＝pi，ｊ・pi+1，ｊ＋pi+1，ｊ・pi+1，
j+1 Pi+2，ｊ＝pi+1，ｊ・pi+2，ｊ＋pi+1，ｊ・pi+1，
j+1 Pi，j+1＝pi，ｊ・pi，j+1＋pi，j+1・pi+1，j+1 Pi+1，j+1＝pi，ｊ，pi+1，ｊ＋pi，ｊ・pi，j+1＋
pi，ｊ・pi+1，j+1・pi+1，ｊ・pi+1，j+1＋
pi+1，ｊ・pi，j+1＋pi+1，j+1・pi，j+1 Pi+2，j+1＝pi+1，ｊ・pi+2，ｊ＋pi+1，ｊ・pi+1，
j+1＋pi+1，ｊ・pi+2，j+1＋pi+2，ｊ・pi+2，
j+1＋pi+2，ｊ・pi+1，j+1＋pi+1，j+1・
pi+2，j+1 Pi，j+2＝pi，j+1・pi，j+2＋pi，j+1・pi+1，j+1 Pi+1，j+2＝pi，j+1・pi+1，j+1＋pi，j+1・pi，j+2
＋pi，j+1・pi+1，j+2＋pi+1，j+1・pi+1，j+2
＋pi+1，j+1・pi，j+2＋pi，j+2・pi+1，j+2 Pi+2，j+2＝pi+1，j+1・pi+2，j+1＋pi+1，j+1・
pi+1，j+2＋pi+1，j+1・pi+2，j+2＋pi+2，
j+1・pi+2，j+2＋pi+2，j+1・pi+1，j+2＋
pi+1，j+2＋pj+2，j+2 ……式(2) この時、式(2)で得られたＰの値が０ならばその
点の画信号は黒、１ならば白とする。本アルゴリ
ズムの実施は第２図の回路のうち演算回路８の演
算方式(2)に対応した形にするだけで可能である。
mmへの変換のアルゴリズムを説明するもので、オ
リジナル画素より変換画素へ変換する場合の変換
画素の画信号レベルを決定する式を以下に示す。
Ｐを変換画素の画信号、ｐをオリジナル画素の画
信号としたとき各座標上におけるＰは、 Pi，ｊ＝pi，ｊ・pi，ｊ Pi+1，ｊ＝pi，ｊ・pi+1，ｊ＋pi+1，ｊ・pi+1，
j+1 Pi+2，ｊ＝pi+1，ｊ・pi+2，ｊ＋pi+1，ｊ・pi+1，
j+1 Pi，j+1＝pi，ｊ・pi，j+1＋pi，j+1・pi+1，j+1 Pi+1，j+1＝pi，ｊ，pi+1，ｊ＋pi，ｊ・pi，j+1＋
pi，ｊ・pi+1，j+1・pi+1，ｊ・pi+1，j+1＋
pi+1，ｊ・pi，j+1＋pi+1，j+1・pi，j+1 Pi+2，j+1＝pi+1，ｊ・pi+2，ｊ＋pi+1，ｊ・pi+1，
j+1＋pi+1，ｊ・pi+2，j+1＋pi+2，ｊ・pi+2，
j+1＋pi+2，ｊ・pi+1，j+1＋pi+1，j+1・
pi+2，j+1 Pi，j+2＝pi，j+1・pi，j+2＋pi，j+1・pi+1，j+1 Pi+1，j+2＝pi，j+1・pi+1，j+1＋pi，j+1・pi，j+2
＋pi，j+1・pi+1，j+2＋pi+1，j+1・pi+1，j+2
＋pi+1，j+1・pi，j+2＋pi，j+2・pi+1，j+2 Pi+2，j+2＝pi+1，j+1・pi+2，j+1＋pi+1，j+1・
pi+1，j+2＋pi+1，j+1・pi+2，j+2＋pi+2，
j+1・pi+2，j+2＋pi+2，j+1・pi+1，j+2＋
pi+1，j+2＋pj+2，j+2 ……式(2) この時、式(2)で得られたＰの値が０ならばその
点の画信号は黒、１ならば白とする。本アルゴリ
ズムの実施は第２図の回路のうち演算回路８の演
算方式(2)に対応した形にするだけで可能である。
（発明の効果）
本発明は以上説明したように各オリジナル画信
号の主走査方向及び副走査方向及び対角線方向に
２点以上黒信号がある場合に変換画素を黒信号に
し、孤立点的な黒信号は白信号としている為に白
抜けがなくまた、黒孤立点の増大、ジツタの増大
をおさえることにより画質劣化の軽減に効果があ
る。
号の主走査方向及び副走査方向及び対角線方向に
２点以上黒信号がある場合に変換画素を黒信号に
し、孤立点的な黒信号は白信号としている為に白
抜けがなくまた、黒孤立点の増大、ジツタの増大
をおさえることにより画質劣化の軽減に効果があ
る。
第１図は画素密度12pel／mmから8pel／mmへの
変換アルゴリズムを説明する図、第２図は本発明
の一実施例の構成図、第３図は画素密度8pel／mm
から12pel／mmへの変換アルゴリズムを説明する
図である。 １……２値画信号（オリジナル画信号）、２…
…画信号クロツク、３……画信号同期信号、４…
…セレクタ回路、５……ラインのラインメモリ回
路、６……メモリ読出し画信号、７……１ビツト
シフトレジスタ回路、８……演算回路、９……変
換画信号、１０……セレクタ回路、１１……書込
み制御回路、１２……読み出し制御回路、１３…
…書込みアドレスカウンタ回路、１４……読み出
しアドレスカウンタ回路、１５……セレクタ回
路。
変換アルゴリズムを説明する図、第２図は本発明
の一実施例の構成図、第３図は画素密度8pel／mm
から12pel／mmへの変換アルゴリズムを説明する
図である。 １……２値画信号（オリジナル画信号）、２…
…画信号クロツク、３……画信号同期信号、４…
…セレクタ回路、５……ラインのラインメモリ回
路、６……メモリ読出し画信号、７……１ビツト
シフトレジスタ回路、８……演算回路、９……変
換画信号、１０……セレクタ回路、１１……書込
み制御回路、１２……読み出し制御回路、１３…
…書込みアドレスカウンタ回路、１４……読み出
しアドレスカウンタ回路、１５……セレクタ回
路。
Claims (1)
- １ ３ライン分の２値画信号を記憶できるメモリ
回路と、前記メモリ回路に記憶した２値画信号の
変換画素を囲む４点のオリジナル画素の主走査方
向の２つの２値画信号の論理積と副走査方向の２
つの２値画信号の論理積と、対角線方向の２つの
２値画信号の論理積を演算する回路と、前記演算
回路で得られた結果の論理和を演算する演算回路
を含み、前記結果が０か１かにより変換画素の画
信号を黒レベルか白レベルかに決定することを特
徴とする画素密度変換機構を有するフアクシミリ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249176A JPS60137171A (ja) | 1983-12-26 | 1983-12-26 | 画素密度変換機構を有するフアクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249176A JPS60137171A (ja) | 1983-12-26 | 1983-12-26 | 画素密度変換機構を有するフアクシミリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60137171A JPS60137171A (ja) | 1985-07-20 |
| JPH0325073B2 true JPH0325073B2 (ja) | 1991-04-04 |
Family
ID=17189033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249176A Granted JPS60137171A (ja) | 1983-12-26 | 1983-12-26 | 画素密度変換機構を有するフアクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137171A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170207B2 (ja) * | 1996-10-29 | 2001-05-28 | 川崎重工業株式会社 | ２サイクルエンジンおよびこのエンジンを備えた小型滑走艇 |
-
1983
- 1983-12-26 JP JP58249176A patent/JPS60137171A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60137171A (ja) | 1985-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110360A (ja) | 画像処理装置 | |
| JPS59156070A (ja) | 画像処理装置 | |
| JPS63266982A (ja) | 画像信号の補間方法及びそれを実施する画像信号処理装置 | |
| US4710823A (en) | Density conversion in image reproduction | |
| JPH0325073B2 (ja) | ||
| JP3105963B2 (ja) | 画像記録装置 | |
| US6753119B2 (en) | Method of and apparatus for generating proof image | |
| JP3276675B2 (ja) | 映像記録装置 | |
| JPH06121290A (ja) | 画像変換装置 | |
| JP3175169B2 (ja) | 記録装置のバッファメモリ切換方式 | |
| JPS60145767A (ja) | 画像記録方式 | |
| JPH042034B2 (ja) | ||
| JPH0292562A (ja) | 画像処理装置 | |
| JPS62122480A (ja) | 画像情報伝送システム | |
| JPH04265069A (ja) | 画像処理方法 | |
| JPH0573668A (ja) | モザイク処理装置 | |
| JPH04234680A (ja) | 液晶プリンタの画質改善装置 | |
| JPS63232749A (ja) | 画像処理装置 | |
| JPH0117309B2 (ja) | ||
| JP2000350205A (ja) | 画像処理装置及びその方法 | |
| JPS6349429B2 (ja) | ||
| JPS5827493B2 (ja) | 原画像に忠実な輪郭を有する網目版画像の記録方法 | |
| JPS61242467A (ja) | フアクシミリ受信機の信号処理回路 | |
| JPH0425752B2 (ja) | ||
| JPH0654192A (ja) | スムージング補間における像域分離方式 |