JPH03250767A - Manufacture of heterojunction bipolar transistor - Google Patents

Manufacture of heterojunction bipolar transistor

Info

Publication number
JPH03250767A
JPH03250767A JP2047585A JP4758590A JPH03250767A JP H03250767 A JPH03250767 A JP H03250767A JP 2047585 A JP2047585 A JP 2047585A JP 4758590 A JP4758590 A JP 4758590A JP H03250767 A JPH03250767 A JP H03250767A
Authority
JP
Japan
Prior art keywords
collector
etching
mesa
layer
collector mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2047585A
Other languages
Japanese (ja)
Inventor
Toshiaki Kato
敏明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2047585A priority Critical patent/JPH03250767A/en
Publication of JPH03250767A publication Critical patent/JPH03250767A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent an etching mask from being peeled even in a fine collector pattern by a method wherein when a collector mesa is formed, one part of the collector mesa is formed by performing a dry etching and moreover, a dry etching is performed vertically to the collector mesa. CONSTITUTION:At the time of the formation of a collector mesa comprising a collector layer 13 consisting of an AlxGa1-xAs layer (0<x<=1) and a collector contact layer 12 consisting of an InyGa1-yAs layer (0<=y<=1), one part of the collector mesa is formed by performing a reactive ion etching or reactive ion beam etching using CCl4, Cl2 or BCl3. Moreover, a reactive ion etching or reactive ion beam etching using CCl4, Cl2 or BCl3 is performed vertically to the collector mesa, whereby the collector mesa is formed. Thereby, an etching mask 11 is never peeled even in a fine collector pattern and the collector mesa can be formed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は超高速デバイス、超高周波用デバイスに利用で
きるヘテロ接合バイポーラトランジスタ(以下、HBT
と略す)の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a heterojunction bipolar transistor (hereinafter referred to as HBT) which can be used in ultra-high speed devices and ultra-high frequency devices.
(abbreviated as )).

従来の技術 近年、化合物半導体デバイスは、発光デバイスあるいは
超高速デバイスとして注目されている。
2. Description of the Related Art In recent years, compound semiconductor devices have attracted attention as light-emitting devices or ultrahigh-speed devices.

特にHBTは超高速デバイスとして非常に有望であり、
その特徴を生かすために、ウェットエツチングによりメ
サ形状の形成を行ったり、ドライエツチングにより垂直
エツチングを行うなど、種々のエツチングによるデバイ
スの微細化が図られている。
In particular, HBTs are very promising as ultra-high-speed devices.
In order to take advantage of this feature, various etching techniques are being used to miniaturize devices, such as forming a mesa shape by wet etching and vertical etching by dry etching.

以下、図面を参照しながら、上述した従来のエツチング
によるHBTの製造方法の一例について説明する。
Hereinafter, an example of a method for manufacturing an HBT using the above-mentioned conventional etching will be described with reference to the drawings.

第2図(a )(b He )(d )は従来のエツチ
ングによるHBTの製造方法を示すHBTの断面図であ
る。第2図(a )(b )(c )(d )において
、21はエミッタ電極を兼ねたAuGe/旧八Uからへ
るエツチングマスク、22は低抵抗のn型GaAsから
なるエミッタコンタクト層、23はn型AlxGa+−
xAs(0<x≦0.3)からなるエミツタ層、24は
n型GaAsからなるベース層、25はn型GaAsか
らなるコレクタ層、26は半絶縁性GaAs基板、27
は反応性イオンエツチング(Reactive Ion
 Etchlng:以下RIEと略す)を行なうプラズ
マ、28はTI/ムUからなるベース電極である。
FIGS. 2(a), 2(b), and 2(d) are cross-sectional views of an HBT showing a conventional method for manufacturing an HBT by etching. In FIGS. 2(a), (b), (c), and (d), 21 is an etching mask from AuGe/former 8U which also serves as an emitter electrode, 22 is an emitter contact layer made of low resistance n-type GaAs, and 23 is n-type AlxGa+-
An emitter layer made of xAs (0<x≦0.3), 24 a base layer made of n-type GaAs, 25 a collector layer made of n-type GaAs, 26 a semi-insulating GaAs substrate, 27
is reactive ion etching.
28 is a base electrode made of TI/MUU.

以上のような構成のHBTの製造方法について、以下に
説明する。
A method for manufacturing the HBT having the above configuration will be described below.

エミッタ電極を兼ねたエツチングマスク21が形成され
た第2図(a)の試料を、BCIaをエツチングガスと
して用いたプラズマ27によるRIEにより、前記エミ
ッタコンタクト層22と前記エミツタ層23の一部をド
ライエツチングすると第2図(b)のようになる。さら
に第2図(b)の試料を水酸化ナトリウム水溶液と過酸
化水素と水からなるエツチング溶液を用いて前記エミツ
タ層23の残りをウェットエツチングすることにより、
第2図(C)に示すようにベース層24が露呈され、エ
ミッタメサをウェットエツチングのみで形成した場合に
比べ、前記エミッタメサがサイドエツチングで細ること
なく形成される。また、第2図(d)のように、前記エ
ミッタ電極をマスクとして真空蒸着法によりベース電極
28を自己整合的に形成することができる。
The sample shown in FIG. 2(a) on which the etching mask 21 which also serves as an emitter electrode is formed is subjected to RIE using a plasma 27 using BCIa as an etching gas to dry a part of the emitter contact layer 22 and the emitter layer 23. After etching, the result will be as shown in Figure 2(b). Further, the sample shown in FIG. 2(b) was wet-etched to remove the remainder of the emitter layer 23 using an etching solution consisting of an aqueous sodium hydroxide solution, hydrogen peroxide, and water.
As shown in FIG. 2C, the base layer 24 is exposed, and the emitter mesa is formed without narrowing by side etching, compared to the case where the emitter mesa is formed only by wet etching. Further, as shown in FIG. 2(d), the base electrode 28 can be formed in a self-aligned manner by vacuum evaporation using the emitter electrode as a mask.

29はこのとき同時に形成されるエミッタ電極の一部で
ある。 (例えば、19871EEE HIT−S D
igest pp969−972)。
29 is a part of the emitter electrode formed at the same time. (For example, 19871EEE HIT-SD
igest pp969-972).

発明が解決しようとする課題 しかしながら、本従来例においては、ウェットエツチン
グの際に、前記エツチングマスク21と前記エミッタコ
ンタクト層22とが、金属と半導体の接合を形成し、エ
ツチング溶液が均一に作用しにくり、微細なエミッタパ
ターンにおいては、前記エツチングマスク21が第2図
(C)の破線のごとくはがれやすく、正確なエツチング
ができないという課題ををしていた。ここで、HBTの
構造を、エミッタ七コレクタを逆にしたコレクタアップ
構造としても、微細なコレクタパターンにおいてはエツ
チングマスクがはがれやすいことが課題であることに変
わりはない。
Problems to be Solved by the Invention However, in this conventional example, during wet etching, the etching mask 21 and the emitter contact layer 22 form a metal-semiconductor junction, and the etching solution acts uniformly. In particular, in the case of fine emitter patterns, the etching mask 21 tends to peel off as shown by the broken line in FIG. 2(C), making accurate etching impossible. Here, even if the structure of the HBT is a collector-up structure in which the emitter and seven collectors are reversed, the problem remains that the etching mask easily peels off in a fine collector pattern.

本発明は上記課題に鑑み、微細なコレクタパターンにお
いてもエツチングマスクがはがれることなく、コレクタ
メサを形成することができるHBTの製造方法を提供す
るものである。
In view of the above problems, the present invention provides a method for manufacturing an HBT that can form a collector mesa without peeling off the etching mask even in a fine collector pattern.

課題を解決するための手段 上記課題を解決するために本発明の製造方法は、HBT
のコレクタメサを形成するに際し、ドライエツチングに
よりコレクタメサの一部を形成し、さらに前記コレクタ
メサに対して垂直にドライエツチングを行なうという構
成を備えたものである。
Means for Solving the Problems In order to solve the above problems, the manufacturing method of the present invention provides HBT
In forming the collector mesa, a part of the collector mesa is formed by dry etching, and then dry etching is performed perpendicularly to the collector mesa.

作用 本発明は上記した構成によって、ドライエツチングによ
りコレクタメサの一部を形成し、さらに前記コレクタメ
サに対して垂直にドライエツチングを行なうことにより
、微細なコレクタパターンにおいても前記マスクがはが
れることなく、コレクタメサを形成することができる。
According to the present invention, a part of the collector mesa is formed by dry etching, and dry etching is performed perpendicularly to the collector mesa, so that even in a fine collector pattern, the collector mesa can be formed without peeling off the mask. can be formed.

また、前記コレクタ電極を用いて、ベース電極を自己整
合的に形成することができる。
Furthermore, a base electrode can be formed in a self-aligned manner using the collector electrode.

実施例 以下本発明の一実施例のエツチングによるHBTの製造
方法について、図面を参照しながら説明する。
EXAMPLE Hereinafter, a method for manufacturing an HBT by etching according to an example of the present invention will be described with reference to the drawings.

第1図(a Hb )(c )(d )(e )は本発
明のエツチングによるHBTの製造方法の過程を示すH
BTの断面図である。第1図(a )(b )(c )
(d He )において、11はコレクタ電極を兼ねた
エツチングマスク、+2は低抵抗のn型1nAsからな
るコレクタコンタクl−層、13はn型GaAsからな
るコレクタ層、I4はn型GaAsからなるベース層、
15はn型AIB、、Ga@、7Asからなるエミツタ
層、IGは半絶縁性GaAs基板、+7はRIEを行う
プラズマ、18はAuZnからなるベース電極である。
Figure 1 (a Hb) (c) (d) (e) shows the process of the HBT manufacturing method by etching of the present invention.
It is a sectional view of BT. Figure 1 (a) (b) (c)
In (d He ), 11 is an etching mask that also serves as a collector electrode, +2 is a collector contact l- layer made of low resistance n-type 1nAs, 13 is a collector layer made of n-type GaAs, and I4 is a base made of n-type GaAs. layer,
15 is an emitter layer made of n-type AIB, Ga@, 7As, IG is a semi-insulating GaAs substrate, +7 is a plasma for performing RIE, and 18 is a base electrode made of AuZn.

以上のような構成のHBTの製造方法について、以下第
1図を用いてその動作を説明する。
The operation of the method for manufacturing the HBT having the above structure will be described below with reference to FIG.

コレクタ電極を兼ねたエツチングマスク11が形成され
た第1図(a)の試料を、CCl4をエッチングガス1
7Aとして用いたRIEによりコレクタコンタクト層I
2およびコレクタ層I3をプラズマドライエツチングす
ると、第1図(b)のようになる。
The sample shown in FIG. 1(a) on which the etching mask 11 which also serves as a collector electrode is formed is etched with an etching gas of CCl4.
Collector contact layer I was formed by RIE used as 7A.
2 and the collector layer I3 are subjected to plasma dry etching, resulting in a structure as shown in FIG. 1(b).

さらに第1図(b)の試料を第1図(c )(d )の
ようにコレクタメサに対して垂直に、すなわちプラズマ
のガス+7Aによるドライエツチング方向と直角方向に
CCl4ガス17Bを用いたRIEによりドライエツチ
ングを行なうことにより、コレクタメサが完成する(第
1図(d))。第1図(c )(d )の積層構造にお
けるエツチングにおいては、コレクタメサの方向(X方
向)に対して垂直すなわち横方向からエツチングが行わ
れることになり、微細なコレクタパターンにおいても、
ドライエツチングの際に、エツチングマスク11とIn
Asからなるコレクタコンタクト層12との接合部にお
いてもカズ17Bのプラズマは均一に作用するので、エ
ツチングマスク11がコレクタコンタクト層12からは
がれることはない。さらに第1図(e)に示すように、
前記コレクタ電極11をマスクとして真空蒸着法により
ベース電極I8を自己整合的に形成することができる。
Furthermore, the sample in Fig. 1(b) was subjected to RIE using CCl4 gas 17B perpendicular to the collector mesa, that is, in a direction perpendicular to the dry etching direction with plasma gas +7A, as shown in Fig. 1(c) and (d). A collector mesa is completed by dry etching (FIG. 1(d)). In the etching of the laminated structure shown in FIGS. 1(c) and 1(d), etching is performed perpendicular to the direction of the collector mesa (X direction), that is, in the lateral direction, and even in the case of a fine collector pattern,
During dry etching, etching mask 11 and In
The etching mask 11 will not be peeled off from the collector contact layer 12 since the plasma of the cut 17B acts uniformly on the junction with the collector contact layer 12 made of As. Furthermore, as shown in FIG. 1(e),
The base electrode I8 can be formed in a self-aligned manner by vacuum evaporation using the collector electrode 11 as a mask.

以上のように本実施例によれば、InAsとGaAsか
らなるコレクタメサをエツチングにより形成するに際し
、ドライエツチングによりコレクタメサの一部を形成し
、さらにコレクタメサに対して垂直にドライエツチング
を行なうことにより、微細なコレクタパターンにおいて
も、前記エツチングマスク11が前記コレクタコンタク
ト層12からはがれることなく、前記コレクタメサが形
成される。また、前記ベース電極も前記コレクタ電極を
マスクとして自己整合で形成されるので、微細で、寄生
容量や寄生抵抗の小さいHBTが形成可能となる。
As described above, according to this embodiment, when forming a collector mesa made of InAs and GaAs by etching, a part of the collector mesa is formed by dry etching, and then dry etching is performed perpendicularly to the collector mesa to form a fine etching. Even in such a collector pattern, the collector mesa is formed without the etching mask 11 peeling off from the collector contact layer 12. Further, since the base electrode is also formed by self-alignment using the collector electrode as a mask, it is possible to form a fine HBT with small parasitic capacitance and parasitic resistance.

なお、本実施例においてコレクタコンタクト層12は夏
nAsとしたが、InvGa+−xAs(0≦y≦1)
としてもよく、コレクタ層13はGaAsとしたが、A
IJa+−xAs(0< x≦1)としてもよい。
In this example, the collector contact layer 12 is made of nAs, but InvGa+-xAs (0≦y≦1)
Although the collector layer 13 is made of GaAs, it may be made of A
It may also be IJa+-xAs (0<x≦1).

なお、本実施例においてエツチングガスとしてCCIa
としたが、C12またはBC+aでもよく、エツチング
方法として反応性イオンエツチングとしたが、反応性イ
オンビームエツチングとしてもよい。
In this example, CCIa was used as the etching gas.
However, C12 or BC+a may also be used.Although reactive ion etching was used as the etching method, reactive ion beam etching may also be used.

発明の効果 以」二のように本発明は、HBTのAlxGa+−Js
層(0くx≦1)からなるコレクタ層とInyGa、x
As層(0≦y≦1)からなるコレクタコンタクト層と
を含むコレクタメサを形成するに際し、CCl4または
C12またはBCIiを用いた反応性イオンエツチング
または反応性イオンビームエツチングによりコレクタメ
サの一部を形成し、さらにコレクタメサに対して垂直に
CC11またはC12またはBOhを用いた反応性イオ
ンエツチングまたは反応性イオンビームエツチングを行
なうことによりコレクタメサを形成することを特徴とす
る。本発明のHBTの製造方法を用いることにより、微
細なコレクタパターンにおいてもエツチングマスクがは
がれることなく、コレクタメサを形成することができる
。さらにベース電極も前記コレクタ電極をマスクとして
自己整合で形成されるため、微細で、寄生容量や寄生抵
抗の小さいHBTが形成可能となる。
Effects of the Invention As described in section 2, the present invention provides HBT AlxGa+-Js
A collector layer consisting of a layer (0x≦1) and InyGa, x
When forming a collector mesa including a collector contact layer made of an As layer (0≦y≦1), a part of the collector mesa is formed by reactive ion etching or reactive ion beam etching using CCl4, C12, or BCIi, Furthermore, the present invention is characterized in that the collector mesa is formed by performing reactive ion etching or reactive ion beam etching using CC11, C12, or BOh perpendicularly to the collector mesa. By using the HBT manufacturing method of the present invention, a collector mesa can be formed even in a fine collector pattern without peeling off the etching mask. Furthermore, since the base electrode is also formed in self-alignment using the collector electrode as a mask, it is possible to form a fine HBT with small parasitic capacitance and parasitic resistance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例におけるHBTの製造方法を説
明する工程断面図、第2図は従来のHBTの製造方法を
説明する工程断面図である。 11・・・・・・エツチングマスク、12・・・・・・
コレクタコンタクト層、13・・・・・・コレクタ層、
14・旧・・ベース層、15・・・・・・エミツタ層、
18・・・・・・ベース電極、2ト・・・・・エツチン
グマスク、22・・・用エミッタコンタクト層、23・
・・・・・エミツタ層、24・・・・・・ベース層、2
5・・団・コレクタ層、28・・・・・・ベース電極。
FIG. 1 is a process cross-sectional view illustrating an HBT manufacturing method according to an embodiment of the present invention, and FIG. 2 is a process cross-sectional view explaining a conventional HBT manufacturing method. 11... Etching mask, 12...
Collector contact layer, 13... Collector layer,
14. Old... Base layer, 15... Emitsuta layer,
18... base electrode, 2... etching mask, 22... emitter contact layer, 23...
・・・・・・Emitsuta layer, 24 ・・・・Base layer, 2
5... group/collector layer, 28... base electrode.

Claims (3)

【特許請求の範囲】[Claims] (1)ヘテロ接合バイポーラトランジスタのコレクタメ
サを形成するに際し、ドライエッチングによりコレクタ
メサの一部を形成し、さらに前記コレクタメサに対して
垂直にドライエッチングを行なうことを特徴とするヘテ
ロ接合バイポーラトランジスタの製造方法。
(1) When forming the collector mesa of the heterojunction bipolar transistor, a method for manufacturing a heterojunction bipolar transistor is characterized in that a part of the collector mesa is formed by dry etching, and further dry etching is performed perpendicular to the collector mesa.
(2)コレクタメサが、Al_xGa_1_−_xAs
層(0<x≦1)からなるコレクタ層とIn_yGa_
1_−_yAs層(0≦y≦1)からなるコレクタコン
タクト層とを含む積層構造であることを特徴とする請求
項(1)記載のヘテロ接合バイポーラトランジスタの製
造方法。
(2) Collector mesa is Al_xGa_1_-_xAs
A collector layer consisting of a layer (0<x≦1) and In_yGa_
2. The method of manufacturing a heterojunction bipolar transistor according to claim 1, wherein the transistor has a laminated structure including a collector contact layer consisting of a 1_-_yAs layer (0≦y≦1).
(3)ドライエッチングが、CCl_4またはCl_2
またはBCl_3を用いた反応性イオンエッチングまた
は反応性イオンビームエッチングであることを特徴とす
る請求項(1)記載のヘテロ接合バイポーラトランジス
タの製造方法。
(3) Dry etching is CCl_4 or Cl_2
The method for manufacturing a heterojunction bipolar transistor according to claim 1, wherein the method is reactive ion etching using BCl_3 or reactive ion beam etching.
JP2047585A 1990-02-28 1990-02-28 Manufacture of heterojunction bipolar transistor Pending JPH03250767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2047585A JPH03250767A (en) 1990-02-28 1990-02-28 Manufacture of heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2047585A JPH03250767A (en) 1990-02-28 1990-02-28 Manufacture of heterojunction bipolar transistor

Publications (1)

Publication Number Publication Date
JPH03250767A true JPH03250767A (en) 1991-11-08

Family

ID=12779331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2047585A Pending JPH03250767A (en) 1990-02-28 1990-02-28 Manufacture of heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JPH03250767A (en)

Similar Documents

Publication Publication Date Title
KR950011018B1 (en) Making method of hetero-junction type bipolar transistor
JPH08139101A (en) Heterojunction bipolar transistor and manufacturing method thereof
JP2851044B2 (en) Method for manufacturing semiconductor device
US5468659A (en) Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors
JPH03250767A (en) Manufacture of heterojunction bipolar transistor
JPH0472381B2 (en)
JPH03190273A (en) Manufacture of hetero-junction bipolar transistor
JP2623655B2 (en) Bipolar transistor and method of manufacturing the same
JP2576165B2 (en) Manufacturing method of bipolar transistor
JPH0588541B2 (en)
JPH10178021A (en) Hetero bipolar transistor and manufacturing method thereof
JP4164775B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPH02256246A (en) Manufacture of heterojunction bipolar transistor
JPS60244065A (en) Manufacture of hetero-junction bipolar semiconductor device
JP3349644B2 (en) Compound semiconductor device and method of manufacturing the same
JPH02256247A (en) Manufacture of heterojunction bipolar transistor
JPH02188964A (en) Semiconductor device and manufacture thereof
JPH04324638A (en) Manufacture of heterojunction bipolar transistor
KR100198457B1 (en) Manufacturing method of heterojunction bipolar transistor
JP2615983B2 (en) Method for manufacturing heterojunction bipolar transistor
JPH09106989A (en) Heterojunction bipolar semiconductor device
JPH04334028A (en) Manufacturing method of heterojunction bipolar transistor
JPH04252034A (en) Manufacturing method of heterojunction bipolar transistor
JP2003243409A (en) Semiconductor device and manufacturing method thereof
JPH0571171B2 (en)