JPH03250833A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プレス、工作機械、建設機械、船舶、航空
機、無人搬送装置、無人倉庫などを集中管理するシステ
ムに適用されるローカルエリアネットワークやフィール
ドネットワークなどのデータ伝送装置に関し、特に複数
のノードとこれらノードを統括制御するメインコントロ
ーラとを共通線をを介してバス状に接続し、これらノー
ドおよびメインコントローラ間でデータ伝送を行うデー
タ伝送装置に関する。

［従来の技術］ この種のシステムにおいて、メインコントローラと複数
のノードとがバス接続されるタイプの従来のデータ伝送
方式のひとつに、ポーリング／セレクション方式がある
。

このポーリング／セレクション方式は、メインコントロ
ーラがデータの流れを統制するもので、ノードからのデ
ータ出力はメインコントローラから出力されるデータ要
求に応えて実行される。すなわち、メインコントローラ
がノードのアドレスを含むポーリング信号を所定の形式
にしたがってバスに出力すると、これを受けたノードが
データを自局のアドレスと共にバスに送出する。このよ
うな信号のやりとりが各ノード毎に行われることて、各
ノードのデータかメインコントローラに出力される。メ
インコントローラが各ノードにデータを送出するときは
、ノードのアドレスを含むセレクション信号を各ノード
毎に形成し、これらセレクション信号を順次送出する。

［発明が解決しようとする課題］ しかしながら、このポーリング／セレクション方式では
、メインコントローラからのデータ要求、すなわちポー
リング信号とセレクション信号とは各ノード毎に出力さ
れるために、信号伝送のオーバーヘッドが大きく、その
伝送効率は一般的には３０％以下と非常に低く、リアル
タイム制御には使用しにくいという問題がある。

この発明はこのような事情に鑑みてなされたもので、メ
インコントローラと複数のノードとがバス接続されたシ
ステムにおいて、伝送効率を向上させ、リアルタイム制
御を可能とするデータ伝送装置を提供することを目的と
する。

［課題を解決するための手段］ この発明では、メインコントローラと各別のノードアド
レスが割り付けられた複数のノードとが信号線を介して
共通接続され、これらノードおよびメインコントローラ
間でデータ伝送を行うデータ伝送装置において、 前記メインコントローラに、各ノートに対するデータを
所定の順番で並べたデータフレーム信号を生成しこれを
前記信号線にシリアルに送出するデータ送出手段と、各
ノードがらのデータフレーム信号の受信がひととおり終
了したことを検出する受信終了検出手段と、この受信終
了検出手段の検出に応答して前記データ送出手段を再起
動する再起動手段とを具え、 前記各ノードに前記メインコントローラに対するデータ
フレーム信号を送出する順番を前記ノードアドレスに対
応して予め設定し、これら各ノードに前記メインコント
ローラからのデータフレーム信号を受信し、その終了を
検出する受信終了検出手段と、他ノードが送出したデー
タフレーム信号を監視するデータ監視手段と、前記受信
終了検出手段による検出出力またはデータ監視手段の出
力に基ずき自ノードが前記データフレーム信号を送出す
る順番を検出する送出順番検出手段と、この送出順番検
出手段から検出信号か出力されると、前記メインコント
ローラに対するデータフレーム信号を形成しこれを前記
信号線にシリアルに送出するデータ送出手段とをそれぞ
れ具えるようにする。

［作用］ かかる本発明の構成では、以下のような手順でデータ伝
送が行われる。

メインコントローラから各ノートに送るデータを一括し
たフレーム信号として送出する。

各ノードは前記フレーム信号中の自局のデータ位置を検
出しており、これを検出すると、そのデータを取り込む
。

データ送出順位に関して優先順位１番のノートはメイン
コントローラの信号送出の終了を検出しており、この検
出によりこのノードか自局のデー夕を送出する。

残りのノードは前段ノード（自局より１つ前にデータを
送出するノード）の信号送出の終了を検出しており、こ
の検出によりこれらノードが自局のデータを順次送出す
る。

メインコントローラは各ノードからのデータフレーム信
号を受信後、データ送出順位に関して優先順位が最下位
のノードからのデータ受信終了を検出し、この検出によ
りデータ送出動作を再開する。以下同様に上記手順を繰
り返す。

［実施例コ 以下この発明を添付図面に示す実施例にしたがって説明
する。

第１図にこの発明にかかるデータ伝送装置の全体構成例
を示す。

この第１図において、メインコントローラ１０と複数の
ノード１．２、〜　Ｎ−１、Ｎとは１ビツトの信号線Ｌ
Ｎによってバス状に共通接続されている。ノード１．２
、〜Ｎは、センサ群Ｓ１〜ＳＮまたはアクチュエータ群
Ａ１〜ＡＮに接続され、これらとデータの入出力を行う
。たたしこの場合は、各ノードにセンサおよびアクチュ
エータの双方が接続されている。各ノードのアドレス（
ノード番号）は各ノードの回路に予めハード的に設定さ
れている。センサ群５ｌ−５Ｎはリミットスイッチ、操
作ボタン、状態検出センサ、エンコーダ等のセンサに対
応し、アクチュエータ１１　Ａ１−ＡＮはバルブ、リレ
ー　ランプ等のアクチュエータに対応する。

メインコントローラ１０は、各ノードを介してセンサ群
８１〜ＳＮのデータを収集するとともにアクチュエータ
群Ａ１〜ＡＮへデータを送出する働きをする。ノード１
〜Ｎは、メインコントローラ１０とセンサ群、アクチュ
エータ群とのデータ中継の働きを実行する。

このシステムでは、メインコントローラ１０がデータ送
受信の主導権を持ち、第２図に示すようなデータ送受信
を定期的に繰り返し行なうことて、センサ群５ｔ−５Ｎ
のデータを収集するとともにアクチュエータ群Ａ１〜Ａ
Ｎへデータを送出する。

第３図はメインコントローラ１０が出カスるデータフレ
ーム信号の一例を示すもので、第４図は各ノードが出力
するデータフレーム信号の一例を示すものであり、その
信号内容を以下に示す。

ＳＴＯニメインコントローラ１０が出力するデータフレ
ーム信号の先頭位置 を示すためのスタートコード ＤＴｑ　：第９番目のノードへのデータ（固定データ長
） ＳＰ　二メインコントローラ１０または各ノード１〜Ｎ
が出力するデータフ レーム信号のデータ列の終端位置 を示すストップコード ＣＲＣ：　ＣＲＣチｚ　ツク用（１）　ＣＲＣ：７−ド
ＳＴＩ：各ノードが出力するデータフレーム信号の先頭
位置を示すためのス タートコード ノードＮＯ：予め設定されたノードアドレスＤＮ　：各
ノードから出力されるデータ（固定データ長） メインコントローラ１０から出力されるデータフレーム
信号中の各データＤＴｑの優先順番は第３図に示すよう
に予め設定されており、この場合はノード１１２、〜　
Ｎの順になっている。また、ノード１〜Ｎからメインコ
ントローラユＯヘデータを送出する優先順番も予め設定
されており、前記同様ノード１．２、〜　Ｎの順になっ
ている。

メインコントローラ１０およびノード１〜Ｎの詳細構成
を説明する前に、このシステムのデータ伝送手順を簡単
に説明すると、以下のようになる。

■メインコントローラ１０から各ノード１〜Ｎに送るデ
ータを一括したフレーム信号として送出する。

■各ノードは前記フレーム信号中の自局のデータ位置を
検出しており、これを検出すると、そのデータを取り込
む。

■ノード１はメインコントローラ１０の信号送出の終了
を検出しており、この検出によりノード１が自局のデー
タを送出する。

■ノード２〜Ｎは前段ノート（自局より１つ前にデータ
を送出するノード）の信号送出の終了を検出しており、
この検出によりノード２〜Ｎが自局のデータを順次送出
する。

■メインコントローラ１０は各ノード１〜Ｎからのデー
タフレーム信号を受信後、ノードＮがらのデータの受信
終了を検出し、これにより再び前記■の処理を実行する
。

■以下同様に上記手順を繰り返す。

第５図はメインコントローラ１ｏの送信側の内部構成を
示すものである。

第５図において、送信データメモリ１１は、各ノード１
〜Ｎへ送るデータＤＴ■、ＤＴ２、〜ＤＴＮを記憶して
おくもので、その出力はパラレル／シリアル変換回路１
２に入力される。パラレル／シリアル変換回路１２はシ
フトレジスタなどで構成され、送信データをパラレル／
シリアル変換してスイッチ回路ＳＷＩの接点Ｃに入力す
る。ＳＴＯ出力回路１３はスタートコードＳＴＯを出力
するもので、その出力をスイッチ回路ＳＷＩの接点りに
入力する。ＳＰ出力回路１３はストップコードＳＰを出
力するもので、その出力をスイッチ回路ＳＷ１の接点Ｅ
に入力する。ＣＲＣ発生回路１５は、送出するデータに
基ずきＣＲＣコードを生成し、これをスイッチ回路ＳＷ
１の接点Ｂに入力する。

スイッチ回路ＳＷ１はこれらＰ／Ｓ変換回路１２、ＳＴ
Ｏ出力回路１３、ｓｐ出力回路１４、ＣＲＣ発生回路１
５の出力を制御回路１６の切替信号に従って選択切替し
て送信回路１７に入力する。

送信回路１７は入力された信号に所定の変調処理を加え
、該変調出力を１ビツトの信号線ＬＮ上にシリアルに送
出する。

電源オン検出回路１８はメインコントローラ１０の電源
がオンされたことを検出し、検出信号をオア回路１９に
入力する。

受信フレーム数カウント回路２０は各ノードから送出さ
れたデータフレーム信号（第４図参照）のメインコント
ローラ１０ての受信フレーム数を順次計数するもので、
その詳細は後述する。この受信フレーム数カウント回路
２０のカウント値は比較回路２２に入力される。インノ
ード数設定回路２１はセンサ群が接続されたノード数を
設定するもので、この設定値は比較回路２２に入力され
る。このインノート数設定回路２１の設定値はシステム
に応じて任意に設定できるようになっている。この場合
には、全てのノードにセンサ群が接続されているので、
設定値はＮとなっている。

比較回路２２はこれらの入力値を比較し、両者が一致す
ると、その出力ＣＰ２を１にする。これら構成要素２０
．２１．２２は後の説明で明確になるが、各ノード１〜
Ｎから順次出力されるデータフレーム信号の終端、すな
わちノードＮがら出力されるデータフレーム信号の終端
を検出するものである。

オア回路１つは電源オン検出回路１８の出力と比較回路
２２の出力の論理和をとって、その出力ＯＲをクロック
発生回路２３および制御回路１６に入力する。

クロック発生回路２３は所定のクロック信号ＣＬＫを発
生するもので、オア回路１９の出力ＯＲによって起動さ
れ、デイレイ回路２４の出力ＣＲＣＥによって停止され
る。すなわち、クロック発生回路２３は電源オン時とノ
ードＮから出力されるデータフレーム信号の終端が検出
された時点に起動される。

送信データ数カウント回路２５はＳＴＯコードの出力が
終了した時点（信号５ＴＯＥの入力による）からスイッ
チ回路ＳＷＩの出力のビット数を計数することてメイン
コントローラ１０か送出するデータフレーム信号中のデ
ータＤＴＩ〜ＤＴＮの個数を順次計数するものであり、
そのカウント値を比較回路２７に入力する。アウトノー
ド数設定回路２１はアクチュエータ群か接続されたノド
数を設定するもので、この設定値は比較回路２７に入力
される。アウトノード数設定回路２１の設定値はシステ
ムに応して任意に設定できるようになっている。この場
合には、全てのノートにアクチュエータ群が接続されて
いるので、設定値はＮとなっている。

比較回路２７はこれらの人力値を比較し、両者が一致す
ると、その出力Ｃ，Ｐ１を１にする。これら構成要素２
５．２６．２７はメインコントローラ１０の出力データ
フレーム信号中の最終データＤＴＮの終端を検出するも
ので、最終データＤＴＮの終端出力時に比較回路２７の
出力ＣＰ１が１になる。比較回路２７の出力ＣＰＩは制
御回路１６およびデイレイ回路２４に入力される。

デイレイ回路２４は、比較回路２７の出力ＣＰ１を（Ｓ
Ｐコード十ＣＲＣコード）分遅延し、該遅延出力をクロ
ック発生回路２３に入力する。

クロック発生回路２３は前述したようにデイレイ回路２
４の出力によって停止するため、クロ・ンク発生回路２
３はメインコントローラ１０の出力データフレーム信号
のＣＲＣコードの送出が終了した時点で停止される。

制御回路１６は各種入力信号に基ずきスイッチ回路ＳＷ
Ｉ、ＳＷ２の切り替え制御などを行う。

以下、このメインコントローラ１０におけるデータ送出
時の動作を第６図のタイムチャートにしたがって説明す
る。

まず、電源が投入されると、電源オン検出回路１８はこ
れを検出し、検出信号を制御回路１６およびクロック発
生回路２３に入力する（第６図（ａ）（ｂ）、時刻ｔｌ
）。

これにより、クロック発生回路２３は起動され、クロッ
ク信号ＣＬＫを発生すると共に、制御回路１６はスイッ
チ回路ＳＷＩをＡ−Ｄ接続状態にする（第６図（ｈ））
。さらに、ＳＴＯ出力回路１３はクロック信号の入力に
より起動され、スタートコードＳＴＯを出力する。この
スタートコードＳＴＯはスイッチ回路−３ＷＩ、送信回
路１７を介して信号線ＬＮ上にシリアルに送出される。

制御回路１６は電源オンによりオア回路１９からＯＲ信
号が入力された時点からスタートコートＳＴＯの送出が
終了するまでの所定時間を計時しており、この計時か終
了すると、スイッチ回路ＳＷ１をＡ−Ｃ接続状態にする
とともに（第６図（ｈ））　、信号５ＴＯＥを送信デー
タ数カウント回路２５に出力する（時刻ｔ２）。さらに
、制御回路１６はこの時刻ｔ２てスイッチ回路ＳＷ２を
オンにする（第６図（１））。

したがって、時刻ｔ２からはＰ／Ｓ変換回路１２内の送
信データＤＴＩ〜ＤＴＮがスイッチ回路ＳＷ１、送信回
路１７を介して信号線ＬＮ上にシリアルに送出される。

また、送信データ数カウント回路２５は動作を開始する
。さらに、ＣＲＣ発生回路１５にデータＤＴＩ−ＤＴＮ
およびストップコードＳＰＩが順次入力されるようにな
り、ＣＲＣ発生回路１５はこれらデータに基ずきＣＲＣ
コードを生成する。

この後、最終送信データＤＴＮの終端ビットの送出が終
了した時点で（時刻ｔＳ）、比較回路２７の出力ＣＰＩ
が１となり（第６図（ｄ））　、この信号の入力により
制御回路１６はスイッチ回路ＳＷ１をＡ−Ｅ接続状態に
切り替える（第６図（ｈ））。

この結果、時刻ｔ３からはＳＰ出力回路１４のストップ
コードＳＰがスイッチ回路ＳＷ１、送信回路１７を介し
て信号線ＬＮ上にシリアルに送出される。また、制御回
路１６は比較回路２７の出力ＣＰ１が１となった時点か
らストップコードＳＰ１の送出が終了するまでの所定時
間を計時しており、この計時が終了するとく信号ＳＰＥ
、第６図（ｅ））　、スイッチ回路ＳＷＩをＡ−Ｂ接続
状態に切り替えるとともに（第６図（ｈ）、時刻ｔ４）
、この時刻ｔ４てスイッチ回路ＳＷ２をオフにする（第
６図（１））。

この結果、時刻ｔ４からはＣＲＣ発生回路１５のＣＲＣ
コードがスイッチ回路ＳＷ１、送信回路１７を介して信
号線ＬＮ上にシリアルに送出される。

この後、デイレイ回路２４からＣＲＣコートの送出が終
了した時点に信号ＣＲＣＥかクロック発生回路２３に入
力され、これによりクロック発生回路２３は動作を停止
する（第６図（ｆ）、時刻ｔ５）。

なお、メインコントローラ１０においては最初のデータ
送出時だけは前述のように、電源オンによりデータフレ
ーム信号の送出が開始されるが、これ以降はノードＮの
データ終了時を検出する比較回路２２の出力ＣＰ２によ
ってメインコントロ−ラ１０でのデータフレーム信号の
送出が開始される（第６図（ｇ）、時刻ｔ６）。

第７図はメインコントローラ１０の受信側の構成を示す
ものであり、受信回路３０は信号線ＬＮを介してノード
１〜Ｎからのデータフレーム信号（第２図、第３図参照
）を順次受信し、受信した信号に復調処理を加え、シリ
アル／パラレル変換回路３１およびスイッチ回路ＳＷ３
に入力する。

Ｓ／Ｐ変換回路３１は例えばシフトレジスタであり、そ
のシリアル出力は受信フレームカウント回路２０に入力
され、パラレル出力はラッチ回路３２、比較回路３２、
および比較回路３３に入力される。

比較回路３２はＳＴＩ設定回路３４に設定されたスター
トコードＳＴＩとＳ／Ｐ変換回路３１内の受信データを
比較することて受信データフレーム信号の先頭にあるス
タートコードＳＴＩを検出し、検出信号ＣＰ３を出力す
る。

比較回路３３はＳＰ設定回路３５に設定されたストップ
コードＳＰとＳ／Ｐ変換回路３１内の受信データを比較
することで受信データフレーム信号中にあるストップコ
ートＳＰを検出し、検出信号ＣＰ４を出力する。

ラッチタイミンク発生回路３６は比較回路３２の出力Ｃ
Ｐ３を受信データフレーム信号中の（ノードＮＯ＋ＤＮ
ｑ）に対応するビット分遅延し、遅延信号ＬＨＤをラッ
チ回路３７に入力する。ラッチ回路３７はデータフレー
ム信号中の（ノードＮｏ＋ＤＮｑ）部分を遅延信号ＬＨ
Ｄのタイミンクでラッチするもので、その出力を受信デ
ータメモリ３８のデータ端子に入力する。

受信フレーム数カウント回路２０は先の第５図に示した
ものと同じもので、各ノード１〜Ｎから送出されたデー
タフレーム信号の個数を順次計数するものであり、その
人力には信号ＣＰ３、ＣＦ２、第５図の比較回路２２の
出力ＣＰ２、およびＳ／Ｐ変換回路３１の出力が人力さ
れている。すなわち、受信フレーム数カウント回路２０
は信号ＣＰ３、ＣＦ２のペアをカウントすることで、受
信データフレーム信号の個数を計数する。ここで、信号
ＣＰ３およびＣＦ２のペアをカウントするようにしてい
るのは、この実施例ではストップコードＳＰをメインコ
ントローラ１０のデータフレーム信号と各ノードのデー
タフレーム信号とて共用しているため、両データフレー
ム信号の混同を避けるためである。Ｓ／Ｐ変換回路３１
の出力は信号ＣＰ３、ＣＦ２の間隔を確認するために人
力されている。受信フレーム数カウント回路２０の計数
値は信号ＣＰ２によってリセットされる。受信フレーム
数カウント回路２０の計数出力は受信データメモリ３８
にメモリアドレス信号ＡＤとして入力される。

ＣＲＣ終端検出回路３９は比較回路３３の出力ＣＰ４、
すなわちストップコードＳＰの終端検出時刻をＣＲＣコ
ード分遅延し、その遅延出力ＣＨＤをＣＲＣチエツク回
路４０に人力する。たたし、ＣＲＣ終端検出回路３９に
は、比較回路３２の出力ＣＰ３も入力されており、ＣＲ
Ｃ終端検出回路３９では前記同様ストップコードＳＰの
混同を避けるため信号ＣＰ３、ＣＦ２のペアが存在する
ことを条件に遅延出力ＣＲＤを出力するようにしている
。

ＣＲＣチエツク回路４０は、ＣＲＣチエツクによって受
信データフレーム信号のエラー発生の有無を検査し、エ
ラーがない場合のみライトイネーブル信号ＷＲを受信デ
ータメモリ３８に入力する。

受信データメモリ３８はラッチ回路３７にラッチした各
ノードから送られてきたデータフレーム信号の（ノード
ＮＯ＋ＤＮｑ）部分をライトイネーブル信号ＷＲおよび
メモリアドレス信号ＡＤに従って記憶するものである。

スイッチ切替回路４１は信号ＣＰ３が入力された時点か
ら信号ＣＰ４が入力されるまでの間スイッチ回路ＳＷ３
をオンにするようスイッチ回路ＳＷ３のオンオフ制御を
行う。

以下、このメインコントローラ１０におけるデータ受信
時の動作を第８図のタイムチャートにしたがって説明す
る。

システムが起動されると、比較回路３２は常時比較動作
を行っており、比較回路３２はスタートコードＳＴＩを
検出すると検出信号ＣＰ３をスイッチ切替回路４１、ラ
ッチタイミング発生回路３６、ＣＲＣ終端検出回路３９
および受信フレーム数カ９２８回路２０に入力する（第
８図（ａ）、時刻ｔ　ｌ）。これにより、スイッチ切替
回路４１はスイッチ回路ＳＷ３をオンにするとともに、
ラッチタイミング発生回路３６は検出信号ＣＰ３の（ノ
ードＮＯ＋ＤＮｑ）分の遅延動作を開始する。

したかって、ＣＲＣチエツク回路４０は、時刻ｔｌから
ＣＲＣチエツクによる受信データフレーム信号のエラー
チエツクを開始する。また、ラッチタイミング発生回路
３６からは時刻ｔ１から（ノードＮＯ＋ＤＮｑ）分に対
応する時間遅延された時刻ｔ２に遅延信号ＬＨＤが出力
される（第８図（Ｃ）、時刻ｔ２）。よって、ラッチ回
路３７は時刻ｔ２にＳ／Ｐ変換回路３５のデータ、すな
わちデータフレーム信号中の（ノードＮＯ＋ＤＮｑ）部
分をラッチする。

この後、比較回路３３がＳＰ設定回路３５の出力および
Ｓ／Ｐ変換回路３５の出力の比較によりストップコード
ＳＰを検出すると、検出信号ＣＰ４をスイッチ切替回路
４１、受信フレーム数カ９２８回路２０およびＣＲＣ終
端検出回路３９に人力する（第８図（ｂ）、時刻ｔ３）
。

スイッチ切替回路４１はこの信号ＣＰ４の入力によりス
イッチ回路ＳＷ３をオフとする。したかって、ＣＲＣチ
エツク回路４０への信号人力はストップコードＳＰまで
で中断され、結果的にＣＲＣチエツク回路４０は（ノー
ドＮＯ＋ＤＮｑ　＋５Ｐ２）部分のＣＲＣチエツクを行
うことになる。

一方、受信フレーム数カ９２８回路２０は信号ＣＰ４が
入力されると、先の信号ＣＰ３とのペア確認（所定の時
間間隔を隔てて両信号か存在する）をし、ベア確認され
ると計数値を＋１カウントアツプする。この＋１力ウン
トアツプ動作はこの後信号ＣＰ２が入力されるまでつづ
く。また、ＣＲＣ終端検出回路３９は前記同様のベア確
認後比較回路３３の出力ＣＰ４をＣＲＣコード分遅延し
、その遅延出力ＣＨＤをＣＲＣチエツク回路４０に入力
する（時刻ｔ４）。

この遅延出力ＣＨＤの入力により、ＣＲＣチエツク回路
４０てはＣＲＣチエツク結果に対応するライトイネーブ
ル信号ＷＲを時刻ｔ４に受信データメモリ３８に入力す
る。すなわち、ＣＲＣチエツク回路４０はＣＲＣチエツ
ク結果が正常であれば、「１」のライトイネーブル信号
ＷＲを受信データメモリ３８に入力し、ＣＲＣチエツク
結果が異常であれば、「０」のライトイネーブル信号Ｗ
Ｒを受信データメモリ３８に入力する（第８図（ｆ）、
（ｇ））。

このような処理により、ノード１からのデータフレーム
信号の受信を終了するとすると、メインコントローラ１
０ては以下前記と同様の処理を繰り返すことにより、ノ
ード２．３、〜Ｎからのデータフレーム信号を順次受信
していく。これらデータフレーム信号の順次の受信に伴
い受信フレーム数カ９２８回路２０においては、その計
数値か順次＋１カウントアツプされていき、ノードＮの
データフレーム信号の受信が終了した時点て、その計数
値がＮとなる。したかって、この時点で第５図の比較回
路２２の出力ＣＰ２が１となり（第８図（ｅ）、時刻ｔ
５）、この結果受信フレーム数カウント回路２０がリセ
ットされると共に、第５図のクロック発生回路２３か起
動され、メインコントローラ１０の送信動作が再開され
る。

第９図は各ノード１〜Ｎの受信側の構成を示すもので、
受信回路５０ては信号線ＬＮを介して受信した信号を復
調し、その復調出力をシリアル／パラレル変換回路５１
およびスイッチ回路ＳＷ４に人力する。

シリアル／パラレル変換回路５１は人力信号のシリアル
／パラレル変換出力をラッチ回路５２、比較回路５３．
５４．５５に入力し、シリアル出力を受信フレームカウ
ント回路５６に入力する。

比較回路５３は、シリアル／パラレル変換回路５１のパ
ラレル変換出力をＳＴＩ設定回路５７に設定されたスタ
ートコードＳＴＩと比較し、両者が一致すると、一致信
号ＣＰ５を出力する。すなわち比較回路５３は各ノード
から送出されたデータフレーム信号中の先頭に位置する
スタートコードＳＴＩを検出する。

比較回路５４は、シリアル／パラレル変換回路５１のパ
ラレル変換出力をＳＴＯ設定回路５７に設定されたスタ
ートコードＳＴＯと比較し、両者か一致すると、一致信
号ＣＰ６を出力する。すなわち比較回路５４はメインコ
ントローラ１０から送出されたデータフレーム信号中の
先頭に位置するスタートコードＳＴＯを検出する。

比較回路５５は、シリアル／パラレル変換回路５１のパ
ラレル変換出力をＳＰ設定回路５７に設定されたストッ
プコードＳＰと比較し、両者が一致すると、一致信号Ｃ
Ｐ７を出力する。

自ノード番号（アドレス）設定回路６０には、各ノード
のアドレスＮＤＮＯが予め設定されおり、その設定アド
レスＮＤＮＯを比較回路６１などに人力する。この場合
、ノード１には１番に対応するアドレスが、ノード２に
は２番に対応するアドレスが、・・・・・・　ノードＮ
にはＮ番に対応するアドレスが予め設定されている。こ
の設定は任意に変更可能になっている。

受信データ数カウント回路６２は、先の第５図に示した
メインコントローラ１０の送信データ数カウント回路２
５とほぼ同様の動作を行うもので、比較回路５４の出力
ＣＰ６およびＳ／Ｐ変換回路５１の円方Ｓ　ＰＤＴに基
ずきメインコントローラ１０からのＳＴＯコードの受信
が終了した時点（信号ＣＰ６の人力による）からＳ／Ｐ
変換回路５１の出力Ｓ　ＰＤＴのビット数を計数するこ
とてメインコントローラ１０が送出するデータフレーム
信号中のデータＤＴＩ−ＤＴＮの個数を順次計数するも
のであり、そのカウント値を比較回路６１に入力する。

比較回路２７はこれらの入力値を比較し、両者が一致す
ると、その出力ＣＰ８を１にする。すなわち、比較回路
２７ての比較によりメインコントローラ１０が送出する
データフレーム信号中の自ノードのデータＤＴＱの位置
を検出する。この出力ＣＰ８はラッチ回路５２に入力さ
れる。ラッチ回路５２はＳ／Ｐ変換回路５１のパラレル
出力を信号ＣＰ８のタイミングでラッチすることで、メ
インコントローラ１０から送出されるデータフレーム信
号中の自ノードのデータＤＴｑ部分をラッチするもので
、その出力をラッチ回路６３に入力する。

ＣＲＣ終端検出回路６４は先の第７図に示したメインコ
ントローラ１０のＣＲＣ終端検出回路３つとほぼ同様の
動作を行うもので、信号ＣＰ６、ＣＦ２のペアが存在す
ることを条件に、信号ＣＰ７、すなわちストップコード
ＳＰの終端検出時刻をＣＲＣコード分遅延し、その遅延
出力ＣＲＤＮをＣＲＣチエツク回路６５に入力する。す
なわちこのＣＲＣ終端検出回路６４では、メインコント
ローラ１０から送出されたデータフレーム信号の終端と
検出する。ＣＲＣ終端検出回路６４の出力ＣＲＤＮはＣ
ＲＣチエツク回路６５、スイッチ回路ＳＷ４などに入力
されている。

ＣＲＣチエツク回路６５は、ＣＲＣチエツクによって受
信データフレーム信号のエラー発生の有無を検査し、エ
ラーがない場合のみラッチ信号ＷＲを信号ＣＲＤＮのタ
イミングでラッチ回路６３に入力する。スイッチ回路Ｓ
Ｗ４は信号ＣＰ６によってオンとなり信号ＣＨＤＨによ
ってオフとなる。

ラッチ回路６３はラッチ回路５２にラッチされたメイン
コントローラ１０から送られてきたデータフレーム信号
の自ノードデータＤＴｑ部分をラッチ信号ＷＲのタイミ
ングで記憶するものであり、そのラッチデータを出力回
路６６に人力する。出力回路６６を介してデータか当該
ノードに接続されたアクチュエータに加えられる。

以下、各ノード１〜Ｎにおけるデータ受信時の動作を第
１０図のタイムチャートにしたかって説明する。

システムの起動後、比較回路５４はメインコントローラ
１０から送られてきたデータフレーム信号中のスタート
コードＳＴＯを検出すると検出信号ＣＰ６をスイッチ回
路ＳＷ４、受信データ数カウント回路６２、ＣＲＣ終端
検出回路６４に入力する（第１０図（ａ）、時刻ｔｌ）
。これにより、スイッチ回路ＳＷ４がオンとなり（第１
０図（ｇ））　、ＣＲＣチエツク回路６５は時刻ｔｌか
らＣＲＣチエツクによる受信データフレーム信号のエラ
ーチエツクを開始する。また、受信データ数カウント回
路６２はこの時刻ｔｌからメインコントローラ１０が送
出するデータフレーム信号中のデータＤＴＩ−ＤＴＮの
個数を順次計数する動作を開始する。その後、比較回路
６１ては受信データ数カウント回路６２のカウント出力
と自ノード番号設定回路６０の設定値との比較を行って
おり、両者が一致すると比較回路６１から一致信号ＣＰ
８が出力される（第１０図（ｂ）、時刻ｔ２）。よって
、ラッチ回路５２は時刻ｔ２にＳ／Ｐ変換回路５１内の
データ、すなわちデータフレーム信号中の自ノードデー
タに対応する部分ＤＴｑをラッチする。

この後、比較回路５５がＳＰ設定回路５９の出力および
Ｓ／Ｐ変換回路３５の出力の比較によりストップコード
ＳＰを検出すると、検出信号ｃＰ７をＣＲＣ終端検出回
路６４に入力する（第１０図（Ｃ）、時刻ｔ３）。

ＣＲＣ終端検出回路６４は前記同様信号ＣＰ７とＣＦ２
とのペア確認後比較回路５５の出力ＣＰ７をＣＲＣコー
ド分遅延し、その遅延出力ＣＲＤＮをＣＲＣチエツク回
路４０およびスイッチ回路ＳＷ４に人力する（時刻ｔ４
）。

この信号ＣＲＤＮの入力によりスイッチ回路ＳＷ４はオ
フとなる。したがって、ＣＲＣチエツク回路６５への信
号入力はＣＲＣコードまでで中断され、結果的にＣＲＣ
チエツク回路４０は（ＤＴ１〜ＤＴＮ　＋ＳＰ＋ＣＲＣ
）部分のＣＲＣチエツクを行うことになる。

そして、ＣＲＣチエツク回路６５てはＣＲＣチエツク結
果に対応するラッチ信号ＷＲを時刻ｔ４にラッチ回路６
３に入力する。すなわち、ＣＲＣチエツク回路６５はＣ
ＲＣチエツク結果が正常であれば、「１」のラッチ信号
ＷＲをラッチ回路６３に入力し、ＣＲＣチエツク結果が
異常であれば、「０」のラッチ信号ＷＲをラッチ回路６
３に入力する（第１０図（ｅ）、（ｆ））。

このような処理により、各ノード１〜Ｎではメインコン
トローラ１０からのデータフレーム信号の受信動作をそ
れぞれ実行する。

第１１図は各ノード１〜Ｎの送信側の構成を示すもので
、ノードの送信側構成はノード起動制御回路７０とデー
タ送出部８０に大別される。

１減算回路７１には第９図に示した自ノード番号設定回
路６０の設定値ＮＤＮＯが入力されており、自ノード番
号設定回路６０はこの設定値ＮＤＮＯを一１減算する。

したかって、−１減算回路７１からは当該ノードの前段
ノードのノードアドレス（ノード番号）、すなわちノー
ドアドレス優先順位が出力される。

他ノード送信フレームカウント回路７２は次ノード以外
の他ノードが送出したデータフレーム信号の個数を計数
するもので、その入力には第９図に示したノードの受信
側の構成における比較回路５３の出力信号ＣＰ５、比較
回路５５の出力信号ＣＰ７、Ｓ／Ｐ変換回路５１の出力
５ＰＤＴが入力されている。すなわち、他ノード送信フ
レームカウント回路７２は信号ＣＰ５、ＣＦ２のベア（
所定の間隔を置いて信号ＣＰ５、ＣＦ２が存在する）を
カウントすることで、他ノードか送出したデータフレー
ム信号の個数を計数する。他ノード送信フレームカウン
ト回路７２の出力は信号５ＰＤＴを参照することにより
各ノードか送出するデータフレーム信号の終端位置に対
応する時刻に送出（更新）される（第１３図（ｃ）参照
）。

比較回路７３は一１減算回路７１の出力と他ノード送信
フレームカウント回路７２の計数値とを比較し、両者が
一致すると、一致信号ＣＰ９を出力する。すなわち、比
較回路７３では当該ノードの前段のノードからデータフ
レーム信号か送出されると、一致信号ＣＰ９を出力する
。比較回路７３の出力ＣＰ９はセレクタ７４に人力され
る。

セレクタ７４の他方の入力には、第９図に示したノード
の受信側の構成におけるＣＲＣ終端検出回路６４の出力
ＣＲＤＮか入力されており、セレクタ７４では信号ＣＰ
９と信号ＣＲＤＮとを比較回路７５の出力によって選択
する。比較回路７５には第９図に示したノードの受信側
の構成における自ノード番号設定回路６０の出力ＮＤＮ
Ｏとノ−ドＮＯＩ設定回路７６の設定値が入力されてお
り、比較回路７５は両信号の比較結果が一致すると１を
、不一致のときには信号０を出力する。ノード起動制御
回路７６にはノード番号１に対応するノードアドレスが
設定されており、したがってノード１内の比較回路７５
からは１の信号ＳＬが、ノード１以外のノード２〜Ｎ内
の比較回路７５からはＯの信号ＳＬが出力される。セレ
クタ７４では信号ＳＬが１のときには信号ＣＲＤＮを選
択し、信号ＳＬが０のときには比較回路７３の出力ＣＰ
９を選択するようになっているため、ノード１ては信号
ＣＲＤＮが選択され、ノード２〜Ｎでは信号ＣＰ９が選
択される。このセレクタ７４の選択出力５ＹＳＴは当該
ノードの送信動作を起動する信号となり、子連するデー
タ送出部８０の各構成要素を起動する。

すなわちかかるノード起動制御回路７０の構成により、
ノード１ではメインコントローラ１０からのデータフレ
ーム信号の送出が終了した時点でデータ送出動作が起動
されるとともに、ノード２〜Ｎでは当該ノードの前段ノ
ードからのデータフレーム信号の送出が終了した時点て
データ送出動作が起動されることになる。

データ送出部８０内の入力回路８２は当該ノードのセン
サ群と接続されており、これらセンサ群の検出データが
入力される。Ｐ／Ｓ変換回路８２は入力回路を介して受
入したセンサ群の検出データをパラレル／シリアル変換
し、その変換出力をスイッチ回路ＳＷ５の接点Ｆに入力
する。

スイッチ回路ＳＷ５の他の接点ＢにはＣＲＣ発生回路８
３の出力が接続され、さらに他の接点Ｃ１Ｄ、Ｅには第
９図に示したノードの受信側の構成におけるＳＴＩ設定
回路５７の出力ＳＴＩ、自ノード番号設定回路６０の設
定値ＮＤＮＯ，ＳＰ設定回路５９の出力ＳＰがそれぞれ
接続されている。

スイッチ回路ＳＷ５はこれらの入力をスイッチ切替回路
８４の出力によって選択切替えし、その選択出力を送信
回路８５に入力する。送信回路８５は入力された信号に
所定の変調処理を加え、該変調出力を信号線ＬＮ上にシ
リアルに送出する。

スイッチ切替回路８４は各種入力信号に基すきスイッチ
回路ＳＷ５、ＳＷ６の切り替え制御を行う。

以下、各ノード１〜Ｎにおけるデータ送出時の動作を第
１２図および第１３図ののタイムチャートにしたがって
説明する。第１２図はノード１の動作を示すもので、第
１３図はノード２〜Ｎの動作を示すものであり、まず第
１２図にしたがってノード１の動作を説明する。

メインコントローラ１０からのデータフレーム信号の送
出が終了すると、第９図のＣＲＣ終端検出回路６４から
信号ＣＲＤＮが出力され（第１２図（ａ）、時刻ｔｌ）
、この信号ＣＲＤＮが送信起動信号５ＹＳＴとしてセレ
クタ７４から出力されることによりデータ送出部８０の
各構成要素が起動される（第１２図（ｂ）、時刻ｔ２）
。

これにより、スイッチ切替回路８４はスイッチ回路ＳＷ
５をまずＡ−Ｃ接続状態にする（第１２図（ｄ））。こ
の結果、まずスタートコードＳＴ■がスイッチ回路ＳＷ
５、送信回路８５を介して信号線ＬＮ上にシリアルに送
出される。

スイッチ切替回路８４ではスイッチ回路ＳＷ５をＡ−Ｃ
接続状態に切替えた時点、すなわちスタートコードＳＴ
Ｉの送出を開始した時点からスタートコードＳＴＩ、ノ
ード番号ＮＯ、データＤＮ。

ストップコードＳＰ、ＣＲＣコードの送出か終了するま
での各所定時間を計時しており、この計時結果に基ずき
その後のスイッチ回路ＳＷ５の切り替え制御を行う。

すなわち、スタートコードＳＴＩのビット数に対応する
計時が終了すると、スイッチ切替回路８４ではスイッチ
回路ＳＷ５をＡ−Ｄ接続状態に切替え（時刻ｔ３）、ノ
ード番号ＮＤＮＯ（この場合はノード番号１）をスイッ
チ回路ＳＷ５、送信回路８５を介して信号線ＬＮ上にシ
リアルに送出する。

さらに、スイッチ切替回路８４は（ＳＴＩ＋ＮＤＮＯ）
の計時が終了するとスイッチ回路ＳＷ５をＡ−Ｆ接続状
態に切替え（時刻ｔ４）、（ＳＴ１　＋ＮＤＮＯ＋ＤＮ
）の計時が終了するとスイッチ回路ＳＷ５をＡ−Ｈ接続
状態に切替え（時刻ｔ５）、（ＳＴＩ＋ＮＤＮＯ＋ＤＮ
＋ＳＰ）の計時が終了するとスイッチ回路ＳＷ５をＡ−
Ｂ接続状態に切替える（時刻ｔｅ）。これによりノード
番号ＮＤＮＯに続いてデータＤＮ、ストップコード５Ｐ
ＳＣＲＣコードが順次スイッチ回路ＳＷ５、送信回路８
５を介して信号線ＬＮ上にシリアルに送出されることに
なる。なお、スイッチ回路ＳＷ６はスタートコードＳＴ
Ｉの送出が終了した時刻ｔ３にオンとなり、ストップコ
ードＳＰの送出が終了した時刻ｔ６にオフとなる。

次に、第１３図にしたがってノード１以外のノード２〜
Ｎの動作を説明する。

すなわち、第１３図に示すノード２〜Ｎの動作と第１２
図に示したノード１の動作の違いは、前述したようにノ
ード起動制御回路７０ての動作処理のみであり、その他
は全く同じである。

メインコントローラ１０からのデータ送出が終了し、ノ
ード１からのデータ送出が開始されると、ノード起動制
御回路７０の他ノード送信フレームカウント回路７２て
は信号ＣＰ５、ＣＦ２のペアを計数することで（第１３
図（ａ））　、他ノードから送出されたデータフレーム
信号の個数の計数を開始する。この計数値がその後前段
ノードのノード番号に一致すると、比較回路７３から一
致信号ＣＰ９が出力され（第１３図（ｂ））　、これに
よりセレクタ７４から送信起動信号５ＹＳＴが出力され
（第１３図（Ｃ））　、データ送出部８０の各構成要素
が起動される。

この後の動作は第１２図と同様であり、スイッチ切替回
路８４の切替え制御によってスタートコードＳＴＩ、ノ
ード番号ＮＯ１データＤＮ、ストップコード５ＰＳＣＲ
Ｃコードが順次送出される。

以上がメインコントローラ１０および各ノード１〜Ｎで
の送受信動作である。

なお、本発明は上記実施例に適宜の変更を加え得るもの
である。例えば、上記実施例ではストップコードＳＰを
ノード用とメインコントローラ用とで共用するようにし
たが、これらを別コードにしてもよい。この場合には、
メインコントローラ１０の受信フレームカウント回路２
０、ＣＲＣ終端検出回路３９や各ノードの他ノード送信
フレームカウント回路７２、ＣＲＣ終端検出回路６４て
スタートコードとストップコードとのペアを検出する必
要がなくなり、これら回路ではストップコードの検出の
みで各動作処理をなし得るようになる。また、上記実施
例の場合、各ノードから送出されるデータフレーム信号
の順番が予め決っているので、ノード用のデータフレー
ム信号中にあるノード番号ＮＯは削除しても各ノードの
データを混同することはない。また、エラーチエツクと
しては、ＣＲＣチエツクに限らずパリティ方式、サムチ
エツク方式など、他のエラーチエツク方式を採用するよ
うにしてもよい。

その他、各図に示した各構成要素はその一例を示したた
けで、同等の機能を達成できるものに適宜変更するよう
にしてもよい。

ところで、上記実施例では、各ノードにセンサ群および
アクチュエータ群の双方が出力された場合と示したが、
本発明は、センサ群が接続されたノードとアクチュエー
タ群が接続されたノードを完全に分割したシステム、ま
たはセンサ群が接続されたノードとアクチュエータ群が
接続されたノードとセンサ群およびアクチュエータ群の
双方が接続されたノードとが混在するシステムにも勿論
適用可能である。これらの場合には、第５図のアウトノ
ード敷設定回路２６、インノード数設定回路２１、自ノ
ード番号設定回路６０の設定値をシステム構成に応して
適宜変更するようにすればよい。

［発明の効果］ 以上説明したようにこの発明によれば、メインコントロ
ーラから各ノードへのデータは１つのフレーム信号に集
約して送出するようにしたので、従来方式に比べて信号
伝送手順のオーバーヘッドを少なくするようにしたので
、伝送効率が向上し、応答の早い通信システムを提供す
ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例についてシステムの全体構
成を示すブロック図、第２図はデータフレーム信号の伝
播順序を示す図、第３図はメインコントローラ用データ
フレーム信号の一例を示す図、第４図はノード用データ
フレーム信号の一例を示す図、第５図はメインコントロ
ーラの送信側の構成を示すブロック図、第６図は第５図
の作用を示すタイムチャート、第７図はメインコントロ
ーラの受信側の構成を示すブロック図、第８図は第７図
の作用を示すタイムチャート、第９図は各ノードの受信
側の構成を示すブロック図、第１０図は第９図の作用を
示すタイムチャート、第１１図は各ノードの送信側の構
成を示すブロック図、第１２図および第１３図はそれぞ
れ第１１図の作用を示すタイムチャートである。 １〜Ｎ・・・ノード　１０・・・メインコントローラ８
１〜ＳＮ・・・センサ群　Ａｔ−ＡＮ・・・アクチュエ
ータ群 第４ 図

Claims (1)

1. 【特許請求の範囲】 メインコントローラと各別のノードアドレスが割り付け
   られた複数のノードとが信号線を介して共通接続され、
   これらノードおよびメインコントローラ間でデータ伝送
   を行うデータ伝送装置において、 前記メインコントローラは、 各ノードに対するデータを所定の順番で並べたデータフ
   レーム信号を生成しこれを前記信号線にシリアルに送出
   するデータ送出手段を具え、前記各ノードに前記メイン
   コントローラに対するデータフレーム信号を送出する順
   番を前記ノードアドレスに対応して予め設定し、 これら各ノードに 前記メインコントローラからのデータフレーム信号を受
   信し、その終了を検出する受信終了検出手段と、 他ノードが送出したデータフレーム信号を監視するデー
   タ監視手段と、 前記受信終了検出手段による検出出力またはデータ監視
   手段の出力に基ずき自ノードが前記データフレーム信号
   を送出する順番を検出する送出順番検出手段と、 この送出順番検出手段から検出信号が出力されると、前
   記メインコントローラに対するデータフレーム信号を形
   成しこれを前記信号線にシリアルに送出するデータ送出
   手段と、 をそれぞれ具え、 さらに前記メインコントローラに、 各ノードからのデータフレーム信号の受信が一通り終了
   したことを検出する受信終了検出手段と、この受信終了
   検出手段の検出に応答して前記データ送出手段を再起動
   する再起動手段と、 を具えるようにしたデータ伝送装置。