JPH03251055A - 充電回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電池の充電回路、特に、電源オフ時に、プリ
ント基板内に設けられたメモリー回路をデータバックア
ップするためのＮｉ−Ｃｄ電池の充電回路に関する。

［従来技術］ メモリー回路のデータバックアップに使用するＮｉ−Ｃ
ｄ電池は過充電に強いため、Ｎｉ−Ｃｄ電池の充電は従
来、第３図のように、電源１１より抵抗Ｒを介して電池
１２に１／１０〜１／１００時間率の定電流を流すこと
により定電流充電したり、第４図のように定電圧電源１
３により電池の端子電圧に見合う定電圧を印加すること
により電池３を定電圧充電している。

［発明が解決しようとする課題］ 上記従来の定電流充電では、長時間充電されても良いよ
うに、通常、充電電流を１／１００時間率以下にしてお
り、電池が全放電した場合には、充電に１００時間以上
もかかってしまうことになる。また、定電圧充電では電
池の温度により電池の端子電圧が変動するため、高温で
は過充電、低温では充電不足を起こすという問題がある
。更に、定電流充電、定電圧充電の場合とも、数千時間
以上の過充電では電池の内部電解液の消耗が多く、電池
が早く使用不能となるという問題点もあった。

本発明は、上記のような従来技術の欠点を解消するため
に創案されたものであり、過充電による電池への影響を
無くすことができるとともに、放電した電池の再充電時
間を非常に短くでき、しかも、定電圧充電のように電池
の温度によって充電電圧を管理、制御することが不要な
充電装置を提供することを目的とする。

［課題を解決するための手段］ 上記目的を達成するために、本発明における充電回路は
、充電可能な電池と、電源がオフの時間を測定するとと
もに、電源がオンとなったとき、電源オフの時間に比例
し、この時間よりも短い時間の間信号を出力する時間測
定回路と、電源に接続され、上記時間測定回路の出力に
より動作する接点と、この接点と上記電池との間に接続
された充電用抵抗とをそれぞれ有する。

［作用コ 本発明における充電回路は上記のように構成され、時間
測定回路が電源オフの時間を測定するとともに、電源が
オンとなったとき、電源オフの時間に比例し、この時間
よりも短い時間の間信号を出力する。そして、この時間
測定回路の出力により、電源に接続された接点が動作し
、この接点および充電用抵抗を介して電池が電源により
充電される。

［実施例］ 第１図は本発明の充電装置のブロック図である。

この充電装置はプリント基板内に設けられており、＋５
Ｖ電源により駆動されるＣ−ＭＯＳメモリをバックアッ
プするためのＮｉ−Ｃｄ電池の充電回路である。１はＮ
ｉ−Ｃｄ電池、２はＣ−ＭＯＳメモリ、３はアップダウ
ンカウンタ、４はクロック発振回路、５は分周回路、６
．７はゲート回路、８はＮＯＴ回路、９はリレー、１０
はリレー９の接点、Ｄ１〜Ｄ４はダイオード、Ｒ８、Ｒ
２は抵抗である。

アップダウンカウンタ３は０以下のダウンカウントは行
わず、また、アップカウントし、全てのビットが１とな
った場合にもそれ以上のカウントは行わない。このカウ
ンタ３の桁数はクロック発振回路４の発振周波数との関
係から一義的に決まるが、約１０００時間程度計数でき
ることが好ましい。

また、抵抗Ｒ，はＮｉ−Ｃｄ電池１を急速充電するとき
の充電電流を決める抵抗であり、抵抗Ｒ２は１／１００
０時間率程度の充電電流をＮｉ−Ｃｄ電池１に流すため
の抵抗である。ダイオードＤ１は電源オフのとき、Ｎｉ
−Ｃｄ電池１からの電流をカットするためのダイオード
、ダイオードＤ２はＮｉ−Ｃｄ電池１からＣ−ＭＯＳメ
モリ２へ電流を加えるためのダイオード、ダイオードＤ
３は電源電圧からメモリ２へ電流を加えるためのダイオ
ード、ダイオードＤ４は電源オフのとき、アップダウン
カウンタ３からの電流を遮断するためのダイオードであ
る。アップダウンカウンタ３、発振回路４、分周回路５
、ゲート回路６．７はＣ−ＭＯ８回路により構成され、
電圧Ｖｃｃにより駆動される。

この充電回路の動作を第２図を用いて説明すると、電源
がオンのとき、Ｃ−ＭＯＳメモリ２は電源電圧により動
作しており、この電源電圧によりダイオードＤ１１抵抗
Ｒ２を介してＮｉ−Ｃｄ電池１は１／１０００時間率で
充電されている。このとき、アップダウンカウンタ３に
はゲート回路６を介して発振回路４の出力がダウンカウ
ント端子に入力されており、カウント値が０になると、
カウントを停止する。このカウント停止中ばカウンタ３
の出力端子ＯＵＴの出力は“１”であり、リレー９は動
作しない。

一方、電源がオフとなると、Ｃ−ＭＯＳメモリ２はダイ
オードＤ２を介してＮ　１−Ｃｄ電池１により駆動され
るとともに、ゲート７が閉じるので、発振回路４の出力
が分周回路５により、１／１００に分周された後、アッ
プダウンカウンタ３の加算端子に入力される。したがっ
て、電源が再びオンとなったとき、カウンタ３には電源
がオフの期間に応じた計数値が残ることになる。そして
、電源が再びオンになると、ゲート６が閉じ、発振回路
４の出力がアップダウンカウンタ３のダウンカウント端
子に入力されるので、カウント値は急速に減算される。

この減算中、出力端子ＯＵＴには“０”が出力されてい
るので、リレー９が動作して接点１０が閉じ、Ｎｉ−Ｃ
ｄ電池１は抵抗Ｒ１を介して急速に充電される。この後
、アップダウンカウンタ３の計数値が０となり、出力端
子ＯＵＴの出力が“１″になると、リレー９が動作を停
止し、接点１０が開くので、Ｎｉ−Ｃｄ電池１は抵抗Ｒ
２を介して１／１０００時間率の電流により充電される
。

上記実施例では、Ｎｉ−Ｃｄ電池によりＣ−ＭＯＳメモ
リを充電する例を説明したが、充電電池はＮｉ−Ｃｄ電
池に限ることはなく、また電池によりメモリ以外の他の
装置を駆動する場合にも本発明の充電装置を適用するこ
ともできる。さらに、発振回路の発振周波数や分周回路
の分周比も適宜設定することができ、また、発振回路、
分周回路アップダウンカウンタにより構成される時間測
定回路をアナログタイマーにより構成することもできる
。また、ダイオードＤ１、抵抗Ｒ２は特に必要ではなく
、省略することもできる。

［発明の効果］ 本発明は、以上のように構成されているので、過充電に
よる電池への影響をなくすとともに、放電した電池の再
充電時間を非常に短くすることができる。また、定電圧
充電のように電池の温度によって充電電圧を管理、制御
することも不要となる。

【図面の簡単な説明】

第１図は本発明の充電回路のブロック図、第２図は第１
図の充電回路の動作波形図、第３図、第４図は従来の充
電回路のブロック図である。 １・・・・・・Ｎｉ−Ｃｄ電池、２・・・・・・Ｃ−Ｍ
ＯＳメモリ、３・・・・・・アップダウンカウンタ、４
・・・・・・発振回路、５・・・・・・分周回路、６．
７・・・−・・ゲート回路、８・・・−・・ＮＯＴ回路
、９・・・・・・リレー１０・・・・・・リレー接点 第 ！ 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）充電可能な電池と、電源がオフの時間を測定する
   とともに、電源がオンとなったとき、電源オフの時間に
   比例し、この時間よりも短い時間の間信号を出力する時
   間測定回路と、電源に接続され、上記時間測定回路の出
   力により動作する接点と、この接点と上記電池との間に
   接続された充電用抵抗とをそれぞれ有することを特徴と
   する充電回路。