JPH03254211A - 高出力増幅器用非線形歪補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目　次］ 概要 産業上の利用分野 従来の技術（第１１図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作　用（第１図） 実施例（第２〜１０図） 発明の効果 ［概　要］ 送信側に設けられる高出力増幅器の非線形歪を補償する
高出力増幅器用非線形歪補償回路に関し、帰還遅延に対
する許容範囲を拡大するとともに、波形制御時の記憶領
域の削減をはかれるようにすることを目的とし、 高出力増幅器への入力信号に高出力増幅器の歪と逆特性
となるような歪をもたせるべく、ベースバンド信号から
２ｉ＋１次歪を発生させる歪発生回路と、高出力増幅器
の出力から非線形歪を次数ごとに分離する歪抽出回路と
、歪発生回路からの次数ごとの歪に歪抽出回路からの次
数ごとの非線形歪を負帰還させて合成しこの合成信号を
高出力増幅器側へ出力する合成回路とをそなえるように
構成する。

［産業上の利用分野］ 本発明は、送信側に設けられる高出力増幅器（ハイパワ
ーアンプ）の非線形歪を補償する高出力増幅器用非線形
歪補償回路に関する。

［従来の技術］ 第１１図は従来の高出力増幅器用非線形歪補償回路のブ
ロック図であるが、この第１１図において、１００は高
出力増幅器で、この高出力増幅器１００は非線形歪を有
している。即ち、この高出力増幅器１００へ信号が入力
されると、これが歪んで出力される。

１０１は方向性結合器で、この方向性結合器１０１は、
高出力増幅器１００の出力の一部を取り出すものである
。

１０２は復調器で、この復調器１０２は、方向性結合器
１０１によって取り出された高出力増幅器１００の出力
の一部を復調するものである。

１０３は偏差演算器で、この偏差演算器１０３は、復調
器１０２の出力Ｕとベースバンド信号Ｖとの偏差を演算
するものである。

１０４は記憶部で、この記憶部１０４は、偏差演算器１
０３からの偏差情報を記憶しておくもので、例えばＲＡ
Ｍが使用される。

１０５は合成器で、この合成器１０５は、ベースバンド
信号Ｖと記憶部１０４からの偏差情報とを負帰還状態で
合成するものである。

１０６は変ａｍで、この変調器１０６は１合成器１０５
からの信号を変調して高出力増幅器１００へ入力するも
のである。

このような構成により、高出力増幅器１００の非線形歪
を補償するために、入力信号Ｖと復調器出力信号Ｕとの
比較を偏差演算器１０３で行ない、偏差信号（ｕ−ｖ）
を入力信号Ｖに負帰還することが行なわれる。このとき
の帰還量は記憶部１０４に蓄えられ、記憶部１０４のデ
ータが入力信号Ｖに加えられる。なお、記憶部１０４に
記憶されるデータは１回データを送信するたびにアップ
ディトされる。

このようにして、逐次的に入力信％ｖが高出力増幅器１
００の非線形の逆関数に近付き、非線形補償が施される
。

［発明が解決しようとする課題］ しかしながら、このような従来の高出力増幅器用非線形
歪補償回路では、時間波形を直接制御するので、第１１
図に示す回路の帰還ループに遅延時間があると、復調器
出力Ｕの時間のずれによる変化がそのまま波形制御誤差
となる。従って、帰還ループ内の遅延時間を零にするか
、これを正確に推定して、時間合わせを行なう必要があ
る。ここで、歪補償に対する要求精度が高いほど、この
時間合わせの許容範囲は狭くなる。

また、高精度の歪補償のためには、波形制御は正確でな
ければならないので、上記の入力信号Ｖや復調器出力Ｕ
は多くのビットをもつディジタルデータとすべきで、ベ
ースバンド信号の個々の値に対して波形制御の情報を記
憶部１０４のＲＡＭに記憶する必要が有る。−例として
、ＱＰＳＫ信号を伝送する場合、・Ｉ、Ｑチャネルのそ
れぞれを１０ビツトデータとすると、入力信号の値は１
０２４　Ｘ　１０２４通りの組合せをもち、この全てに
対し１０ビツトデータを記憶させる必要が有るので、こ
れに要する記憶領域は１０Ｍｂｉｔにもなる。これだけ
のＲＡＭ領域をもつと、その消費電力も無視することが
できず、更にほこの消費電力は高出力増幅器１００の効
率を実質的に下げてしまうという問題点がある。

本発明は、このような問題点に鑑みなされたもので、帰
還遅延に対する許容範囲を拡大するとともに、波形制御
時の記憶領域の削減をはかれるようにした、高出力増幅
器用非線形歪補償回路を提供することを目的としている
。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図（請求項１に対応する
もの）である。

この第１図において、１は高出力増幅器で、この高出力
増幅器１は非線形歪を有している。即ち、この高出力増
幅器１へ信号が入力されると、これが歪んで出力される
。

２は信号取出部で、この信号取出部２は、高出力増幅器
ｌの出力の一部を取り出すものである。

３は復調器で、この復調器３は、信号取出部２によって
取り出された高出力増幅器１の出力の一部を復調するも
のである。

４は歪抽出回路で、この歪抽出回路４は、高出力増幅器
１の出力から非線形歪を次数ごとに分離するもので、特
に請求項２に記載のものは、高出力増幅器ｌの出力から
非線形歪を次数ごとに分離するフィルタ４ｌ−ｉ（ｉは
自然数）を有している。

６は歪発生回路で、この歪発生回路６は、ベースバンド
信号から２ｉ＋１次歪（ｉは自然数）を発生させるもの
である。

７は合成回路で、この合成回路７は、歪発生回路６から
の次数ごとの歪に、歪抽出回１Ｉｒ４からの次数ごとの
非線形歪を負帰還させて合成しこの合成信号を高出力増
幅器１側へ出力するものである。

８は変調器で、この変調器８は、合成回路７からの信号
を変調して高出力増幅器１へ入力するものである。

このようにして、高出力増幅器１への入力信号に、高出
力増幅器ｌの歪と逆特性となるような歪をもたせること
ができる。

［作　用コ 上述の本発明の高出力増幅器用非線形歪補償回路（請求
項１記載のもの）では、信号取出部２で。

高出力増幅器１の出力の一部が取り出され、復調器３で
、復調されてから、歪抽出回路４によって、高出力増幅
器１の出力から非線形歪が次数ごとに分離される。なお
、この際に、請求項２記載のものでは、フィルタを用い
て、非線形歪が次数ごとに分離される。

一方、歪発生回路６では、ベースバンド信号を基に２ｉ
＋１次歪が発生されており、合成回路７にて、この歪発
生回路６からの次数ごとの歪に、歪抽出回路４からの次
数ごとの非線形歪を負帰還させて合成することが行なわ
れる。

その後は、変調器８で、合成回路７からの信号を変調し
て高出力増幅器１へ入力することが行なわれる。

これにより、高出力増幅器１への入力信号に高出力増幅
器１の歪と逆特性となるような歪をもたせることができ
る。

［実施例コ 以下１図面を参照して本発明の詳細な説明する。

第２＠は本発明の一実施例を示すブロック図であるが、
本実施例にかかる高出力増幅器用非線形歪補償回路は、
第２図に示すように、高出力増幅器１．信号取出部とし
ての方向性結合器２．復調器３．歪抽出回路４．記憶回
路５．歪発生回路６゜合成回路７．変調器８をそなえて
いる。

ここで、高出力増幅器１は非線形歪を有しており、従っ
て、この高出力増幅器１へ信号が入力されると、これが
歪んで出力される。

方向性結合器２は、高出力増幅器１の出力の一部を取り
出すもので、復調器３は、方向結合器２によって取り出
された高出力増幅器１の出力の一部を復調するものであ
る。なお、この復調器３の代わりに、ダウンコンバータ
を用いることもできる。

歪抽出回路４は、高出力増幅器１の出力から非線形歪を
次数（２ｉ　＋１次）ごとに分離するもので、このため
に歪抽出回路４は、第３図に示すごとく、１（＝ｎ）Ｉ
Ｉのフィルタ４１−１〜４ｌ−ｎ９乗算器４２−０．４
２−１〜４２−ｎ、極性反転器４３２割算器４４−１〜
４４−ｎをそなえて構成されている。

フィルタ４１−１〜４１−ｎは、３，５．　　・・２ｎ
＋１次の歪を抽出するもので、バンドパスフィルタある
いはバイパスフィルタが使用される。

例えばフィルタ４１−１．４１−２の通過帯域を示すと
、第６図のようになる。これからフィルタ４１−１によ
って、３次歪が抽出され、フィルタ４１−２によって、
５次歪が抽出されることがわかる。

乗算器４２−Ｏは復調器出力Ｕの自己相関出力Ａ０を得
るもので、乗算器４２−１〜４２−ｎはそれぞれフィル
タ４１−１〜４１−ｎの出力の自己相関出力Ａ１〜Ａｎ
を得るもので、このようにして自己相関をとると、帰還
遅延に無関係に非線形歪を抽出できる。

極性反転器４３は１乗算器４２−Ｏの出力Ａ。

について極性を反転するもので、負帰還状態にするため
の処理を行なうものである。

割算器４４−１〜４４−　ｎは、乗算器４２−１〜４２
−ｎの出力Ａ□〜Ａｎを極性反転器４３の出力−Ａ０で
割ることにより、正規仕出カーＡ工／Ａ、〜−Ａ　ｎ　
／　Ａ　、を得るものである。そして、これらの正規仕
出カーＡ工／Ａ、〜−Ａ　ｎ　／　Ａ　。

が重み情報を有する。

記憶回路５は、高出力増幅器１への入力信号に高出力増
幅器１の歪と逆特性となるような歪をもたせるべく、歪
抽出回路４で得られた次数ごとの非線形歪−Ａ１／Ａ、
〜−Ａ　ｎ／　Ａ　（１を記憶するもので、この記憶回
路５は上記の次数ごとの非線形歪の更新が可能なように
、書き換え可能なメモリ（ＲＡＭ）をそなえている。

歪発生回路６は、ベースバンド信号Ｖ（この信号ＶはＱ
ＰＳＫにおける直交変調信号のＩ、Ｑチャネル信号ＶＩ
ｅＶＱからなる）から３，５．・・２ｎ＋１次歪を発生
させるもので、この歪発生回路６は、第４図に示すよう
に、加算１ｉ１６１および信号の相関を演算するための
多数の乗算器６２をそなえている。

ところで、高出力増幅器１の非線形歪は利得飽和とＡＭ
／ＰＭ変換で表すことができるが、それらは入力パワー
レベルの関数である。従って、複素表示を用いると、ベ
ースバンド信号Ｖはｖｌ＋ｊｖｏとなるため、３次の非
線形は（ｖｖ本）ｖで表され、５次の非線形は（ｖｖ＊
）”ｖで表される。なお、７本はＶの共役複素数である
。

ここで、３，５次歪を発生させる場合の回路例を示すと
、第５図のようになる。この回路も加算ｓ６１と乗算器
６２とを組合せて構成されているが、この回路では、Ｖ
ＩｙＶＱの各自己相関を加算したあと、この結果にＶＩ
ｙＶＱを掛けることにより、３次の非線形歪を発生する
と共に、（ｖｖ本）について自己相関をとり、これにＶ
ＩｙＶＱを掛けることにより、５次の非線形歪を発生し
ている。

なお、（ｖｖ本）Ｖｘｔ　　（ＶＶ”）Ｖｏはそれぞれ
Ｉ、Ｑ両チャネルに加えられ、（ｖｖ本）ＶＩを■チャ
ネルに加えると、利得飽和の３次成分を補償し、（ｖｖ
＊）ｖｘをＱチャネルに加えると、ＡＭ／ＰＭ変換の３
次成分の補償に寄与する。

もちろん、５次以降、７．・・、２ｎ＋１次の非線形歪
を発生させる場合も、同様の要領で、得られる。

合成回路７は、歪発生回路６からの次数ごとの歪に、記
憶回路５からの次数ごとの非線形歪を負帰還させて合成
しこの合成信号を高出力増幅器１側へ出力するもので、
このために、ｎ個の加算器７１１−１〜７１１−ｎから
なる加算回路７１と。

この加算回路７１からのｎ個の次数ごとの歪補償信号を
合成加算する合成加算回路７２とをそなえている。

そして、上記の記憶回路５．歪発生回路６２合成回路７
で、プリディストータＰＤを構成する。

変調器８は、合成回路７からの信号を変調して高出力増
幅器１へ入力するものである。なお、この変調器８の代
わりに、アップコンバータを用いてもよい。

上述の構成により、方向性結合器２で、高出力増幅器１
の出力の一部が取り出され、復調器３で、復調されてか
ら、歪抽出回路４によって、高出力増幅器１の出力から
非線形歪が次数ごとに分離される。そして、このように
して抽出された非線形歪は記憶回路５に記憶される。な
お、この記憶回路５に記憶されるデータは１回データを
送信する度に、更新される。

一方、歪発生回路６では、ベースバンド信号Ｖを基に３
〜ｂ 回路７にて、この歪発生回路６からの次数ごとの歪に、
歪抽出回路４からの次数ごとの非線形歪を負帰還させて
合成することが行なわれる。

その後は、変調器８で、合成回路７からの信号を変調し
て高出力増幅器１へ入力することが行なわれる。

これにより、高出力増幅器１への入力信号に高出力増幅
器１の歪と逆特性となるような歪をもたせることができ
る。

このように、歪抽出回路４の各出力と歪発生回路６で作
られた歪信号との相関をとることにより。

遅延に対する許容範囲が大幅に改善される。この点を定
量的に比較するため、相互変調歪の抑圧効果を計算機シ
ュミレーションし、遅延時間に対する許容範囲を評価し
た結果を示すと、第７図のようになる。この第７図のも
のは、５次までの非線形を補償したものであるが、この
図から従来のものに比べ、遅延に対する許容範囲が大き
くなっていることがわかる。

また、波形制御に必要な情報は、非線形をベキ級数で表
した場合、その係数のみであり、上記のようにプリディ
ストータＰＤで次数ごとに非線形歪を作るとすれば、そ
の情報の記憶は僅かの領域で十分である。例えば５次ま
での非線形歪を補償する場合は、１次に対する３次及び
５次の係数の比だけでよい。但し、高出力増幅器１の非
線形歪には、前述のように利得飽和とＡＭ／ＰＭ変換と
があるので、各次数に対して２つの情報が必要である。

従って、この場合、４つの情報で十分である。これによ
り、波形制御に際して記憶領域を大幅に削減することが
できる。

なお、上記の実施例において、復調器出力Ｕの自己相関
Ａ。を線形成分の重みとして記憶回路５のＲＡＭに加え
、各フィルタ４１−１の自己相関Ａ１を極性反転して、
割算を行なわないで、記憶回路５のＲＡＭに加えること
も可能である。

また、フィルタ４１−ｉの各出力と歪発生回路６の２ｉ
＋１次成分とそれぞれを掛けて、これらをプリディスト
ータＰＤに帰還してもよい。この場合、上記の割算を行
なうものでも、割算を行なわないものでも実現が可能で
ある。

ところで、ベースバンド信号Ｖ（Ｖ工＋ｊｖｃ＋）と復
調器出力ｕ　（ｕｘ＋ｊ　ｕｏ）との関係は次のよは、
次数毎の歪ｗｋが作られている。

ここで、ｗｋは次のとおりである。

ｗｋ＝　（ｖｖ＊）　　ｖ　（ｋ＝１．２．　　＃・）
・・　（２） ここで、上記のＡｋは次数ごとの抽出歪成分情報をもっ
ているので、このＡｋを求めることができれば、これを
求める回路が歪抽出回路４を構成することになる。

以下に、上記の信号ＵとＶとを用いて、Ａｋの近似値を
求める手法について説明する。

まず、Ａ、の近似値を得るためには、ｕｖ本の時間平均
（ｕｖ＊）を求めればよい、また、Ｕから＜ｕｖ＊＞　
ｖ／（ｖｖ＊）を引けば、Ｕから線形成分を除去するこ
とができる。ここで、割り算を行なわないようにするた
めには、 ｐ＝（ｖｖ本＞ｕ−＜ｕｖ本〉Ｖ・・　（３）を作れば
よい。これを行なう回路を第８図に示す。

この図は実際のＤＳＰ処理を忠実に表したために、煩雑
となっているが、これをブロックを使って簡略化すると
、第９図のようになる。

即ち、第８，９図に示すように、この回路は、遅延線１
０，１１．乗算器１２〜１４．積分器１５．１６．減算
器１７をそなえて構成されている。

ここで、遅延線１０は信号Ｕを積分器１５の演算時間分
だけ遅延させるもので、遅延線１１は信号Ｖを乗算器１
３．積分器１６の演算時間分だけ遅延させるもので、実
際には、Ｉ、Ｑチャネル分存在する。

積分器１５はｖ　ｖ　＊　（＝　ｖｚ”＋　ｖｇ”）に
ついて時間積分するもので、その結果〈ｖｖ＊〉は乗算
器１２へ入力される。

乗算器１２は、積分器１５からの（ｖ　ｖ　＊　）情報
と信号Ｕとを掛は合わせて、（ｖｖ＊）ｕを出力するも
のであるが、信号ＵのＩ、Ｑチャネル成分についての乗
算を行なうため、複数の乗算器１２ｉを有している。

乗算器１３は、信号ｖ、ｕ＊　（ｕ＊はＵの共役複素数
）を掛は合わせてｕｖ＊を出力するものであるが、この
乗算器１３は、各信号ｕ、ｖの工。

Ｑチャネル威令についての乗算を行なうため、複数の乗
算器１３１．加算器１３２．減算器１３３をそなえてい
る。なお、加算器１３２の出力は０７本のリアルパート
Ｒｅ（ｕｖ＊）、減算器１３３の出力は０７本のイマジ
ナリパートＩｍ（ｕｖ本）である。

積分器１６は、乗算器１３の出力について時間積分する
ものであるが１乗算器１３の出力は実数部と虚数部とが
あるため、２つの積分器１６１を有している。そして、
この積分器１６の出力〈９７本〉は線形成分として取り
出すことができるようになっている。

乗算器１４は、積分器１６からの（ｕｖ本〉情報と信号
Ｖとを掛は合わせて、（ｕｖ本〉■を出力するものであ
るが、各信号のＩ、Ｑチャネル成分についての乗算を行
なうため、複数の乗算器１４１、加算器１４２．減算器
１４３をそなえている。

減算器１７は、乗算器１２の出力（ｖｖ＊）ｕから乗算
器１４の出力（ｕｖ＊）ｖを引くもので、この場合もＩ
、Ｑチャネル分の演算を行なうため、複数の減算器１７
１をそなえていて、この減算器１７の出力として、上記
（３）式で示されるｐ（ｐ工？ＰＱ）が出力されるよう
になっている。

さらに、第８，９図で抽出される線形成分〈９７本〉は
次のようになる。

まＡｓ＜ｖｖ＊）　　・　・　・　（４）また、非線形
歪の成分を低次から順に抽出するためには、歪発生回路
６の作るｗｋを次式のｆ（１）ｋ・　・　（５） これを作ることにより、第８，９図の作るＰはとなる、
このｆ（１）ｋを作る回路を第１０図に示す。

この第１０図に示す回路は（５）式を実現するための回
路で、このために遅延線１８，１９．積分器２０，２ｉ
．乗算器２２，２３．減算器２４をそなえている。すな
わち、信号７７本が積分器２ｉで時間積分されたあと、
これが遅延線１９で８で積分演算時間だけ遅延せしめら
れた信号■と乗算器２２で掛けされて、減算器２４で、
乗算器２３の出力から乗算器２２の出力が引かれる。こ
れにより、ｆ（１）ｋが得られるのである。

なお、第９．１０図においては、Ｉ、Ｑチャネル分必要
な部分のラインは、二重ラインで描かれている。

ここで、歪発生回路６で作る非線形歪を２ｎ＋１次まで
（２ｎ＋１次きで補償する）とすれば、第１０図と同形
の回路をｎ個必要とする。但し、各回路のｋは１からｎ
となる。すなわち、ｆ（１）、からｆ（１）ｎまで作る
必要がある。

なお、ｐから３次の係数Ａ１を求めるための回路は、第
８，９図と全く同型で、入力ｕ、ｖ＊。

ｖｖ本の代わりに、それぞれＰ　ｖ　ｆ（１）ｉ　＊ｙ
ｆ（１）、ｆ（１）□本を用いればよい。このとき、Ｐ
の代わりに、次式で定義されるｑｌを得る。

但し、ｆ（２）ｋは、 分器２０で時間積分されたあと、これが遅延線１ｆ（２
）ｋ＝　＜ｆ（１）ｔｆ（ＩＬ＊　＞　ｆ（Ｌ）ｋ−＜
ｆ（１）ｋｆ（１）、＊　＞　ｆ（１）。

・　（８） であり、このｆ（２）ｋは第１０図でＶの代わりに（ｖ
ｖ＊）　　　の代わりにｆ（１）ｋｆ（１）、木を入力
させれば、出力として得られる。また、ここで得られる
＜　ｐ　ｆ（１）、木〉は、 路を所要数設けることにより、フィルタを含む歪抽出口
Ｍｔ４を構成することができるのである。

このように本実施例によれば、高出力増幅器の出力から
非線形歪を次数ごとに分離することが行なわれるので、
帰還遅延に対する許容範囲を拡大すことができるととも
に、歪発生回路からの次数ごとの歪に歪抽出回路からの
次数ごとの非線形歪を負帰還させて合成することが行な
われるので、波形制御時の記憶領域の削減をはかれるの
である。

ニＡ工＜ｆ（１）□ｆ（１）□木〉・・　（９）であり
、３次の係数へ〇の近似値が得られる。

さらに、上記と同様の要領で、入力を変えるだけで、第
８，９図と同型のＤＳＰ処理で、ＡｎｔＡ　１．Ａ２　
ｙ　　・・ｙＡｎを決定することができる。

そして、このようにして求められたＡｉは記憶回路５の
ＲＡＭに記憶され、その後歪発生回路６からの歪信号ｗ
ｋと負帰還状態で合成加算されて。

高出力増幅器１へ入力されるのである。

したがって、上記の第８，９図に示す簡素な回［発明の
効果］ 以上詳述したように、本発明の高出力増幅器用非線形歪
補償回路（請求項１）によれば、高出力増幅器の出力か
ら非線形歪を例えばフィルタ（請求項２）を用いて次数
ごとに分離することが行なわれるので、帰還遅延に対す
る許容範囲を拡大すことができるとともに、歪発生回路
からの次数ごとの歪に該歪抽出回路からの次数ごとの非
線形歪を負帰還させて合成することが行なわれるので、
波形制御時の記憶領域の削減をはかれる利点がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示すブロック図、第３図は
本発明の一実施例としての歪抽出回路を示すブロック図
、 第４，５図はそれぞれ本発明の一実施例としての歪発生
回路を示すブロック図、 第６図はフィルタの通過帯域を説明する図。 第７図は遅延時間の許容範囲について従来と本発明とを
比較して示す図、 第８，９図はいずれも線形成分の抽出と除去のための回
路、 第１０図は非線形要素の変換回路、 第１１図は従来例を示すブロック図である。 図において、 １は高出力増幅器、 ２は方向性結合器（信号取出部）、 ３は復調器、 ４は歪抽出回路。 ５は記憶回路、 ６は歪発生回路、 ７は合成回路、 ８は変調器、 １０．１１は遅延線、 １２〜１４は乗算器、 １５．１６は積分器、 １７は減算器、 １８．１９は遅延線、 ２０．２ｉは積分器、 ２２．２３は乗算器、 ２４は減算器、 ４１−１はフィルタ、 ４２−０．４２−ｉは乗算器、 ４３は極性反転器、 ４４−１は割算器、 ６１は加算器、 ６２は乗算器、 １は加算回路。 ２は合成加算回路、 ＯＯは高出力増幅器。 ０１は方向性結合器、 ０２は復調器、 ０３は偏差演算器、 ０４は記憶部、 ０５は合成部。 ２ｉ〜１４１は乗算器、 ６１は積分器、 ７１は減算器。 １１−１は加算器。 Ｄはブリデイストークである。

Claims (1)

【特許請求の範囲】
1. （１）高出力増幅器（１）の非線形歪を補償する高出力
   増幅器用非線形歪補償回路において、 該高出力増幅器（１）への入力信号に該高出力増幅器の
   歪と逆特性となるような歪をもたせるべく、ベースバン
   ド信号から２ｉ＋１次歪（ｉは自然数）を発生させる歪
   発生回路（６）と、 該高出力増幅器（１）の出力から非線形歪を次数ごとに
   分離する歪抽出回路（４）と、 該歪発生回路（６）からの次数ごとの歪に該歪抽出回路
   （４）からの次数ごとの非線形歪を負帰還させて合成し
   この合成信号を該高出力増幅器（１）側へ出力する合成
   回路（７）とをそなえて構成されたことを 特徴とする、高出力増幅器用非線形歪補償回路。