JPH03254251A - 広帯域交換機における通話路装置 - Google Patents
広帯域交換機における通話路装置Info
- Publication number
- JPH03254251A JPH03254251A JP2052204A JP5220490A JPH03254251A JP H03254251 A JPH03254251 A JP H03254251A JP 2052204 A JP2052204 A JP 2052204A JP 5220490 A JP5220490 A JP 5220490A JP H03254251 A JPH03254251 A JP H03254251A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- section
- output
- input
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
広帯域(ISDN等)における広帯域交換機(ATM交
換機)の通話路装置の構成に関し、通話路装置における
交換動作を高速化することを目的とし、セル多重された
複数の人・出力ポートを収容する広帯域交換機において
、入力部、制御部、セル交換部としての放送型伝送媒体
、出力部から成り、前記制御部は、前記入力部に到着し
たセルからヘッダ情報を抽出し、該ヘッダ情報を基に出
力ポートを決定し、前記出力部に対し該出力ポートに該
セルの取り込みを指示するとともに、前記入力部ではセ
ル内の情報を前記放送型伝送媒体5入力し、伝送媒体で
のセル通過時間分だけ交換制御を先行して該セルを該当
する出力ポートへ出力するように構成する。
換機)の通話路装置の構成に関し、通話路装置における
交換動作を高速化することを目的とし、セル多重された
複数の人・出力ポートを収容する広帯域交換機において
、入力部、制御部、セル交換部としての放送型伝送媒体
、出力部から成り、前記制御部は、前記入力部に到着し
たセルからヘッダ情報を抽出し、該ヘッダ情報を基に出
力ポートを決定し、前記出力部に対し該出力ポートに該
セルの取り込みを指示するとともに、前記入力部ではセ
ル内の情報を前記放送型伝送媒体5入力し、伝送媒体で
のセル通過時間分だけ交換制御を先行して該セルを該当
する出力ポートへ出力するように構成する。
本発明は、広帯域(ISDN等)における広帯域交換機
(ATM交換機)の通話路装置の構成に関するものであ
る。
(ATM交換機)の通話路装置の構成に関するものであ
る。
近年、通信網において高品質な動画像情報を含むマルチ
メディア通信を効率よく実現する広帯域l5DNへの要
求が高まっている。CCITTでは、ATM (Asy
nchronous Transfer Mode)を
広帯域l5DNを実現する有力技術としてとらえ勧告化
に向は検討を進めている。
メディア通信を効率よく実現する広帯域l5DNへの要
求が高まっている。CCITTでは、ATM (Asy
nchronous Transfer Mode)を
広帯域l5DNを実現する有力技術としてとらえ勧告化
に向は検討を進めている。
ATV交換機では、情報を固定長セルに分割し、ユーザ
の要求する情報帯域に応じてセル数を割当て情報を転送
する。そのため、ATM交換により、帯域/バースト性
など多様な情報を一元的に扱う単一網構成で広帯域l5
DNを実現でき網の設計・保守・運用の効率化が図れる
こと、バースト情報を統計多重することにより伝送路や
交換機を効率的に利用できる(統計多重効果)こと、等
の可能性を有している。
の要求する情報帯域に応じてセル数を割当て情報を転送
する。そのため、ATM交換により、帯域/バースト性
など多様な情報を一元的に扱う単一網構成で広帯域l5
DNを実現でき網の設計・保守・運用の効率化が図れる
こと、バースト情報を統計多重することにより伝送路や
交換機を効率的に利用できる(統計多重効果)こと、等
の可能性を有している。
しかし、複数の人力ボートからのセルをある出力ポート
にスイッチングする場合、セルは交換機に非同期で到着
するため出力ポートでのセルの競合を生じる。それを回
避するため、交換機はバッファを用いた待ち合わせ系と
する必要がある。そノ結果、バッファでの情報遅延や、
バッファのオーバフローによるセル廃棄を生じる可能性
がある。
にスイッチングする場合、セルは交換機に非同期で到着
するため出力ポートでのセルの競合を生じる。それを回
避するため、交換機はバッファを用いた待ち合わせ系と
する必要がある。そノ結果、バッファでの情報遅延や、
バッファのオーバフローによるセル廃棄を生じる可能性
がある。
ATM交換機の実現には、その特長である統計多重効果
を損ねることなく、音声・動画通信での遅延品質とデー
タ通信での誤り品質を満足させることが必要である。一
般に、スイッチの内部速度を大きくするほど、統計多重
効果、セル廃棄、遅延特性ともによくなることが知られ
ており、スイッチ動作の高速化が要求されている。
を損ねることなく、音声・動画通信での遅延品質とデー
タ通信での誤り品質を満足させることが必要である。一
般に、スイッチの内部速度を大きくするほど、統計多重
効果、セル廃棄、遅延特性ともによくなることが知られ
ており、スイッチ動作の高速化が要求されている。
この種、ATV交換機の通話路装置の構成として種々検
討され、提案されている。そのうちセルのヘッダ部を分
離して制御する一例を第8図に示す。
討され、提案されている。そのうちセルのヘッダ部を分
離して制御する一例を第8図に示す。
この構成例は、日経エレクトロニクス 1988年1月
11日号の第135頁に「浮上してきた次世代l5DN
il想」と題して発表されているものであり、その概略
は次の通りである。
11日号の第135頁に「浮上してきた次世代l5DN
il想」と題して発表されているものであり、その概略
は次の通りである。
第8図において、ATM交換機の基本構成としては、複
数の人力ボート(入力回線)よりバースト的に入力され
るセルを、直列−並列に変換する変換部81、並列され
たセルを位相調整する位相調整部82、位相調整された
各セルよりヘッダ情報及び他のデータに分離し、多重化
するマルチプレクサ83、多重化されたヘッダ情報に基
づき、各出力ポート(出力回線)を選択するヘッダ変換
処理部84、ヘッダ情報及び各データを一時格納するバ
ッファメモリ85、選択された順番に多重化するマルチ
プレクサ86、多重化された並列データを並列−直列変
換する並直列変換部87を備えている。
数の人力ボート(入力回線)よりバースト的に入力され
るセルを、直列−並列に変換する変換部81、並列され
たセルを位相調整する位相調整部82、位相調整された
各セルよりヘッダ情報及び他のデータに分離し、多重化
するマルチプレクサ83、多重化されたヘッダ情報に基
づき、各出力ポート(出力回線)を選択するヘッダ変換
処理部84、ヘッダ情報及び各データを一時格納するバ
ッファメモリ85、選択された順番に多重化するマルチ
プレクサ86、多重化された並列データを並列−直列変
換する並直列変換部87を備えている。
バッファメモリ85への書き込みは、タイミング信号に
より書き込みアドレスを生成する書き込みアドレス生成
部91からのアドレスに従い各バッファメモリに格納さ
れる。
より書き込みアドレスを生成する書き込みアドレス生成
部91からのアドレスに従い各バッファメモリに格納さ
れる。
一方、バッファメモリ85からの読み出しは、ヘッダ変
換処理部84にて変換された信号をゲート89に与える
ことにより、上記の書き込みアドレスを所定のゲート8
9を介してFIFOメモリ88に格納し、セレクタ90
を介して、ランダムに読み出すことにより行われる。
換処理部84にて変換された信号をゲート89に与える
ことにより、上記の書き込みアドレスを所定のゲート8
9を介してFIFOメモリ88に格納し、セレクタ90
を介して、ランダムに読み出すことにより行われる。
従って、入力セルは、直並列変換された後、位相調整し
、ヘッダ部を多重化した後、そのヘッダ部の解析にとも
ないバッファメモリへの書き込みを行い、次に書き込ま
れたデータは、読み出しアドレスとしてFIFOメモリ
に書き込まれた情報に従いセレクタ80を介して読み出
され、多重化され、並直列変換されて出力されることに
なる。
、ヘッダ部を多重化した後、そのヘッダ部の解析にとも
ないバッファメモリへの書き込みを行い、次に書き込ま
れたデータは、読み出しアドレスとしてFIFOメモリ
に書き込まれた情報に従いセレクタ80を介して読み出
され、多重化され、並直列変換されて出力されることに
なる。
この従来技術によると、スイッチング時間は、ヘッダ変
換処理部84におけるヘッダ情報から出力ポートを選択
するテーブルメモリ、FIFOメモリ88、バッファメ
モリ85等のアクセス時間により制限される。即ち、シ
ステムの持つ1クロック時間内にこれらメモリをアクセ
スする必要がある。−例として、バッファメモリ85は
100セル分の容量(53ハイド/セルX100=5゜
3にハイド)程度であるが、テーブルメモリとしては、
CCITT勧告では、28ビツト長が合意され、容量と
して2”X28Xn (n=入力ボート数)ビット必要
となる。メモリデバイス技術はECL、GaAs、CM
O3等あるが、この程の高速かつ大容量メモリの現実に
はデバイス技術が追従できなく、困難である。
換処理部84におけるヘッダ情報から出力ポートを選択
するテーブルメモリ、FIFOメモリ88、バッファメ
モリ85等のアクセス時間により制限される。即ち、シ
ステムの持つ1クロック時間内にこれらメモリをアクセ
スする必要がある。−例として、バッファメモリ85は
100セル分の容量(53ハイド/セルX100=5゜
3にハイド)程度であるが、テーブルメモリとしては、
CCITT勧告では、28ビツト長が合意され、容量と
して2”X28Xn (n=入力ボート数)ビット必要
となる。メモリデバイス技術はECL、GaAs、CM
O3等あるが、この程の高速かつ大容量メモリの現実に
はデバイス技術が追従できなく、困難である。
高速化の実現が困難である理由の一つに、従来のスイッ
チでは、セルの前部に付加されているヘッダ部分を解析
した後に、交換動作を行うため、ヘッダ処理が高速化を
抑えていることが挙げられる。即ち、従来技術では、第
8図のバッファメモリ#1へのサイクル時間が、デープ
ルメモリのアクセス時間により制限されることになる。
チでは、セルの前部に付加されているヘッダ部分を解析
した後に、交換動作を行うため、ヘッダ処理が高速化を
抑えていることが挙げられる。即ち、従来技術では、第
8図のバッファメモリ#1へのサイクル時間が、デープ
ルメモリのアクセス時間により制限されることになる。
本発明は、この種、広帯域交換機の問題点を解決するも
のであり、通話路装置における交換動作を高速化するこ
とを目的とする。
のであり、通話路装置における交換動作を高速化するこ
とを目的とする。
本発明は、前記問題点を解決するために、実際のセルの
交換動作に先行して、ヘッダ処理動作を実行させること
により高速性を実現する。具体的には、ヘッダ制御処理
動作と交換動作を同時に進行させることによる。
交換動作に先行して、ヘッダ処理動作を実行させること
により高速性を実現する。具体的には、ヘッダ制御処理
動作と交換動作を同時に進行させることによる。
このヘッダ制御処理動作と交換動作を同時に行わせるた
めに、本発明は、通話路として放送型の構成に着目した
ものである。
めに、本発明は、通話路として放送型の構成に着目した
ものである。
第1図に本発明の原理構成を示す。第1図において、セ
ル多重された複数の入・出力ポートを収容する広帯域交
換機を示し、入力部12、制御部14、セル交換部とし
て放送型伝送媒体11、出力部13から構成している。
ル多重された複数の入・出力ポートを収容する広帯域交
換機を示し、入力部12、制御部14、セル交換部とし
て放送型伝送媒体11、出力部13から構成している。
制御部は、入力部に到着したセルからヘッダ情報を抽出
し、該ヘッダ情報を基に出力ポートを決定するヘッダ変
換部141と、出力ポートを選択する自己ルーチング部
142を備えている。
し、該ヘッダ情報を基に出力ポートを決定するヘッダ変
換部141と、出力ポートを選択する自己ルーチング部
142を備えている。
この自己ルーチング部142は、宛先アドレスを基に出
力ポートのアドレスを出力するもので、セル交換部であ
る放送型伝送媒体の出力部分を制御することになる。
力ポートのアドレスを出力するもので、セル交換部であ
る放送型伝送媒体の出力部分を制御することになる。
この制御部14により、出力部に対し該出力ポートに該
セルの取り込みを指示するとともに、前記入力部ではセ
ル内の情報を前記放送型伝送媒体へ入力し、伝送媒体部
でのセル通過時間分だけ交換制御を先行して該セルを該
当する出力ポートへ出力する。
セルの取り込みを指示するとともに、前記入力部ではセ
ル内の情報を前記放送型伝送媒体へ入力し、伝送媒体部
でのセル通過時間分だけ交換制御を先行して該セルを該
当する出力ポートへ出力する。
各部の動作としては、次の通りとなる。
入力部12:
入力ポートから到着したセルよりヘッダを抽出し、伝送
制御を先行させるために制御部へと送出する。ヘッダ抽
出を終了したセルは、全入力ボートで共有される放送型
伝送媒体に送出される時点(尚、スケジュール同期制御
にも依存する)まで入力バッファに蓄積される。
制御を先行させるために制御部へと送出する。ヘッダ抽
出を終了したセルは、全入力ボートで共有される放送型
伝送媒体に送出される時点(尚、スケジュール同期制御
にも依存する)まで入力バッファに蓄積される。
制御部14:
入力部から送出されたヘッダ内のアドレスを基にスイッ
チ内の出力ポードアドレスを決定する。
チ内の出力ポードアドレスを決定する。
セル伝送スケジューリングを行い、セル伝送順序を決定
する。決定されたセル送出順序に基づき、セルヘッダを
自己ルーチング網に入力し、出力ポートにセルヘッダを
送り込む。
する。決定されたセル送出順序に基づき、セルヘッダを
自己ルーチング網に入力し、出力ポートにセルヘッダを
送り込む。
伝送媒体11:
人力ボートより到着したセルを、全出力ボートへと伝送
する放送機能を持つ。
する放送機能を持つ。
出力部13:
放送型メディアを通じて全ボートに到着するセルに対し
所望の出力ポートのみが収容するよう制御する出力ボー
ト選択スイッチングゲートと、交換機の交換能力と出力
ポートの伝送処理能力との速度差を吸収する出力バッフ
ァからなる。
所望の出力ポートのみが収容するよう制御する出力ボー
ト選択スイッチングゲートと、交換機の交換能力と出力
ポートの伝送処理能力との速度差を吸収する出力バッフ
ァからなる。
出力ボート選択スイッチゲート(図示せず、実施例以下
参照のこと)は、制御部から自己ルーチング網を通して
送出されてきたセルヘッダをトリガーとして開かれ、こ
の動作と同期するよう制御部で送出時期を制御されたセ
ルが放送型伝送媒体を介して所望の出力ポートに到着し
た時に出力バッファへと取り入れる役目を狙っている。
参照のこと)は、制御部から自己ルーチング網を通して
送出されてきたセルヘッダをトリガーとして開かれ、こ
の動作と同期するよう制御部で送出時期を制御されたセ
ルが放送型伝送媒体を介して所望の出力ポートに到着し
た時に出力バッファへと取り入れる役目を狙っている。
本発明で用いる放送型伝送媒体は、バスから構成できる
。
。
また、放送型伝送媒体を、時分割多重化回路とリング伝
送路から構成することもできる。
送路から構成することもできる。
また、放送伝送媒体を、時分割多重化回路、電気・光変
換回路及びスター型カプラから構成することもできる。
換回路及びスター型カプラから構成することもできる。
さらに、入力部に入力するセルの量を検出し、出力部へ
の出力分配を制御するスケジュール制御部143を備え
るとこで、入力セルの優先処理を可能とし、スケジュー
ル制御によりデータのラロー制御も可能とする。
の出力分配を制御するスケジュール制御部143を備え
るとこで、入力セルの優先処理を可能とし、スケジュー
ル制御によりデータのラロー制御も可能とする。
〔作用〕
本発明で、セル交換部とヘッダ処理部に機能を分離した
機能分離型とし、ヘッダ処理時間とセルスイッチ内の遅
延時間をオーバラップさせることにより高速のスイッチ
ングを実現することができる。
機能分離型とし、ヘッダ処理時間とセルスイッチ内の遅
延時間をオーバラップさせることにより高速のスイッチ
ングを実現することができる。
第2図は、本発明による作用効果を説明する図であり、
(a)はヘッダ変換等を行う制御部14でのヘッダ処理
プロセスを、(b)はセル交換部(放送型伝送媒体)1
1でのセル交換プロセスを示す。
(a)はヘッダ変換等を行う制御部14でのヘッダ処理
プロセスを、(b)はセル交換部(放送型伝送媒体)1
1でのセル交換プロセスを示す。
本発明では、入力部12にあるセルのヘッダ情報を分離
するヘッダ情報読み出し時間(イ)と、ヘッダ変換を行
うヘッダ処理時間(ロ)と、セル交換部(放送型伝送媒
体)11の出力のゲートを制御するゲー)ON時間(ハ
)の処理時間に並列に、放送型伝送媒体に入るデータの
伝送路内最小伝搬遅延時間(ニ)、セルが放送型伝送媒
体を通過する伝送セル収容時間(ホ)、伝送セルが出力
部13へ掃き出されゲートがOFFとなる時間(へ)で
セル交換を可能とする。
するヘッダ情報読み出し時間(イ)と、ヘッダ変換を行
うヘッダ処理時間(ロ)と、セル交換部(放送型伝送媒
体)11の出力のゲートを制御するゲー)ON時間(ハ
)の処理時間に並列に、放送型伝送媒体に入るデータの
伝送路内最小伝搬遅延時間(ニ)、セルが放送型伝送媒
体を通過する伝送セル収容時間(ホ)、伝送セルが出力
部13へ掃き出されゲートがOFFとなる時間(へ)で
セル交換を可能とする。
従って、セルのヘッダ部の解析と並列にセルデータは、
放送型伝送媒体を経由でき、実質的には伝搬遅延(ニ)
の部分が先行して処理されることになる。
放送型伝送媒体を経由でき、実質的には伝搬遅延(ニ)
の部分が先行して処理されることになる。
員二坐裏旌班
本発明の第1の実施例を第3図を用いて以下説明する。
第3図において、セル多重された複数の人力ボートから
の人力セルは、−旦入力部22に入る。
の人力セルは、−旦入力部22に入る。
入力部22は、ヘッダ抽出部221と入力バッファ部2
22とから成る。ヘッダ抽出部221は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
22とから成る。ヘッダ抽出部221は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
またそのセルは、入力バッファ222に格納されたのち
、順番にセル交換部21へ転送される。
、順番にセル交換部21へ転送される。
このセル交換部21は通信バス211から放り、その出
力側は各ゲート212に導出される。
力側は各ゲート212に導出される。
制御部24のヘッダ変換部241では、順に入力部22
からのヘッダ情報を受取り、その宛先情報を内部テーブ
ル(図示せず)により、出力ポートを割り出し、その出
力ポート情報を自己ルーチング部242に渡す。自己ル
ーチング部242では、出力ポートの情報に従い所定の
ゲート212をONする。
からのヘッダ情報を受取り、その宛先情報を内部テーブ
ル(図示せず)により、出力ポートを割り出し、その出
力ポート情報を自己ルーチング部242に渡す。自己ル
ーチング部242では、出力ポートの情報に従い所定の
ゲート212をONする。
選択されたゲート212が開くことにより、通信バス上
にあるセル情報は所定の出力バッファ231へ出力する
。
にあるセル情報は所定の出力バッファ231へ出力する
。
かくして、入力セルは所定の出力ポートへ出力されるこ
とになる。しかも、セル交換部では、放送型の構成を採
ることにより、交換動作とヘッダ部の解析処理が並行し
て行われることなる。
とになる。しかも、セル交換部では、放送型の構成を採
ることにより、交換動作とヘッダ部の解析処理が並行し
て行われることなる。
また、スケジュール制御部243は、入力ハンファ或い
は出力バッファに格納されているセルの滞貨量により、
滞貨量の多い人力バッファの取り出しを優先させる。
即ち、スセジュール機能を起動させることにより、セル
交換部の放送型伝送媒体に対しランダム書き込みし、ラ
ンダム読み出しを可能できる。
は出力バッファに格納されているセルの滞貨量により、
滞貨量の多い人力バッファの取り出しを優先させる。
即ち、スセジュール機能を起動させることにより、セル
交換部の放送型伝送媒体に対しランダム書き込みし、ラ
ンダム読み出しを可能できる。
夷m褐囲
第4図は、本発明の第2の実施例構成図であり、第1の
実施例と異なる点は、放送型伝送媒体とてリング型伝送
路41から威り、その入力部に時分割多重化回路45を
備える。
実施例と異なる点は、放送型伝送媒体とてリング型伝送
路41から威り、その入力部に時分割多重化回路45を
備える。
第4図において、セル多重された複数の入力ポートから
の入力セルは、−旦入力部42に入る。
の入力セルは、−旦入力部42に入る。
入力部42は、ヘッダ抽出部421と入カバソファ部4
22とから成る。ヘッダ抽出部421は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
22とから成る。ヘッダ抽出部421は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
またそのセルは、入力バッファ422に格納されたのち
、多重化回路45により多重化されてリング型伝送路4
1へ転送される。このリング型伝送路41は同一情報を
その出力側は各ゲート412に導出される。
、多重化回路45により多重化されてリング型伝送路4
1へ転送される。このリング型伝送路41は同一情報を
その出力側は各ゲート412に導出される。
ヘッダ変換部441では、順に入力部42からのヘッダ
情報を受取、その宛先情報を内部チーフル(図示せず)
により、出力ポートを割り出し、その出力ポート情報を
自己ルーチング部442に渡す。自己ルーチング部44
2では、出力ポートの情報に従い所定のゲート412を
ONする。
情報を受取、その宛先情報を内部チーフル(図示せず)
により、出力ポートを割り出し、その出力ポート情報を
自己ルーチング部442に渡す。自己ルーチング部44
2では、出力ポートの情報に従い所定のゲート412を
ONする。
選択されたゲート412が開くことにより、リング型伝
送路41上にあるセル情報は所定の出力バッファ431
へ出力する。
送路41上にあるセル情報は所定の出力バッファ431
へ出力する。
かくして、人力セルは所定の出力ポートへ出力されるこ
とになる。しかも、リング型伝送路41では、放送型の
構成を取ることにより、交換動作とヘッダ部の解析処理
が並行して行われることなる。
とになる。しかも、リング型伝送路41では、放送型の
構成を取ることにより、交換動作とヘッダ部の解析処理
が並行して行われることなる。
また、スケジュール制御部443により、第1の実施例
と同様に、人力ハッファ或いは出カバソファに格納され
ているセルの滞貨量により、滞貨量の多い入力バッファ
の取り出しを優先させることもできる。
と同様に、人力ハッファ或いは出カバソファに格納され
ているセルの滞貨量により、滞貨量の多い入力バッファ
の取り出しを優先させることもできる。
纂主色夫施拠
第5図は、本発明の第3の実施例構成図であり、第2の
実施例と異なる点は、放送型伝送媒体とてリング型伝送
路51に人力されるセルが並列して入力して成る。
実施例と異なる点は、放送型伝送媒体とてリング型伝送
路51に人力されるセルが並列して入力して成る。
即ち、第2の実施例では、入力部が1局に相当し、第3
の実施例では、入力部が複数あるものであり、複数局か
ら入力される構成として適用できるものである。
の実施例では、入力部が複数あるものであり、複数局か
ら入力される構成として適用できるものである。
第5図において、セル多重された複数の入力ポートから
の入力セルは、−旦入力部52に入る。
の入力セルは、−旦入力部52に入る。
入力部52は、ヘッダ抽出部521と人力バッファ部5
22とから成る。ヘッダ抽出部521は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
22とから成る。ヘッダ抽出部521は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
またそのセルは、人力バッファ522に格納されたのち
、各入力バッファ522よりリング型伝送路51へ転送
される。このリング型伝送路51は一時間上では同一情
報をその出力側は各ゲート512に導出される。
、各入力バッファ522よりリング型伝送路51へ転送
される。このリング型伝送路51は一時間上では同一情
報をその出力側は各ゲート512に導出される。
ヘッダ変換部541では、順に入力部52からのヘッダ
情報を受取、その宛先情報を内部テーブル(図示せず)
により、出力ポートを割り出し、その出力ポート情報を
自己ルーチング部542に渡す。自己ルーチング部54
2では、出力ポートの情報に従い所定のゲート512を
ONする。
情報を受取、その宛先情報を内部テーブル(図示せず)
により、出力ポートを割り出し、その出力ポート情報を
自己ルーチング部542に渡す。自己ルーチング部54
2では、出力ポートの情報に従い所定のゲート512を
ONする。
選択されたゲート512が開くことにより、リング型伝
送路51上にあるセル情報は所定の出力バッファ531
へ出力する。
送路51上にあるセル情報は所定の出力バッファ531
へ出力する。
かくして、人力セルは所定の出力ポートへ出力されるこ
とになる。しかも、リング型伝送路51では、放送型の
構成を取ることにより、交換動作とヘッダ部の解析処理
が並行して行われることなる。
とになる。しかも、リング型伝送路51では、放送型の
構成を取ることにより、交換動作とヘッダ部の解析処理
が並行して行われることなる。
また、スケジュール制御部543により、第2の実施例
と同様に、入力ハッファ或いは出力バッファに格納され
ているセルの滞貨量により、滞貨量の多い入力バッファ
の取り出しを優先させることもできる。
と同様に、入力ハッファ或いは出力バッファに格納され
ているセルの滞貨量により、滞貨量の多い入力バッファ
の取り出しを優先させることもできる。
第」1どU虹甜
第6図は、本発明の第4の実施例構成図であり、第2の
実施例と異なる点は、放送型伝送媒体とで光信号を扱い
スター型カプラ61を用いるものである。従って、この
スター型カプラ61の入力部は、時分割多重化された信
号を扱うが、その信号を電気・光信号に変換する電気・
光信号変換回路65と、スター型カプラにより放送され
る信号を光・電気信号変換する光・電気信号変換回路6
12を備える。
実施例と異なる点は、放送型伝送媒体とで光信号を扱い
スター型カプラ61を用いるものである。従って、この
スター型カプラ61の入力部は、時分割多重化された信
号を扱うが、その信号を電気・光信号に変換する電気・
光信号変換回路65と、スター型カプラにより放送され
る信号を光・電気信号変換する光・電気信号変換回路6
12を備える。
第6図において、セル多重された複数の人力ボートから
の入力セルは、−旦入力部62に入る。
の入力セルは、−旦入力部62に入る。
入力部62は、ヘッダ抽出部621と入力バッファ部6
22とから威る。ヘッダ抽出部621は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
22とから威る。ヘッダ抽出部621は、1セルの先頭
にあるヘッダ部分をコピー乃至は分離して抽出する。
またその・セルは、人力バッファ622に格納されたの
ち、電気・光信号変換回路65により光信号に変換され
てスター型カプラ61へ伝送されるこのスター型カプラ
61は同一情報をその出力側は各党・電気信号変換回路
(ゲートの機能を有する)612に導出される。
ち、電気・光信号変換回路65により光信号に変換され
てスター型カプラ61へ伝送されるこのスター型カプラ
61は同一情報をその出力側は各党・電気信号変換回路
(ゲートの機能を有する)612に導出される。
ヘッダ変換部641では、順に入力部62からのヘッダ
情報を受取、その宛先情報を内部テーブル(図示せず)
により、出力ポートを割り出し、その出力ポート情報を
自己ルーチング部642に渡す。自己ルーチング部64
2では、出力ポートの情報に従い所定の光・電気信号変
換回路612を活性化する。
情報を受取、その宛先情報を内部テーブル(図示せず)
により、出力ポートを割り出し、その出力ポート情報を
自己ルーチング部642に渡す。自己ルーチング部64
2では、出力ポートの情報に従い所定の光・電気信号変
換回路612を活性化する。
選択された光・電気信号変換回路612が開くことによ
り、スター型カプラにより分岐してきたセル情報は所定
の出力バッファ631へ出力する。
り、スター型カプラにより分岐してきたセル情報は所定
の出力バッファ631へ出力する。
かくして、入力セルは所定の出力ポートへ出力されるこ
とになる。しかも、スター型カプラ61は、放送型の構
成を取るので、交換動作とヘッダ部の解析処理が並行し
て行われることなる。
とになる。しかも、スター型カプラ61は、放送型の構
成を取るので、交換動作とヘッダ部の解析処理が並行し
て行われることなる。
また、スケジュール制御部443により、第1の実施例
と同様に、人カバッファ或いは出力バッファに格納され
ているセルの滞貨量により、滞貨量の多い入力バッファ
の取り出しを優先させることもできる。
と同様に、人カバッファ或いは出力バッファに格納され
ているセルの滞貨量により、滞貨量の多い入力バッファ
の取り出しを優先させることもできる。
纂」」ど剥虹桝
第7図は、第5の実施例構成図を示す。
本実施例と、他の実施例と相違する点は、複数の入力回
線からの人力信号を直列・並列変換回路76により並列
にし、入力部72、セル交換部(リング型伝送路を一例
として挙げる)71、出力部73を各並列信号に対応し
て同時に並列動作されるとにより、交換動作を高速化し
た構成を示す。
線からの人力信号を直列・並列変換回路76により並列
にし、入力部72、セル交換部(リング型伝送路を一例
として挙げる)71、出力部73を各並列信号に対応し
て同時に並列動作されるとにより、交換動作を高速化し
た構成を示す。
各伝送路の並列化に伴い、ヘッダ変換処理部741及び
自己ルーチング部742も並列に設けられている。
自己ルーチング部742も並列に設けられている。
出力部73の出力バッファから出力されるセル情報は、
並列・直列変換回路77により並列信号に変換され、所
定の出回線へと出力される。
並列・直列変換回路77により並列信号に変換され、所
定の出回線へと出力される。
本実施例は、セル交換部を並列化するものであり、上記
に説明した他の実施例との組合わせにより適宜、高速化
された交換通話路装置を得ることができる。
に説明した他の実施例との組合わせにより適宜、高速化
された交換通話路装置を得ることができる。
以上説明したように2本発明によれば。
ヘッダ処理とセル交換を同時に行うことができ高速化が
図れる。
図れる。
更に、以下の効果が期待できる。
(1)セル交換部においては放送型通話路を採るってい
るため、放送機能が実現できる。
るため、放送機能が実現できる。
(2)優先制御することができる。
(3)出力側のバッファを見ることで(フィードバック
情報)、入力側で待機させることによりにフロー制御が
容易に実現できる。
情報)、入力側で待機させることによりにフロー制御が
容易に実現できる。
第1図は、本発明の原理構成図、
第2図は、本発明の作用効果を説明する図、第3図は、
本発明の第1の実施例図、 第4図は、本発明の第2の実施例図、 第5図は、本発明の第3の実施例図、 第6図は、本発明の第4の実施例図、 第7図は、本発明の第5の実施例図、 第8図は、従来の構成図 である。 図において。 11:セル交換部 12:入力部 13:出力部 14:制御部 141:ヘッダ変換部 142:自己ルーチング網 143:スケジュール制御部 (放送型伝送媒体)
本発明の第1の実施例図、 第4図は、本発明の第2の実施例図、 第5図は、本発明の第3の実施例図、 第6図は、本発明の第4の実施例図、 第7図は、本発明の第5の実施例図、 第8図は、従来の構成図 である。 図において。 11:セル交換部 12:入力部 13:出力部 14:制御部 141:ヘッダ変換部 142:自己ルーチング網 143:スケジュール制御部 (放送型伝送媒体)
Claims (5)
- (1)セル多重された複数の入・出力ポートを収容する
広帯域交換機において、 入力部(12)、制御部(14)、セル交換部としての
放送型伝送媒体(11)、出力部(13)から成り、 前記制御部は、前記入力部に到着したセルからヘッダ情
報を抽出し、該ヘッダ情報を基に出力ポートを決定し、 前記出力部に対し該出力ポートに該セルの取り込みを指
示するとともに、 前記入力部ではセル内の情報を前記放送型伝送媒体へ入
力し、伝送媒体でのセル通過時間分だけ交換制御を先行
して該セルを該当する出力ポートへ出力する ことを特徴とする広帯域交換機における通話路装置。 - (2)前記放送型伝送媒体は、バスから成り、全入力ポ
ートからのセルを時分割多重し、前記出力部へ放送出力
する ことを特徴とする請求項1項記載の広帯域交換機におけ
る通話路装置。 - (3)前記放送型伝送媒体は、時分割多重化回路とリン
グ伝送路からなり、 全入力ポートからのセルを時分割多重し、前記出力部へ
放送出力する ことを特徴とする請求項1項記載の広帯域交換機におけ
る通話路装置。 - (4)前記放送伝送媒体は、時分割多重化回路、電気・
光変換回路及びスター型カプラからなり、全入力ポート
からのセルを時分割多重し、前記出力部へ放送出力する ことを特徴とする請求項1項記載の広帯域交換機におけ
る通話路装置。 - (5)前記入力部に入力するセルの量を検出し、出力部
への出力分配を制御するスケジュール制御部を備えた ことを特徴とする請求項1項記載の広帯域交換機におけ
る通話路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052204A JPH03254251A (ja) | 1990-03-02 | 1990-03-02 | 広帯域交換機における通話路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052204A JPH03254251A (ja) | 1990-03-02 | 1990-03-02 | 広帯域交換機における通話路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03254251A true JPH03254251A (ja) | 1991-11-13 |
Family
ID=12908248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2052204A Pending JPH03254251A (ja) | 1990-03-02 | 1990-03-02 | 広帯域交換機における通話路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03254251A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221754A (ja) * | 1994-01-26 | 1995-08-18 | Internatl Business Mach Corp <Ibm> | 負荷平衡および負荷分散のための通信システム |
| JPH07221753A (ja) * | 1994-01-26 | 1995-08-18 | Internatl Business Mach Corp <Ibm> | 動的経路指定装置 |
| WO2009078083A1 (ja) * | 2007-12-14 | 2009-06-25 | Fujitsu Limited | 無線基地局装置、ベースバンド処理装置およびベースバンド処理方法 |
-
1990
- 1990-03-02 JP JP2052204A patent/JPH03254251A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221754A (ja) * | 1994-01-26 | 1995-08-18 | Internatl Business Mach Corp <Ibm> | 負荷平衡および負荷分散のための通信システム |
| JPH07221753A (ja) * | 1994-01-26 | 1995-08-18 | Internatl Business Mach Corp <Ibm> | 動的経路指定装置 |
| WO2009078083A1 (ja) * | 2007-12-14 | 2009-06-25 | Fujitsu Limited | 無線基地局装置、ベースバンド処理装置およびベースバンド処理方法 |
| JP5093245B2 (ja) * | 2007-12-14 | 2012-12-12 | 富士通株式会社 | 無線基地局装置、ベースバンド処理装置およびベースバンド処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476194B2 (ja) | アクセス制御atmスイッチ | |
| US5124978A (en) | Grouping network based non-buffer statistical multiplexor | |
| US5991295A (en) | Digital switch | |
| US7239642B1 (en) | Multi-protocol network interface card | |
| US5179552A (en) | Crosspoint matrix switching element for a packet switch | |
| US5197064A (en) | Distributed modular packet switch employing recursive partitioning | |
| JP2578060B2 (ja) | 高速セル交換網のための光スイッチ | |
| US4939723A (en) | Bit-channel multiplexer/demultiplexer | |
| KR19990067471A (ko) | 패킷 흐름제어에 관한 장치 및 방법 | |
| JP3730471B2 (ja) | パケット転送装置 | |
| EP0471344A1 (en) | Traffic shaping method and circuit | |
| JPH06503937A (ja) | パケット交換機 | |
| JPH10285184A (ja) | 広い帯域幅のネットワークを狭い帯域幅のネットワーク構造に適用するためのライン・インターフェイス装置 | |
| JPH08316971A (ja) | 通信制御装置 | |
| JPH11503881A (ja) | 高速切替ネットワーク構造 | |
| JPH08163145A (ja) | Atm交換機のトラフィックシェーピング方法とその装置 | |
| JPH0574978B2 (ja) | ||
| JP2006203905A (ja) | リアルタイムにて選択的に伝送可能な放送分配装置 | |
| JP2005006333A (ja) | Mpeg2mpts分離型加入者分配装置及び方法 | |
| JP2604385B2 (ja) | ディジタル信号の多重化方法及び装置 | |
| EP0537743B1 (en) | Switching method for a common memory based switching field and the switching field | |
| JPH03254251A (ja) | 広帯域交換機における通話路装置 | |
| JP2000224128A (ja) | デジタル信号伝送方法及び装置 | |
| US6496513B1 (en) | Traffic priority control system for a concentration-type ATM switch | |
| US6914901B1 (en) | System and method for communicating using multiple memory banks |