JPH03255644A - 絶縁膜の信頼性評価方法 - Google Patents

絶縁膜の信頼性評価方法

Info

Publication number
JPH03255644A
JPH03255644A JP2053432A JP5343290A JPH03255644A JP H03255644 A JPH03255644 A JP H03255644A JP 2053432 A JP2053432 A JP 2053432A JP 5343290 A JP5343290 A JP 5343290A JP H03255644 A JPH03255644 A JP H03255644A
Authority
JP
Japan
Prior art keywords
current density
time
amount
dielectric breakdown
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2053432A
Other languages
English (en)
Other versions
JP2584093B2 (ja
Inventor
Kenji Yoneda
健司 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2053432A priority Critical patent/JP2584093B2/ja
Publication of JPH03255644A publication Critical patent/JPH03255644A/ja
Application granted granted Critical
Publication of JP2584093B2 publication Critical patent/JP2584093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Relating To Insulation (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、絶縁膜の経時信頼性を評価する測定方法に関
するものである。
従来の技術 近年、VLS Iの高集積化、大容量化に伴い、設計寸
法および加工の微細化が必須のものとなっている。これ
らの素子の微細化にともないMOSトランジスタのゲー
ト絶縁膜や、DRAMの容量絶縁膜に使用される絶縁膜
も薄膜化せざるをえず、加えてこれらの絶縁膜には高い
信頼性を確保することが要求されている。
このため、高信頼性の絶縁膜の形成方法はもとより、こ
れらの絶縁膜の信頼性を短時間で簡便に、かつ精度よく
評価する信頼性測定方法が必要不可欠のものとなってい
る。これらの、絶縁膜の信頼性測定方法としては従来か
ら絶縁膜を挟む上下の電極にストレス電圧もしくはスト
レス電流を印加し、絶縁膜が破壊に至る時間を測定する
経時変化による破壊測定(T ime D epend
ent D 1electricB reakdown
 : T D D B )法が広く用いられている。と
りわけ絶縁膜に一定電流ストレスを印加し、絶縁破壊に
至る時間を測定する定電流TDDB法は、注入電流密度
と絶縁破壊に至る時間の積(J X t)から絶縁破壊
に至る総電荷量(Q−o:Charge to bre
akdown)を算出することができるためよく用いら
れる。第6図は定電流TDDBにおける印加ストレス電
流およびそのときの印加電圧の変化を示したものである
発明が解決しようとする課題 この定電流TDDB法は絶縁破壊に至る総電荷量を正確
に把握することができるため絶縁膜の信頼性評価には非
常に有効な方法である。しかし、Qeoは注入電流密度
と絶縁破壊に至る時間の積であるため、印加ストレス電
流密度が非常に低い場合、正常な絶縁膜では絶縁破壊に
至る時間は非常に長くなる。また、逆に印加ストレス電
流密度が高すぎる場合や絶縁膜の欠陥等の異常が存在し
た場合、非常に短い時間で破壊してしまい、時間分解能
および精度が十分に得られないといった現象が起こる。
したがって、定電流TDDBではあらかじめ予備測定な
どを行って、適正なストレス電流密度を設定してやるこ
とが必要となる。しかし、この作業を行った場合でも通
常、絶縁膜には欠陥が含まれているため、非常に寿命の
短いものから非常に寿命の長い正常なものまで種々の寿
命の絶縁膜がある。一般に、これらの信頼性測定は統計
処理を行う必要があるので被測定試料は最低でも100
個以上必要である。したがって、被測定試料には潜在的
に欠陥を含み非常に寿命の短いものから、欠陥がなく寿
命の長いものまであらゆる寿命を持つ試料を測定するこ
とになる。このような状況では予備測定により大部分の
試料に対しては最適な条件を設定しても残りの試料に対
しては、必ずしも最適な条件であるとは言えない。信頼
性測定は多数の試料を測定するため測定時間の短縮が要
求されるので一般に、注入ストレス電流密度は比較的高
い値を使用する。この場合、信頼性に問題のある試料で
はストレス電流印加と同時に瞬時にして絶縁破壊が生じ
、正確な信頼性測定ができない。一方、これらの信頼性
に問題のある試料で十分な精度が得られるような注入ス
トレスを設定すると逆に正常な試料では膨大な測定時間
を要する。また、トータルの測定時間はこれらの試料の
信頼性に左右され一定ではない。信頼性の測定では信頼
性にやや問題のある試料の抽出が非常に重要であり、正
常な試料の信頼性とともに正確に把握する必要がある。
したがって、従来の定電流TDDB法は測定のダイナミ
ックレンジが狭いためこのような欠陥に起因する信頼性
不良の測定には問題があった。
本発明は、印加ストレス電流密度を決める予備実験を行
わず、ある定まった時間内に、短時間で、かつ正常な試
料から信頼性に問題がある試料まで正確に広いダイナミ
ックレンジで信頼性の高い測定を行うことを目的として
いる。
課題を解決するための手段 上記目的を達成するために本発明では、絶縁膜を挟む電
極に、絶縁膜中を流れる電流が所定の電流値を保持する
ような電圧を印加しながら、絶縁膜が絶縁破壊に至る時
間を測定する定電流ストレス印加による経時絶縁破壊(
定電流TDDB)測定で、ストレス電流として所定のデ
二−ティー比(パルス幅)、<り返し周期が一定の矩形
波を印加し、第一のパルス電流印加後、絶縁破壊の判定
をストレス電流が印加されていない時に行い、絶縁破壊
していなければ、ストレス電流とストレス電流の印加時
間の積から注入電荷量を計算し、以降、絶縁破壊を生ず
るまで複数のノくルス電流ストレスを印加絶縁破壊を生
ずるまで複数のパルス電流ストレスを印加する方法にお
いて、電流パルスのデユーティ−比(パルス幅)および
くり返し周期を一定とし、注入電荷量の桁が1桁増加す
るたびにストレス電流を10倍にして印加する。ストレ
ス電流密度の上限は0.1〜1A/−もしくはQo。
に注入電流密度が大きく依存しはじめる電流密度である
作用 本発明の検討によれば、印加ストレス電流のパルス幅を
十分制御可能な時間に選択し、ストレス電流密度を十分
低い電流密度にすることにより、欠陥を含み信頼性に問
題のある試料も精度よく測定することができる。さらに
、正常な試料についても最初の注入電荷量の桁で絶縁破
壊しなければ、ストレス電流を1桁高くしてさらに測定
するので、破壊に至る電荷量の大きい試料についても短
時間で測定できる。測定時間は最大でも印加ストレス電
流パルス幅×注入電荷量が1桁高くなるまでの印加パル
ス数×絶縁破壊に至るまでの印加ストレス電流の変更回
数で計算される。また上限電流密度を設定することによ
り物理的に意味のあるQ aoを測定することができ、
短時間にダイナミックレンジの広い測定を実現すること
ができる。
実施例 本発明の実施例を被測定絶縁膜として、酸化シリコン膜
を用いた場合を例に説明する。第1図と第2図は本測定
方法における印加ストレス電流パルスの印加方法を示し
たものである。通常、酸化シリコン膜の絶縁破壊に至る
電荷量(Q so)は10C/car程度であるから、
本実施例ではQeoのダイナミックレンジとして10−
5〜10C/cIIrの6桁となる。測定はまず、1O
−GA/cfirの電流密度で0.1秒のパルスを印加
する。その後、直ちに2MV/a+fの電界を印加して
、電流が1μA/car以上流れた場合絶縁破壊と判定
する。ここで、絶縁破壊が生じていなければ引き続きパ
ルス印加をくり返す。以後、破壊に至るまで前記の電流
密度で合計100個のパルスを印加する。100個のパ
ルス印加後、注入電荷量は10−’C/carとなるの
で、ここでストレス電流密度を1桁高くして1O−5C
/−として同様な測定を行う。ただし、これ以後、印加
パルスの数は99個となる。前記の電流密度で99個の
パルス全部が印加し終わると注入電荷量は1O−3C/
cdとなる。これでも絶縁破壊しない場合は順次、電流
密度を1桁ずつ高くし、絶縁破壊に至るまで行う。ただ
し、この場合、上限のストレス電流密度はIA/ciで
ある。
これは、第3図に示すように、酸化シリコン膜において
はQsoはIOC/cd程度であるとともに、Qoo自
体が注入電流密度がIA/cdを越えると注入電流密度
の関数となり、急激に減少するため、正確なQeoが測
定できなくなるためである。本実施例の如き条件を用い
ると最大10C/cnf程度のQ 80を持つ絶縁膜の
測定に要する時間は最大でも100秒程度と短時間で信
頼性測定が可能となる。これを従来の定電流TDDB法
を用いて行うと注入電流密度を分解能および精度を向上
させるるために十分低く1O−6A/−とすると試料−
点につき最大106秒の測定時間を要してしまう。
また、逆に注入電流密度をLA/antとした場合、1
0−4/crI程度のQooを持つ絶縁膜の測定時間は
試料1点につき10−5秒と非常に短い時間となり測定
精度、再現性がまったく得られない。第4図は本実施例
で用いた信頼性評価システムの構成図を示したものであ
る。システムは定電流源1および電圧源2および電流計
3および全自動プローバー4から構成される。定電流源
1から試料5にストレスが印加されているときには電圧
源2および電流計3はシステムから切り離される。定電
流源1からストレス電流パルスを印加した後、電圧源2
および電流計3が接続され、絶縁破壊の判定が行われる
第5図に絶縁膜として酸化シリコン膜厚30nm。
電極面積1帥2を有するMOS容量を本発明の方法によ
りQnoを測定した結果および、従来例の定電流TDD
B法により測定した結果を示す。従来例の定電流TDD
B法におけるストレス電流密度は0.1および0.4A
10Irであり、本発明の実施例ではストレス電流密度
を10〜IA/aIrに変化させて測定した。第5図の
結果から従来例の定電流TDDB法で測定を行うとスト
レス電流印加とほぼ同時に全測定試料の70%以上が絶
縁破壊を生じ、Qeoは1O−5C/c++f以下とな
り正確な測定が全くできていない。これに対し、本発明
による実施例では、ストレス印加の初期に破壊するのは
全試料の10%以下であり、正確なQBD測定が可能と
なっている。この10%の破壊についてもストレス電流
密度をさらに低い電流密度から測定することにより正確
に測定することができる。このような場合、従来例では
ストレス電流密度を1桁低下させる毎に測定に要する時
間はストレス電流密度の低下桁数をnとすると、100
倍になるのに比べ、本発明の実施例では0倍になるに過
ぎず、測定精度およびダイナミックレンジ、高スループ
ツトの3項目を満足することができる。
発明の効果 以上のように、本発明による絶縁膜の信頼性評価方法を
用いると、短時間に広いダイナミックレンジで精度よく
絶縁膜の絶縁破壊に至るまでの電荷量を測定することが
でき、迅速かつ正確な絶縁膜の信頼性評価を可能として
いる。
【図面の簡単な説明】
第1図はストレス電流の印加方法を示す図、第2図は測
定のアルゴリズムを示す図、第3図は酸化シリコン膜の
Qooとストレス電流密度の関係を示す特性図、第4図
は測定システムの構成図、第5図は本発明および従来方
法による測定結果を示す特性図、第6図は従来方法にお
けるストレス電流印加の方法とそのときの電圧変化とQ
eoの変化を示した特性図である。 1・・・・・・定電流源、2・・・・・・電圧源、3・
・・・・・電流計、4・・・・・・全自動ウエーハブロ
ーバ 5・・・・・・試料、6・・・・・・制御用コン
ピュータ。

Claims (1)

    【特許請求の範囲】
  1. 電流値J=J_0×10^nのnが零の電流パルスを印
    加する第1の手段と、絶縁破壊を判定する第2の手段と
    、前記第2の手段で絶縁破壊が起こった場合には測定を
    終了し、絶縁破壊が起こらない場合には前記第1の手段
    と第2の手段が最大100回繰り返される第3の手段と
    、前記第1の手段の電流値J=J_0×10^nのnが
    n+1の電流パルスを印加して第2の手段と第3の手段
    を行う第5の手段を有し、前記n+1の値が所定の値に
    なるまで繰り返し実行されることを特徴とする絶縁膜の
    信頼性評価方法。
JP2053432A 1990-03-05 1990-03-05 絶縁膜の信頼性評価方法 Expired - Fee Related JP2584093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2053432A JP2584093B2 (ja) 1990-03-05 1990-03-05 絶縁膜の信頼性評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2053432A JP2584093B2 (ja) 1990-03-05 1990-03-05 絶縁膜の信頼性評価方法

Publications (2)

Publication Number Publication Date
JPH03255644A true JPH03255644A (ja) 1991-11-14
JP2584093B2 JP2584093B2 (ja) 1997-02-19

Family

ID=12942684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2053432A Expired - Fee Related JP2584093B2 (ja) 1990-03-05 1990-03-05 絶縁膜の信頼性評価方法

Country Status (1)

Country Link
JP (1) JP2584093B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515880B1 (ko) * 1998-05-08 2005-12-08 삼성전자주식회사 반도체 소자의 게이트 산화막 항복 전압 측정 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4845879B2 (ja) 2005-03-18 2011-12-28 日本碍子株式会社 圧電素子の検査方法、検査装置及び分極処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515880B1 (ko) * 1998-05-08 2005-12-08 삼성전자주식회사 반도체 소자의 게이트 산화막 항복 전압 측정 방법

Also Published As

Publication number Publication date
JP2584093B2 (ja) 1997-02-19

Similar Documents

Publication Publication Date Title
US5485097A (en) Method of electrically measuring a thin oxide thickness by tunnel voltage
US6047243A (en) Method for quantifying ultra-thin dielectric reliability: time dependent dielectric wear-out
US3882391A (en) Testing the stability of MOSFET devices
US5793212A (en) Method of measuring the breakdown charge of a dielectric film
EP1118867B1 (en) Method for testing a CMOS integrated circuit
JPH03255644A (ja) 絶縁膜の信頼性評価方法
JPH09330964A (ja) 半導体装置の寿命推定方法
RU2133999C1 (ru) Способ определения напряжения плоских зон полупроводника в мдп-структурах
JPH10115651A (ja) コンデンサ漏れ電流特性の検査方法
JPH06201761A (ja) 絶縁膜の経時絶縁破壊特性測定方法
JPH0846000A (ja) 半導体素子の信頼性試験方法
JPS60185174A (ja) 絶縁体膜の評価方法
CN222167159U (zh) 一种用于量测mos管的导通电阻的电路结构和芯片
US3478260A (en) Testing for the presence of a contaminant in an insulating or semiconducting medium
JPS63124437A (ja) 半導体素子用絶縁体薄膜の評価装置
US12578410B2 (en) Method for correcting capacitance measurement value under high leakage current
JPS60136323A (ja) 絶縁体膜の検査方法
CN113097085A (zh) 一种测试结构和测试方法
KR100515880B1 (ko) 반도체 소자의 게이트 산화막 항복 전압 측정 방법
JPH08153764A (ja) 半導体素子の信頼性試験方法
JPS6279374A (ja) 絶縁体薄膜検査装置
RU2212078C2 (ru) Способ определения напряжения плоских зон полупроводника в металл-диэлектрик-полупроводник-структурах
JPS62194681A (ja) 半導体装置
JPH0427138A (ja) 半導体装置の試験方法
JPH03130652A (ja) キャパシタ誘電体膜の信頼性評価方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees