JPH03257818A

JPH03257818A - 半導体装置の製造方法

Info

Publication number: JPH03257818A
Application number: JP5556490A
Authority: JP
Inventors: Yoshihiko Machida; 町田　佳彦
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-03-07
Filing date: 1990-03-07
Publication date: 1991-11-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体装置の製造方法に係わり、特に絶縁性非
晶質材料上に半導体素子を形成する製造方法に関する。

［従来の技術］近年、大型で高解像度の液晶表示パネルや高速で高解像
度の密着型イメージセンサ、三次元ＩＣ等へのニーズか
ら、ガラスや石英等の絶縁性非晶質基板や５ｉ０２等の
絶縁性非晶質材料上に高性能な半導体素子を形成する技
術が求められている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＰＴ）を形
成した場合を例にとると、　（１）プラズマＣＶＤ法等
で形成した非晶質シリコンを素子材としたもの、（２）
ＣＶＤ法等で形成した多結晶シリコンを素子材としたも
の、（３）溶融再結晶化法等で形成した単結晶シリコン
を素子材としたものが検討されている。　　　これらの
ＴＰＴのうち、レーザビーム等を利用した溶融再結晶化
法は、未だ充分に完成された技術とは言えず、各素子の
特性のばらつきが大きいとか、歩留まりが低いった問題
を抱えている。このため液晶表示パネルの様に、大面積
に素子を形成する必要のある用途に対しては、特に技術
的に難しいものとなっている。

一方、非晶質シリコンもしくは多結晶シリコンを素子材
としたものは、各素子の特性のばらつきや、歩留まりと
いった点では良好な結果が得られているが、単結晶シリ
コンを素子材としたものに比べて電界効果移動度が大幅
に低く（非晶質シリコンを素子材とするＴＰＴの移動度
＜　１ｃｍ２／　Ｖ−３ＥＣ１多結晶シリコンを素子材
とするＴＰＴの移動度〜１０ｃｍ２／　Ｖ、５ＥＣ）、
高い性能を要求される駆動回路等への応用が回能であっ
た。

近年この様な問題を解決することのできる簡便かつ実用
的な方法として、非晶質シリコンを固相成長させること
により大粒径の多結晶シリコンを形成し、ＴＰＴの特性
を向上させる方法が注目され、研究が進められている。

（シンソリッド　フィルムスＶｏ１．１００　Ｎｏ、３
　（１９Ｂ３）　ｐｐ、２２７　、ジャパニイズジャー
ナルオブアプライド　フィジックスＶｏ１．２５　Ｎｏ
、２　（１９８６）　ｐｐ、Ｌ１２１）［発明が解決し
ようとする課題］しかし、従来の方法では大粒径の多結晶シリコン膜を得
るためには、非晶質シリコン膜を形成した後非常に長い
時間のアニールを必要とし、量産する際に問題となって
いた。例えばプラズマＣＶＤ法で非晶質シリコン膜を成
膜し、６００°Ｃでアニールを行なった場合には、充分
な結晶成長が起こるためには１００時間近い時間が必要
となっている。

固相成長法による結晶成長の速度はアニールの温度を高
くすることにより坩加させることが可能であるが、その
場合には結晶核が多量に発生し易く、個々の結晶が充分
な大きさに成長させることが難しくなってしまう。例え
ば上述した例と同様にプラズマＣＶＤ法で成膜した非晶
質シリコン膜を６５０℃でアニールした場合には、２０
時間以下で結晶の成長はほぼ終了するものの、６００°
Ｃでアニールしたものに比べて１／１０程度の粒径しか
得られていない。

そこで本発明はこの様なこの様な課題を解決するための
もので、短い時間のアニールで充分な大きさの結晶粒を
形成する製造方法を提供するものである。

［課題を解決するための手段］以上の様な課題を解決するために本発明の半導体装置の
製造方法は、１）（ａ）絶縁性非晶質材料に不活性気体の雰囲気中でプラ
ズマ処理を行う工程、（ｂ）シリコンを主体とする半導体層を形成する工程、工程、（ｃ）熱処理により該半導体層を結晶化させる工
程を少なくとも有することを特徴とする。

また本発明の半導体装置の製造方法は、前記の（ａ）の
プラズマ処理の工程に於いて該不活性気体中に少なくと
もＣＦ　４等のＦ原子を含む気体と酸素の何れか、或は
両方を添加したことを特徴とする。

［実施例コ第１図＜ａ＞〜（ｄ）は本発明の実施例における半導体
装置の製造行程の一例を示すものである。尚この例は半
導体素子として薄膜トランジスタ（ＴＰＴ）を形成する
場合を示すものである。

第１図（ａ）は絶縁性非晶質材料１０１上に非晶質シリ
コン層１０２を形成する工程を示すものである。ここで
言う絶縁性非晶質材料１０２としては、ガラス、石英、
アルミナ、セラミック等の基板やシリコン基板上に形成
されたＳｉ０２層等を考えることができるが、本実施例
では石英基板上に常圧ＣＶＤ法により５ｉＯｚ層を形成
したものを用いている。

非晶質シリコン層１０２は平行平板型のプラズマＣＶＤ
装置により成膜を行なったが、その際に■Ａｒ雰囲気中
でのプラズマ処理 ■Ａｒと０２の混合雰囲気中でプラズマ処理■ＡｒとＣ
Ｆ　ａの混合雰囲気中でプラズマ処理■ＡｒとＣＦ　４
と０２の混合雰囲気中でプラズマ処理の４種類の前処理を導入したサンプルを作製した。

■、■、■、■の処理は何れも基板温度を２２０℃、内
圧を０．　９Ｔｏｒｒとし、１０分間行なった。

また■、■、■では添加するガス（０２とＣＦ　４　）
はＡｒ流量の２０パーセントとなるように調整した。比
較のために、前処理を行なわずに非晶質シリコンを成膜
したサンプルを作製し、以後に示す工程を行いその効果
を調べた。

上述した該非晶質シリコン膜成膜時の前処理は、プラズ
マＣＶＤ装置内で行い連続的に成膜を行なったが、専用
のプラズマ処理装置例えば枚葉式のプラズマ処理装置や
バレル型のプラズマ処理装置を用いて処理を行なっても
同様な結果が得られるものと考えられる。また非晶質シ
リコン膜の成膜方法としてプラズマＣＶＤ法法を用いて
いるが、他の成膜方法、例えば熱ＣＶＤ法、真空蒸着法
、ＥＢ蒸着法、ＭＢＥ法、スパッタ法及び多結晶シリコ
ン膜にシリコンイオンを打ち込む等の方法で成膜された
非晶質シリコン膜に関しても同様な結果が得られるもの
と考えられる。

第１図（ｂ）は前記非晶質シリコン層に熱処理を行ない
、結晶化させて多結晶シリコン層１０３を形成する工程
を示すものである。この様な工程を固相成長工程と呼ぶ
ことにする。熱処理はＮ２雰囲気中で６００℃と６５０
℃の２水準で行い、６時間、１７時間、７２時間に於て
その結晶化の様子を調べた。尚この固相成長を行なう前
に各サンプルは４００℃で１時間アニールを行い、膜中
の水素を抜いて膜をち密化させる処理を行なっている。

前処理を行なわなかったサンプルは６００℃のアニール
した場合には１７時間で非晶質シリコン中に結晶の核が
生成され始め、７２時間でほぼ結晶化が終了した。６５
０℃でアニールした場合には６時間ですでに多数の結晶
の核が生成されており、１７時間でほぼ結晶化が終了し
た。この場合多数の核が発生したために最終的に得られ
た多結晶シリコンの結晶粒の大きさは、６００℃でアニ
ールした場合に比べて非常に小さくなっていた。

非晶質シリコン成膜時に前処理を行なった■、■、■、
■のサンプルは何れも、６００℃でアニールした場合に
は１７時間ではきわめて小数の結晶の核しか生成されて
いなかった。しかし、７２時間ではほぼ前処理を行なわ
なかったものと同レベルまで結晶化が進んでいた。６５
０℃でアニルした場合には６時間で何れのサンプルも結
晶の核の発生が見られたが、その密度は前処理を行なわ
ないものに比べて小さかった。このときの結晶の核の発
生密度には非晶質シリコン成膜時の前処理に対する依存
性が見られ、■〉■〉■、■（■が最も結晶の核の発生
密度が高く、■、■の発生密度が最も低い、また■と■
の核の発生密度はほぼ同程度、）の様になった。１７時
間では何れのサンプルもほぼ結晶化が終了していたが、
結晶粒の大きさは前処理を行なわなかったサンプルに比
べ大きなものとなっていた。

第１図＜ｃ＞は、該多結晶シリコン層１０３にパターン
形成後熱酸化法し、ゲート絶縁膜１０４を形成する工程
を示すものである。ゲート酸化の温度は１１５０℃であ
る。１０３は、工程（ｂ）で固相成長法で結晶化させて
いるがその結晶化率は必ずしも充分でなく、結晶粒の間
には未結晶化の領域がかなり残されており急速にゲート
酸化の温度まで昇温させた場合にはこの部分の結晶性が
損なわれ、作製した素子の特性が低下してしまう、この
ためＮ２雰囲気中で８００℃から徐々に昇温させた後、
所定の温度で熱酸化を行なった。

第１図（ｄ）は第１図工程、（ｃ）の状態から通常のセ
ルファラインの工程を用いて半導体素子（ＴＰＴ）を形
成した状態を示すものである。この工程は第１図工程、
（ｃ）の状態から、減圧ＣＶＤ法による多結晶シリコン
によりゲート電極１０５を形成し、Ｐイオン打ち込みを
行ってソース・ドレイン領域１０６を形成し、更に層間
絶縁膜１０７を成膜したのち、コンタクトホールを開は
配置！１０９を形成するものである０層間絶縁膜には減
圧ＣＶＤ法による５ｉ０２膜を、配線層にはスパッタ法
によるＡｌ−８ｉ−Ｃｕ膜を用いた。

第１図（ｂ）の工程で１７時間アニールしたサンプルと
７２時間アニールしたサンプルを用いて、上述したプロ
セスを用いてＴＰＴを作製し、その特性を比較すること
により、該非晶質シリコン成膜時の前処理の効果を比較
した。

６００℃でアニールを行なった場合には、非晶質シリコ
ン成膜時の前処理による差は認められなかった。これに
対し、アニール時間による差が見られ、７２時間アニー
ルを行なったサンプルは、１７時間アニールを行なった
サンプルに比べて特性が大幅に向上していることが確認
された。

６５０℃でアニールを行なった場合には、該非晶質シリ
コン膜成膜時の前処理に対する大きな依存性が見られた
。すなわち■、■、■、■の前処理を行なったサンプル
は、何れも前処理を行なわなかったサンプルに比べて特
性が向上していることが確認された。向上の度合は■く
■〈■、■（■が向上の度合が最も小さく、■、■が最
も大きい、）の様な関係になっており、（ｂ）の工程で
確認された多結晶シリコンの結晶粒の大きさとの対応が
見られた。特に■、■の処理を行なったものは、６００
℃で７２時間アニールした場合とほぼ同様な非常に良好
な特性が得られている。これに対してアニール時間に対
する依存性はほとんど認められなかった。このことは１
７時間アニールした段階で固相成長による結晶化がほぼ
終了していることを意味すると考えることができる。

このように該非晶質シリコン膜成膜時の前処理として■
、■、■、■の様な処理を導入することにより、固相成
長時の温度を６５０″Ｃに上げて固相成長の進む速度を
早めた場合でも、６００°Ｃで長時間アニールした場合
と同程度の特性が得られるようになった。このため、こ
れらの前処理を行なわなかった場合に比べ、固相成長の
ためのアニールに要する時間をほぼ１／４に短縮するこ
とができるようになった。

上述した例では該前処理時の内圧、基板温度、添加する
ガスの割合、更に固相成長時の温度等、特定の値を用い
たもので説明したが、実施例中で確認された効果は必ず
しもこれらの値に拘束されるものではない、該前処理時
の内圧としては０゜０１〜１０　Ｔｏｒｒ程度、基板温
度としては室温〜３００℃程度、添加するガスの割合と
しては５〜５０パーセントの範囲で効果が得られている
。特に内圧としては０．　１〜３　Ｔｏｒｒ、基板温度
としては１８０℃以上、添加するガスの割合としては１
０〜３０パーセントの範囲で良好な結果が得られている
。該固相成長工程におけるアニール温度としては、６０
０〜７００℃の範囲で特に顕著な効果が認められている
。

また、用いる不活性気体の種類としてＡｒを用いて説明
したが、Ｎ２やＮｅ、Ｈｅ等他の不活性気体を用いても
同様の効果が確認されている。但しこれらの不活性気体
の中ではＡｒを用いた場合に最も良好な結果が得られて
いる。更に、実施例中では添加ガスとして用いたＣ　Ｆ
　４や０２中、或はこれらの混合雰囲気中でプラズマ処
理した場合でも、同様の効果があることが確認されてい
る。

なお、実施例中では該前処理の効果を該固相成長工程の
アニール温度を６００℃から上の温度に上げた時の効果
として説明したが、該前処理は固相成長の工程に於ける
結晶の核の発生の制御手段として広く利用できることは
言うまでもない、つまり、但い温度（例えば６００℃以
下の温度、）で長時間のアニールを行い素子特性の向上
を図ろうとする場合等にも有用である。

［発明の効果］以上述べたように本発明のよれば、固相成長法により大
粒径の多結晶シリコンを作製しようとする場合に、作製
時間の大幅な短縮を図ることができる。その結果、固相
成長法を用いて半導体装置を作製しようとする場合のス
ルーブツトの但さを解消することが可能となり、該固相
成長プロセスを量産に適用することが可能となった。こ
のため絶縁性非晶質材料上に低コストで高性能な半導体
素子を形成することが可能となり、大型で高解像度の液
晶表示パネルや高速で高解像度の密着型イメージセンサ
や三次元ＩＣ等を実用的なコストで作製することが可能
となった。

また、本発明は実施例中に示したＴＰＴ以外にも絶縁ゲ
ート型半導体素子全般に応用できるほか、バイポーラト
ランジスタ、静電銹導型トランジスタ、太陽電池、光セ
ンサをはじめとする光電変換素子等を多結晶半導体を素
子材として形成する場合にきわめて有用な製造方法とな
る。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の実施例における半導体
装置の製造工程を示す断面図である。　０１０２０３０４０５０６０７０８０９絶縁性非晶質材料非晶質シリコン層多結晶化されたシリコン層ゲート絶縁膜ゲート電極ソース・ドレイン領域層間絶縁膜コンタクトホール配線

Claims

【特許請求の範囲】１）（ａ）絶縁性非晶質材料に不活性気体の雰囲気中でプラ
ズマ処理を行う工程、（ｂ）シリコンを主体とする半導体層を形成する工程、（ｃ）熱処理により該半導体層を結晶化させる工程を少なくとも有することを特徴とする半導体装置の製造
方法。２）工程（ａ）のプラズマ処理工程に於いて該不活性気
体中に少なくともＣＦ＿４等のＦ原子を含む気体と酸素
の何れか、或は両方を添加したことを特徴とする請求項
１記載の半導体装置の製造方法。