JPH03258132A - 通信端末装置 - Google Patents
通信端末装置Info
- Publication number
- JPH03258132A JPH03258132A JP2057340A JP5734090A JPH03258132A JP H03258132 A JPH03258132 A JP H03258132A JP 2057340 A JP2057340 A JP 2057340A JP 5734090 A JP5734090 A JP 5734090A JP H03258132 A JPH03258132 A JP H03258132A
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization
- transmission
- clock
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はデータ通信速度が異なる相手端末との間でデー
タ通信を行う通信端末装置に関する。
タ通信を行う通信端末装置に関する。
（従来の技術）
近年、デジタル統合サービス網（ＩＳＤＮ）の普及、こ
のＩ ＳＤＮに接続可能な各種のデータ交換網の普及に
伴い、多様な端末か利用され、異種端末間のデータ通信
が行われるようになってきている。
のＩ ＳＤＮに接続可能な各種のデータ交換網の普及に
伴い、多様な端末か利用され、異種端末間のデータ通信
が行われるようになってきている。
この異種端末間のデータ通信においては、双方の端末の
データ通信速度か異なることがあり、この場合には少な
くとも一方の端末にてデータ通信速度の整合を計らなけ
ればならない。例えば第３図に示すようにｌ５ＤＮに接
続され、データ通信速度が６４ Ｋｂｐｓの端末１０１
と、他のデータ交換網に接続され、データ通信速度が５
６ Ｋｂｐｓの端末１０２とがあり、ｌ５ＤＮと他のデ
ータ交換網間のインターワークにより各端末１０１と１
０２間てデータ通信を行うことができる場合、ｌ５ＤＮ
の端末１０１は低い方のデータ通信速度５６ Ｋｂｐｓ
に合わせてデータ通信を行う必要がある。
データ通信速度か異なることがあり、この場合には少な
くとも一方の端末にてデータ通信速度の整合を計らなけ
ればならない。例えば第３図に示すようにｌ５ＤＮに接
続され、データ通信速度が６４ Ｋｂｐｓの端末１０１
と、他のデータ交換網に接続され、データ通信速度が５
６ Ｋｂｐｓの端末１０２とがあり、ｌ５ＤＮと他のデ
ータ交換網間のインターワークにより各端末１０１と１
０２間てデータ通信を行うことができる場合、ｌ５ＤＮ
の端末１０１は低い方のデータ通信速度５６ Ｋｂｐｓ
に合わせてデータ通信を行う必要がある。
しかしなから、異種の端末に対してデータ通信を行うに
はデータ通信速度を整合させるための整合回路を備えね
ばならず、複数の相手端末かそれぞれ異なるデータ通信
速度を有する場合は、これらのデータ通信速度に応した
それぞれの整合回路を設け、これらの整合回路を使い分
ける必要あり、回路構成の複雑化、コストの高騰を招い
ていた。
はデータ通信速度を整合させるための整合回路を備えね
ばならず、複数の相手端末かそれぞれ異なるデータ通信
速度を有する場合は、これらのデータ通信速度に応した
それぞれの整合回路を設け、これらの整合回路を使い分
ける必要あり、回路構成の複雑化、コストの高騰を招い
ていた。
（発明が解決しようとする課題）
このように従来の端末では通信相手端末のデータ通信速
度に応して専用の整合回路を設けていたので、異なる複
数のデータ通信速度毎にそれぞれの整合回路を必要とし
、このため回路構成の複雑化、およびコストの高騰を招
くという問題点かあつた。
度に応して専用の整合回路を設けていたので、異なる複
数のデータ通信速度毎にそれぞれの整合回路を必要とし
、このため回路構成の複雑化、およびコストの高騰を招
くという問題点かあつた。
そこで、本発明は異なる複数のデータ通信速度に対する
それぞれの整合を簡単な回路構成てなしうる通信端末装
置を提供することを目的とする。
それぞれの整合を簡単な回路構成てなしうる通信端末装
置を提供することを目的とする。
［発明の構成コ
（課題を解決するための手段）
本発明ではデータ通信速度か異なる相手端末との間でデ
ータ通信を行う通信端末装置において、前記相手端末の
データ通信速度に基づいて、当該通信端末装置のデータ
通信速度に対応する同期クロックを周期的に削除するマ
スクタイミングを設定する設定手段と、前記相手端末か
らの受信ブタを前記同期クロックに同期して受信し、か
つ該受信を前記マスクタイミングで無効にする受信手段
と、前記相手端末への送信データを前記同期クロックに
同期して送信し、かつ所定のダミービットを前記マスク
タイミングで挿入して送信する送信手段とを備えたこと
を特徴とする。
ータ通信を行う通信端末装置において、前記相手端末の
データ通信速度に基づいて、当該通信端末装置のデータ
通信速度に対応する同期クロックを周期的に削除するマ
スクタイミングを設定する設定手段と、前記相手端末か
らの受信ブタを前記同期クロックに同期して受信し、か
つ該受信を前記マスクタイミングで無効にする受信手段
と、前記相手端末への送信データを前記同期クロックに
同期して送信し、かつ所定のダミービットを前記マスク
タイミングで挿入して送信する送信手段とを備えたこと
を特徴とする。
（作用）
本発明によれば、同期クロックを周期的に削除するマス
クタイミングを設定すると、同期クロックに同期して受
信される受信データがマスクタイミングで無効にされる
とともに、同期クロックに同期して送信される送信デー
タにはマスクタイミングてダミービットか挿入される。
クタイミングを設定すると、同期クロックに同期して受
信される受信データがマスクタイミングで無効にされる
とともに、同期クロックに同期して送信される送信デー
タにはマスクタイミングてダミービットか挿入される。
このため、異なる複数のデータ通信速度毎に適宜なマス
クタイミングを設定することにより、これらのデータ通
信速度に対するそれその整合をとりうる。
クタイミングを設定することにより、これらのデータ通
信速度に対するそれその整合をとりうる。
（実施例）
以下、本発明の実施例を添付図面を参照して詳細に説明
する。
する。
第１図は本発明に係わる通信端末装置の一実施例を示す
ブロック図である。
ブロック図である。
同図において、同期クロックＣＬＫは送受同期部１に人
力され、ここで受信用同期クロックＲＸＣＬＫおよび送
信用同期クロックＴＸＣＬＫが形成される。
力され、ここで受信用同期クロックＲＸＣＬＫおよび送
信用同期クロックＴＸＣＬＫが形成される。
これらの受信用同期クロックＲｘＣＬＫおよび送信用同
期クロックＴｘＣＬＫは送受同期部１からシリアル通信
用プロセッサ２に人力される。シリアル通信プロセッサ
２は受信用同期クロックＲｘＣＬＫに同期してデータＲ
ｘを人力するとともに、送信用同期クロックＴＸＣＬＫ
に同期してデータＴｘを出力する。
期クロックＴｘＣＬＫは送受同期部１からシリアル通信
用プロセッサ２に人力される。シリアル通信プロセッサ
２は受信用同期クロックＲｘＣＬＫに同期してデータＲ
ｘを人力するとともに、送信用同期クロックＴＸＣＬＫ
に同期してデータＴｘを出力する。
一方、シフトレジスタ３はロード信号５ＹＮＣに応答し
て、パラレルのマスクタイミングデータをシステムバス
４から入力する。第１のデータ転送部５は同期クロック
ＣＬ Ｋを人力しており、この同期クロックＣＬＫに同
期してシフトレジスタ３内のマスクタイミングデータを
シリアルで１ビツトづつ送受同期部１に送出する。また
、第２のデータ転送部６は同期クロックＣＬ Ｋを人力
すると、この同期クロックＣＬＫに同期してシフトレジ
スタ３内のマスクタイミングデータをシリアルで１ビツ
トづつ送信データ処理部７に送出している。
て、パラレルのマスクタイミングデータをシステムバス
４から入力する。第１のデータ転送部５は同期クロック
ＣＬ Ｋを人力しており、この同期クロックＣＬＫに同
期してシフトレジスタ３内のマスクタイミングデータを
シリアルで１ビツトづつ送受同期部１に送出する。また
、第２のデータ転送部６は同期クロックＣＬ Ｋを人力
すると、この同期クロックＣＬＫに同期してシフトレジ
スタ３内のマスクタイミングデータをシリアルで１ビツ
トづつ送信データ処理部７に送出している。
第２図はこの通信端末装置における各信号のタイミング
を示しており、このタイミングチャートにしたがって動
作の一例を詳しく述べる。なお、ここでは第３図に示し
たように当該通信端末装置かｌ５ＤＮに接続され、６４
Ｋｂｐｓのデータ通信速度を有し、また通信相手端末
か他のデータ通信網に接続され、５６ Ｋｂｐｓのデー
タ通信速度を有するものとする。この場合、ｌ５ＤＮと
他のデータ通信網間のインターワークにより、当該通信
端末装置から送信された６ ４ Ｋｂｐｓのデータは８
ビツト毎の１ビツトを削除されて５６ Ｋｂｐｓに変換
され、変換された５ ６ Ｋｂｐｓのデータか相手端末
で受信される。また、相手端末から送信された５ ６Ｋ
ｂｐｓのデータは前記インターワークにより、７ビ・ソ
ト毎に１つの無効ビットを挿入されて６４ Ｋｂｐｓに
変換され、変換された６ ４ Ｋｂｐｓのデータが当該
通信端末装置で受信される。
を示しており、このタイミングチャートにしたがって動
作の一例を詳しく述べる。なお、ここでは第３図に示し
たように当該通信端末装置かｌ５ＤＮに接続され、６４
Ｋｂｐｓのデータ通信速度を有し、また通信相手端末
か他のデータ通信網に接続され、５６ Ｋｂｐｓのデー
タ通信速度を有するものとする。この場合、ｌ５ＤＮと
他のデータ通信網間のインターワークにより、当該通信
端末装置から送信された６ ４ Ｋｂｐｓのデータは８
ビツト毎の１ビツトを削除されて５６ Ｋｂｐｓに変換
され、変換された５ ６ Ｋｂｐｓのデータか相手端末
で受信される。また、相手端末から送信された５ ６Ｋ
ｂｐｓのデータは前記インターワークにより、７ビ・ソ
ト毎に１つの無効ビットを挿入されて６４ Ｋｂｐｓに
変換され、変換された６ ４ Ｋｂｐｓのデータが当該
通信端末装置で受信される。
ます、ロード信号５ＹＮＣ（第２図（ｂ）に示す）の立
上りに応答して、システムバス４上のマスクタイミング
データ（第２図（Ｃ）に示す）かシフトレジスタ３に取
込まれる。このマスクタイミングデータは第２図（ｉ）
に示すような構成てあり、第２図（ｄ）に示すように先
頭から７ビツト目まてが値“］”を示し、最後の８ビツ
ト目が値″Ｏ“を示している。
上りに応答して、システムバス４上のマスクタイミング
データ（第２図（Ｃ）に示す）かシフトレジスタ３に取
込まれる。このマスクタイミングデータは第２図（ｉ）
に示すような構成てあり、第２図（ｄ）に示すように先
頭から７ビツト目まてが値“］”を示し、最後の８ビツ
ト目が値″Ｏ“を示している。
第１のデータ転送部５ては６４ Ｋｂｐｓの同期クロッ
クＣＬＫをノット回路５１を介してフリップフロップ５
２に入力しており、これによりフリップフロップ５２は
同期クロックＣＬ Ｋの立下がりてシフトレジスタ３内
のマスクタイミングデータを１ビツトづつロードし、か
つ送受同期部１に送出する。
クＣＬＫをノット回路５１を介してフリップフロップ５
２に入力しており、これによりフリップフロップ５２は
同期クロックＣＬ Ｋの立下がりてシフトレジスタ３内
のマスクタイミングデータを１ビツトづつロードし、か
つ送受同期部１に送出する。
この結果、マスクタイミングデータはシフトレジスタ３
に取込まれた時点よりも同期クロックＣＩＪの半周期遅
れて（第２図（ｆ）に示す）、フリップフロップ５２か
ら送受同期部１のアンド回路１１に人力される。
に取込まれた時点よりも同期クロックＣＩＪの半周期遅
れて（第２図（ｆ）に示す）、フリップフロップ５２か
ら送受同期部１のアンド回路１１に人力される。
一方、送受同期部］のアンド回路１１は同期クロックＣ
ＬＫを入力しており、この同期クロックＣＩ２にとフリ
ップフロップ５２からのマスクタイミングデータとの論
理和を求め、この論理和を示す送信用同期クロックＴｘ
ＣＬＫ （第２図（ｇ）に示す）を出力する。この論
理和の結果は同期クロックＣＬＫの８番目のビットタイ
ミングでフリップフロップ５２からのマスクタイミング
データか値“０“を示すので、送信用同期クロックＴｘ
ＣＬＫの８番目のビットが削除されることとなる。
ＬＫを入力しており、この同期クロックＣＩ２にとフリ
ップフロップ５２からのマスクタイミングデータとの論
理和を求め、この論理和を示す送信用同期クロックＴｘ
ＣＬＫ （第２図（ｇ）に示す）を出力する。この論
理和の結果は同期クロックＣＬＫの８番目のビットタイ
ミングでフリップフロップ５２からのマスクタイミング
データか値“０“を示すので、送信用同期クロックＴｘ
ＣＬＫの８番目のビットが削除されることとなる。
この送信用同期クロックＴｘＣＬＫはシリアル通信用プ
ロセッサ２に人力されるとともに、ノット回路１２に入
力される。ノット回路１２は送信用同期クロックＴｘＣ
ＬＫを反転して受信用同期クロックＲｘＣＬＫを形成し
く第２図（ｈ）に示す）、この受信用同期クロックＲｘ
ＣＬＫをシリアル通信用プロセッサ２に入力する。
ロセッサ２に人力されるとともに、ノット回路１２に入
力される。ノット回路１２は送信用同期クロックＴｘＣ
ＬＫを反転して受信用同期クロックＲｘＣＬＫを形成し
く第２図（ｈ）に示す）、この受信用同期クロックＲｘ
ＣＬＫをシリアル通信用プロセッサ２に入力する。
シリアル通信用プロセッサ２はこの受信用同期クロック
Ｒｘ ＣＬ Ｋに同期してその立下がりで６４ Ｋｂｐ
ｓの受信データＲｘＤを順次取込むので、この受信デー
タＲＸＤのうちの１番目のビットから７番目のビットま
てのデータＲｘを人力し、かつ８番目の無効ビットを削
除することとなる。
Ｒｘ ＣＬ Ｋに同期してその立下がりで６４ Ｋｂｐ
ｓの受信データＲｘＤを順次取込むので、この受信デー
タＲＸＤのうちの１番目のビットから７番目のビットま
てのデータＲｘを人力し、かつ８番目の無効ビットを削
除することとなる。
さらに、次のロード信号５ＹＮＣの立上りに応答して、
システムバス４から先と同じマスクタイミングデータが
シフトレジスタ３に取込まれると、先と同し受信動作が
行われ、受信データＲＸＤは８番目の無効ビットを削除
されて取込まれる。このような受信動作を繰返すことに
より８ビツト毎の１ビツトを削除していけば、ｌ５ＤＮ
と他のデータ交換網間のインターワークにより７ビツト
毎に１つの無効ビットを挿入されて６４ Ｋｂｐｓに変
換された受信データＲｘＤから相手端末の有効な５６
ＫｂｐｓのデータＲｘを得ることができる。
システムバス４から先と同じマスクタイミングデータが
シフトレジスタ３に取込まれると、先と同し受信動作が
行われ、受信データＲＸＤは８番目の無効ビットを削除
されて取込まれる。このような受信動作を繰返すことに
より８ビツト毎の１ビツトを削除していけば、ｌ５ＤＮ
と他のデータ交換網間のインターワークにより７ビツト
毎に１つの無効ビットを挿入されて６４ Ｋｂｐｓに変
換された受信データＲｘＤから相手端末の有効な５６
ＫｂｐｓのデータＲｘを得ることができる。
次に、第２のデータ転送部６ては６４ Ｋｂｐｓの同期
クロックＣＬＫをフリップフロップ６１人力しており、
これによりフリップフロップ６］は同期クロックＣＬＫ
の立上りでシフトレジスタ２内のマスクタイミングデー
タをノット回路６２を介して１ビツトづつロードし、ロ
ードした反転マスクタイミングデータを送信データ処理
部７に送出する。
クロックＣＬＫをフリップフロップ６１人力しており、
これによりフリップフロップ６］は同期クロックＣＬＫ
の立上りでシフトレジスタ２内のマスクタイミングデー
タをノット回路６２を介して１ビツトづつロードし、ロ
ードした反転マスクタイミングデータを送信データ処理
部７に送出する。
この結果、反転マスクタイミングデータはマスクタイミ
ングデータがシフトレジスタ３に取込まれた時点よりも
同期クロックＣＬ Ｋの１周期遅れて（第２図（ｅ）に
示す）、フリップフロップ６〕から送信データ処理部６
２に人力される。
ングデータがシフトレジスタ３に取込まれた時点よりも
同期クロックＣＬ Ｋの１周期遅れて（第２図（ｅ）に
示す）、フリップフロップ６〕から送信データ処理部６
２に人力される。
一方、シリアル通信用プロセッサ２は送信用同期クロッ
クＴＸＣＬＫに同期してその立下かりてデータを送信デ
ータ処理部７に順次送出している。このため、同期クロ
ックＣＬＫの１番目のビットから７番目のビットまでの
それぞれの立下かりてデータＴｘが順次送出され、同期
クロックＣＬ Ｋの８番目のビットの立下がりでデータ
か送出されない。
クＴＸＣＬＫに同期してその立下かりてデータを送信デ
ータ処理部７に順次送出している。このため、同期クロ
ックＣＬＫの１番目のビットから７番目のビットまでの
それぞれの立下かりてデータＴｘが順次送出され、同期
クロックＣＬ Ｋの８番目のビットの立下がりでデータ
か送出されない。
送信データ処理部７はシリアル通信プロセッサ２からの
データＴｘを順次入力して該データを順次出力するとと
もに、第２のデータ転送部６からの反転マスクタイミン
グデータの立上りのタイミング、つまり同期クロックＣ
ＬＫの８番目のビ・ントの立上りで予め定められたダミ
ービ・ソトを挿入して出力する。すなわち、シリアル通
信ブロセ・ンサ２から出力されたデータＴｘに対して同
期クロ・ンクＣ１、Ｋの８番目のビットタイミングて夕
゛ミービ、ントか挿入され、これにより形成された送信
データＴＸＤが送信される。なお、このダミービ・ソト
は値“０″または値“１“を示すものと予め定められて
いる。
データＴｘを順次入力して該データを順次出力するとと
もに、第２のデータ転送部６からの反転マスクタイミン
グデータの立上りのタイミング、つまり同期クロックＣ
ＬＫの８番目のビ・ントの立上りで予め定められたダミ
ービ・ソトを挿入して出力する。すなわち、シリアル通
信ブロセ・ンサ２から出力されたデータＴｘに対して同
期クロ・ンクＣ１、Ｋの８番目のビットタイミングて夕
゛ミービ、ントか挿入され、これにより形成された送信
データＴＸＤが送信される。なお、このダミービ・ソト
は値“０″または値“１“を示すものと予め定められて
いる。
このような送信動作を繰返すことにより７ビツト毎に１
つのダミービットを挿入していけば、当該通信端末より
送信された送信データＴｘＤは６４Ｋｂｐｓであり、ｌ
５ＤＮと他のデータ交換網間のインターワークにより８
ビツト毎に１つのダミービットを削除されて５６ Ｋｂ
ｐｓに変換され、この有効な５６ Ｋｂｐｓのデータが
相手端末で受信されることとなる。
つのダミービットを挿入していけば、当該通信端末より
送信された送信データＴｘＤは６４Ｋｂｐｓであり、ｌ
５ＤＮと他のデータ交換網間のインターワークにより８
ビツト毎に１つのダミービットを削除されて５６ Ｋｂ
ｐｓに変換され、この有効な５６ Ｋｂｐｓのデータが
相手端末で受信されることとなる。
このように本実施例では１番目のビットから７番目のビ
ットまでを値“コ−“とし、かつ８番目のビットを値“
Ｏ′に設定したマスクタイミンクデータに基づいて、受
信データの８ビツト毎の１ビツトを削除して６４ Ｋｂ
ｐｓの受信データから有効な５６ Ｋｂｐｓのデータを
抽出するとともに、送信される有効な５６Ｋｂｐｓのデ
ータの７ビツト毎に１つのダミービットを挿入して６４
Ｋｂｐｓの送信データを形威し、これによりデータ通
信速度が５６ Ｋｂｐｓの相手端末とのデータ通信を可
能にしている。
ットまでを値“コ−“とし、かつ８番目のビットを値“
Ｏ′に設定したマスクタイミンクデータに基づいて、受
信データの８ビツト毎の１ビツトを削除して６４ Ｋｂ
ｐｓの受信データから有効な５６ Ｋｂｐｓのデータを
抽出するとともに、送信される有効な５６Ｋｂｐｓのデ
ータの７ビツト毎に１つのダミービットを挿入して６４
Ｋｂｐｓの送信データを形威し、これによりデータ通
信速度が５６ Ｋｂｐｓの相手端末とのデータ通信を可
能にしている。
同様に、例えば１番目のビットから６番目のビットまで
を値“１”とし、かつ７番目と８番目の各ビットを値“
○”としたマスクタイミングデータを設定すれば、この
マスクタイミングデータに基づいて受信データの８ビツ
ト毎の２ビツトを削除して６４ Ｋｂｐｓの受信データ
から４８ Ｋｂｐｓのデータを抽出するとともに、送信
しようとする４８Ｋｂｐｓのデータの６ビツト毎に２つ
のダミービットを挿入して６４ Ｋｂｐｓの送信データ
を形成することができ、この場合はデータ通信速度が４
８ Ｋｂｐｓの相手端末とのデータ通信をなすことがで
きる。
を値“１”とし、かつ７番目と８番目の各ビットを値“
○”としたマスクタイミングデータを設定すれば、この
マスクタイミングデータに基づいて受信データの８ビツ
ト毎の２ビツトを削除して６４ Ｋｂｐｓの受信データ
から４８ Ｋｂｐｓのデータを抽出するとともに、送信
しようとする４８Ｋｂｐｓのデータの６ビツト毎に２つ
のダミービットを挿入して６４ Ｋｂｐｓの送信データ
を形成することができ、この場合はデータ通信速度が４
８ Ｋｂｐｓの相手端末とのデータ通信をなすことがで
きる。
したがって、マスクタイミングデータを適宜に設定する
たけて、異なる複数のデータ通信速度を有するそれぞれ
の相手端末と通信することかでき、これらの相手端末毎
に整合をとるためのそれぞれの専用回路、並びにこれら
の専用回路を切替える必要がない。
たけて、異なる複数のデータ通信速度を有するそれぞれ
の相手端末と通信することかでき、これらの相手端末毎
に整合をとるためのそれぞれの専用回路、並びにこれら
の専用回路を切替える必要がない。
［発明の効果］
以上説明したように本発明によれば、異なる複数のデー
タ通信速度毎に適宜なマスクタイミングを設定すること
により、これらのデータ通信速度に対するそれその整合
をとりうるので、回路構成の複雑化、およびコストの高
騰を招くことがない通信端末装置を提供することがてき
る。
タ通信速度毎に適宜なマスクタイミングを設定すること
により、これらのデータ通信速度に対するそれその整合
をとりうるので、回路構成の複雑化、およびコストの高
騰を招くことがない通信端末装置を提供することがてき
る。
第１図は本発明に係わる通信端末装置の一実施例を示す
ブロック図、第２図は第１図に示した実施例における各
信号のタイミングチャート、第３図は異なるデータ通信
速度の２つの端末間の通信網を概略的に例示する図であ
る。 １・・送受同期部、２・・・シリアル通信プロセッサ、
３・・・シフトレジスタ、４・・・システムバス、５・
・・第１のデータ転送部、６・・・第２のデータ転送部
、７・・・送信データ処理部、１１・・・アント回路、
１２゜５１、．６２・・・ノット回路、５２．６１・・
フリップフロップ。
ブロック図、第２図は第１図に示した実施例における各
信号のタイミングチャート、第３図は異なるデータ通信
速度の２つの端末間の通信網を概略的に例示する図であ
る。 １・・送受同期部、２・・・シリアル通信プロセッサ、
３・・・シフトレジスタ、４・・・システムバス、５・
・・第１のデータ転送部、６・・・第２のデータ転送部
、７・・・送信データ処理部、１１・・・アント回路、
１２゜５１、．６２・・・ノット回路、５２．６１・・
フリップフロップ。
Claims (1)
- 【特許請求の範囲】 データ通信速度が異なる相手端末との間でデータ通信を
行う通信端末装置において、 前記相手端末のデータ通信速度に基づいて、当該通信端
末装置のデータ通信速度に対応する同期クロックを周期
的に削除するマスクタイミングを設定する設定手段と、 前記相手端末からの受信データを前記同期クロックに同
期して受信し、かつ該受信を前記マスクタイミングで無
効にする受信手段と、 前記相手端末への送信データを前記同期クロックに同期
して送信し、かつ所定のダミービットを前記マスクタイ
ミングで挿入して送信する送信手段と を備えたことを特徴とする通信端末装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057340A JPH03258132A (ja) | 1990-03-08 | 1990-03-08 | 通信端末装置 |
| CA002037488A CA2037488C (en) | 1990-03-08 | 1991-03-07 | Communication terminal equipment |
| US07/666,065 US5260977A (en) | 1990-03-08 | 1991-03-07 | Communication terminal equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057340A JPH03258132A (ja) | 1990-03-08 | 1990-03-08 | 通信端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03258132A true JPH03258132A (ja) | 1991-11-18 |
Family
ID=13052841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057340A Pending JPH03258132A (ja) | 1990-03-08 | 1990-03-08 | 通信端末装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5260977A (ja) |
| JP (1) | JPH03258132A (ja) |
| CA (1) | CA2037488C (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2695275B1 (fr) * | 1992-08-27 | 1994-10-14 | Telecommunications Sa | Procédé et équipement de compression-décompression de données pour terminal synchrone. |
| FR2768357B1 (fr) | 1997-09-18 | 1999-11-05 | Snecma | Procede d'assemblage ou de rechargement par brasage-diffusion de pieces en aluminiure de titane |
| US8700818B2 (en) * | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484327A (en) * | 1983-05-02 | 1984-11-20 | The United States Of America As Represented By The Secretary Of The Army | Pulse code modulation rate converter |
| KR910001743B1 (ko) * | 1986-11-28 | 1991-03-22 | 미쓰비시덴기 가부시기가이샤 | 데이타 멀티 플렉스 전송 장치 |
-
1990
- 1990-03-08 JP JP2057340A patent/JPH03258132A/ja active Pending
-
1991
- 1991-03-07 US US07/666,065 patent/US5260977A/en not_active Expired - Fee Related
- 1991-03-07 CA CA002037488A patent/CA2037488C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5260977A (en) | 1993-11-09 |
| CA2037488C (en) | 1996-08-27 |
| CA2037488A1 (en) | 1991-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607364A (en) | Multimode data communication system | |
| CA1280217C (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
| US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
| JPH10145458A (ja) | パケット通信用ｔ１ネットワークのループバック装置 | |
| US4720828A (en) | I/o handler | |
| JPH03258132A (ja) | 通信端末装置 | |
| JP2004531150A (ja) | 多位相符号化プロトコル及びバスの同期化 | |
| JP2002368727A (ja) | 半導体集積回路 | |
| EP0405041B1 (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
| JPS62252231A (ja) | 情報伝送方式 | |
| US5414740A (en) | Synchronous communication system having multiplexed information transfer and transition phases | |
| US5942996A (en) | Apparatus and method enabling unimpeded communication between different classes of equipment utilizing different byte protocols | |
| JP3165117B2 (ja) | サブレートの非同期信号の多重化方法と送信装置及び 受信装置 | |
| KR900002476B1 (ko) | 시분할 다중통신 시스템에 있어서 동기신호 발생 및 자국 및 타국 데이타의 결합회로 | |
| EP1337128A1 (en) | Cell counter for utopia interface | |
| JP2532405Y2 (ja) | データ伝送回路 | |
| JP3461784B2 (ja) | 通信方法 | |
| JPH05235916A (ja) | データ転送装置 | |
| JPH01152843A (ja) | データ伝送方式 | |
| JPH03165647A (ja) | 割込み制御方式 | |
| JPS62154932A (ja) | 複数の装置相互間のデ−タ伝送システム | |
| JPH0815275B2 (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 | |
| JPH11184672A (ja) | シリアルデータ保持回路 | |
| JPH0614029A (ja) | 通信制御用半導体装置 | |
| JPH07271831A (ja) | 論理シミュレーション装置 |