JPH0326067A - Color picture reader - Google Patents

Color picture reader

Info

Publication number
JPH0326067A
JPH0326067A JP1160126A JP16012689A JPH0326067A JP H0326067 A JPH0326067 A JP H0326067A JP 1160126 A JP1160126 A JP 1160126A JP 16012689 A JP16012689 A JP 16012689A JP H0326067 A JPH0326067 A JP H0326067A
Authority
JP
Japan
Prior art keywords
signal
color
circuit
sequential
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1160126A
Other languages
Japanese (ja)
Inventor
Toshitake Hirasawa
平沢 利勇
Teruhiko Uno
輝比古 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1160126A priority Critical patent/JPH0326067A/en
Publication of JPH0326067A publication Critical patent/JPH0326067A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Color Image Communication Systems (AREA)

Abstract

PURPOSE:To simplify the constitution of a picture processing means processing such as linear interpolation, line density conversion or contour emphasis by providing a signal arrangement conversion means converting a point sequential signal into a line sequential signal. CONSTITUTION:A signal arrangement conversion means 15 converting R, G, B point sequential signals into R, G, B line sequential signals is provided to a pre-stage of a picture processing means (such as a linear interpolation circuit 12, a line density conversion circuit 13 and a contour emphasis circuit 14 or the like) whose picture processing is easier for the input of the picture information of R, G, B line sequential signals. Since three circuits have been required for a conventional reader to process three R, G, B colors simultaneously for the R, G, B point sequential signals, this system is enough to employ only one circuit. Thus, the constitution of the picture processing means such as linear interpolation, line density conversion or contour emphasis is simplified and the cost is reduced.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、いわゆる点順次方式のカラー撮像素子を用い
てカラー画像を読取るカラースキャナなどのカラー画像
読取装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a color image reading device such as a color scanner that reads a color image using a so-called dot-sequential color image sensor.

(従来の技術) 従来、いわゆる点順次方式のカラー撮像素子として、よ
く使われるものに密着形のCCD形カラーイメージセン
ザがある。このカラーイメージセンサの表面には、R(
赤),G(緑),B(青)の色分解フィルタが形成され
ていて、この色フィルタは、第6図に示すように各セン
サに対応したR,G,Bの色フィルタの配列から購戊さ
れている。
(Prior Art) Conventionally, a contact-type CCD type color image sensor is commonly used as a so-called dot-sequential type color image sensor. The surface of this color image sensor has R(
A color separation filter of red), G (green), and B (blue) is formed, and this color filter is separated from the array of R, G, and B color filters corresponding to each sensor as shown in Figure 6. It has been purchased.

このようなカラーイメージセンサを用いたカラー画像読
取装置の構成を第7図に示す。すなわち、光源1からの
光を原稿2に照射し、その反射光を光学系3を介して前
述のように構成されたカラーイメージセンサ4に結像さ
せる。このカラーイメージセンザ4のR,G,Bの色フ
ィルタにより、画像情報がR,G,Bの3色に分解され
てカラーイメージセンサ4に入射され、アナログ色信号
に変換される。このアナログ色信号は、カラーイメージ
センサ4のR,G,Bの色フィルタが並んでいる順番で
、第8図に示すように、カラーイメージセンサ4から時
系列に順次出力される。
FIG. 7 shows the configuration of a color image reading device using such a color image sensor. That is, the original 2 is irradiated with light from the light source 1, and the reflected light is imaged on the color image sensor 4 configured as described above via the optical system 3. Image information is separated into three colors of R, G, and B by the R, G, and B color filters of the color image sensor 4, and is input to the color image sensor 4, where it is converted into an analog color signal. The analog color signals are sequentially output from the color image sensor 4 in time series in the order in which the R, G, and B color filters of the color image sensor 4 are lined up, as shown in FIG.

通常、このようにR,G,B,R,G,・・・というよ
うな一定の順番で信号が時系列に送られる方式を、いわ
ゆる点順次方式といわれている。また、第9図に示すよ
うに、R系列,G系列,B系列,R系列,G系列,・・
・というような一定の順番で信号が時系列に送られる方
式を、いわゆる線順次方式といわれている。
Usually, a method in which signals are sent in time series in a fixed order such as R, G, B, R, G, . . . is called a so-called point sequential method. Moreover, as shown in FIG. 9, R sequence, G sequence, B sequence, R sequence, G sequence,...
A method in which signals are sent chronologically in a fixed order is called a line sequential method.

さて、カラーイメージセンサ4から出力されたR,G,
Bの点順次アナログ色信号は、A/D変換器5によって
R.G,Bの点順次デジタル信号に変換され、シ5、一
ディング回路6を通ることにより、光源1の光量むらな
どが補正される。その後、画像処理部(画像処理手段)
7によって色補正、線形補間、線密度変換、輪郭強調な
どの画像処理がなきれる。画像処理部7は、第10図に
示すように、色補正回路(色補正手段)11、線形補間
回路]2、線密度変換回路13、および輪郭強調・ぼか
し画像処理回路14によって構威されでいる。
Now, R, G, output from the color image sensor 4,
The B dot sequential analog color signal is converted to R.B by the A/D converter 5. The signals are sequentially converted into digital signals of G and B, and passed through a screening circuit 5 and a matching circuit 6, thereby correcting unevenness in the amount of light from the light source 1. After that, the image processing section (image processing means)
7 eliminates image processing such as color correction, linear interpolation, line density conversion, and edge enhancement. As shown in FIG. 10, the image processing section 7 includes a color correction circuit (color correction means) 11, a linear interpolation circuit 2, a linear density conversion circuit 13, and an edge enhancement/blurring image processing circuit 14. There is.

色補正回路11は、読取った画像情報を原稿の色に忠実
に再現させるための画像処理の1つである。光源、色フ
,イルタ、カラ・・イメージセンサなどの分光特性ελ
間の視覚特性との違いにより、原稿の色とその読取った
画像情報をディスプレイなどに表示出力させた色と比較
した場合、色に差が生じてしまう。そこで、色再現性を
よくするために、読取ったR.,G,Bの信号をマトリ
ックス回路でR’ ,G’ ,B’の信号に補正する。
The color correction circuit 11 is a type of image processing for faithfully reproducing the read image information in the colors of the original. Spectral characteristics ελ of light sources, color filters, color image sensors, etc.
Due to the difference in visual characteristics between images, when comparing the color of a document and its read image information with the color displayed on a display or the like, there will be a difference in color. Therefore, in order to improve color reproducibility, the read R. , G, and B signals are corrected to R', G', and B' signals using a matrix circuit.

すなわち、 することができる。That is, can do.

のような式により、同一画素のR,G,B信号から色食
換処理を行なう。
Color replacement processing is performed from the R, G, and B signals of the same pixel using the following equation.

線形補間回路12は、点順次センサのは置補正を行なう
。すなtち、カラーイメージセンザ4は、第6図に示す
ようにR,G,Bセンサが読取方向に隣り合って配置さ
れている。それ故、原稿の濃度変化が急な場所を読取っ
た場合、ある1画素のR,G,Bセンサは、それぞれで
異なる原稿の濃度地点を読取るために、その点の本来の
R,G,Bの比率と異なった情報が読込まれてしまう。
The linear interpolation circuit 12 performs point-sequential sensor placement correction. That is, the color image sensor 4 has R, G, and B sensors arranged adjacent to each other in the reading direction, as shown in FIG. Therefore, when reading a place on a document where the density changes rapidly, each pixel's R, G, B sensor will read the original R, G, B sensor at that point in order to read a different density point on the document. Information that differs from the ratio is read.

そこで、Gの色フィルタに対応したセンサの場所を基準
にして、次のように線形捕間演算を行なうことにより、
データR,Bを6の色フィルタに対応したセンサの場所
から得られたデータに補正たとえば、主走査方向に第1
1図(a)に示した白黒原稿の濃度変化部分aを読取る
場合を考える。1画素目の色情報は、各色フィルタの読
取位置の違いにより、第11図(b)に示したデータR
i,Gf,B1εなる。このここは、無彩色原稿を読取
ったにもかかわらず、3色の画像情報の比率が異なる故
に、出力画像に色のにじみを生じさせる原因になる。第
11図(b)の場合、Rが少な<、Bが多いので、この
点の色は青みがかる。
Therefore, by performing a linear interpolation calculation as follows, using the location of the sensor corresponding to the G color filter as a reference,
Data R and B are corrected to the data obtained from the sensor location corresponding to the 6 color filters.For example, the first
Consider the case of reading a density-changing portion a of a black-and-white document shown in FIG. 1(a). The color information of the first pixel is the data R shown in FIG. 11(b) due to the difference in the reading position of each color filter.
i, Gf, B1ε. This causes color bleeding to occur in the output image because the ratio of image information of the three colors is different even though an achromatic original is read. In the case of FIG. 11(b), since R is small and B is large, the color at this point is bluish.

そこで、上式で補正することにより、データRl,Bl
は、第11図(c)に示すようにRIBl’に変換され
、色のにじみをなくすことができる。
Therefore, by correcting using the above formula, the data Rl, Bl
is converted to RIBl' as shown in FIG. 11(c), and color blur can be eliminated.

線密度変換回路13は、たとえば読取密度18本/Il
で読まれたR,G,B色信号を読取密度8本/amに変
換するには、次のように補正を行なう。
The linear density conversion circuit 13 has a reading density of 18 lines/Il, for example.
In order to convert the R, G, and B color signals read with a reading density of 8 lines/am, the following correction is performed.

輪郭強調・ぼかし画像処理回路14は、ある変換しよう
とする画素の近傍の画素の同じ色信号により変換式が決
定される。
In the contour enhancement/blurring image processing circuit 14, a conversion formula is determined based on the same color signals of pixels in the vicinity of a certain pixel to be converted.

以上により、色補正回路11は同一画素のR.G,B信
号により処理が行われ、線形補同回路12、線密度変換
回路13、および輪郭強調・ぼかし画像処理回路14に
おいては、隣り合う同色信号により処理が行われること
がわかる。
As described above, the color correction circuit 11 performs the R. It can be seen that processing is performed using the G and B signals, and processing is performed using adjacent same color signals in the linear complementary circuit 12, the linear density conversion circuit 13, and the edge enhancement/blurring image processing circuit 14.

これまでは、全ての画像処理の回路構成をR,G,B点
順次信号を人力として扱っていた。このため、R,G,
B点順次信号の人力が望ましい色補正回路のみならず、
R,G,B線順次信号による処理が望ましい線形補間、
線密度変換、輪郭強調などの各回路までが、R,G.B
点順次信号により処理されていた。
Up until now, all image processing circuit configurations have been handled manually using R, G, and B point sequential signals. For this reason, R, G,
Not only color correction circuits where manual input of B-point sequential signals is desirable, but also
Linear interpolation, which is preferably processed by R, G, B line sequential signals;
The circuits for line density conversion, contour enhancement, etc. are R, G. B
It was processed using point sequential signals.

したがって、線形補間、線密度変換、輪郭強調などの各
回路構成のなかで、隣り合う同色の画像情報との演算を
行なうときには、他の2色を一旦バッファに格納して、
3つ目に来る同色データを待たなければならず、回路構
戊やタイミングが複雑になるという欠点があった。また
、回路によっては、R処理用の回路、G処理用の回路、
B処理用の回路の合計3つの回路が必要となることもあ
った。
Therefore, in circuit configurations such as linear interpolation, line density conversion, and edge enhancement, when performing calculations with image information of adjacent same colors, the other two colors are temporarily stored in a buffer, and then
This has the disadvantage that it is necessary to wait for the third data of the same color, which complicates the circuit structure and timing. Also, depending on the circuit, there may be a circuit for R processing, a circuit for G processing,
In some cases, a total of three circuits for B processing were required.

(発明が解決しようとする課題) 上記したように、線形補間、線密度変換、輪郭強調など
の画像処理手段において、R,G.B点順次信号の画像
情報が人力されていたので、回路構成が非常に複雑かつ
大規模になり、コスト高となる問題があった。
(Problem to be Solved by the Invention) As described above, in image processing means such as linear interpolation, line density conversion, and edge enhancement, R, G. Since the image information of the B-point sequential signal was manually generated, the circuit configuration became extremely complex and large-scale, resulting in high costs.

そこで、本発明は、綿形補間、線密度変換、輪郭強調な
どの画像処理手段の構戊が著1,<簡略化することが可
能となり、コストの低威も図り得るカラー画像読取装置
を提供することを目的とする。
SUMMARY OF THE INVENTION Therefore, the present invention provides a color image reading device in which the structure of image processing means such as cotton interpolation, linear density conversion, and edge enhancement can be significantly simplified and the cost can be reduced. The purpose is to

[発明の構或] (課題を解決するための手段) 本発明のカラー画像読取装置は、原稿からの光を受光し
、光電変換して点順次信号を出力する点順次方式のカラ
ー撮像素子と、このカラー撮像素子から出力される点順
次信号を線順次信号に変換するfj号配列変換手段と、
この信号配列変換手段から出力される線順次信号により
所定の画像処理を行なう画像処理手段εを具備したこと
を特徴とする。
[Structure of the Invention] (Means for Solving the Problems) The color image reading device of the present invention includes a dot-sequential color image sensor that receives light from a document, photoelectrically converts it, and outputs a dot-sequential signal. , fj array conversion means for converting a point sequential signal output from the color image sensor into a line sequential signal;
It is characterized by comprising an image processing means ε that performs predetermined image processing using the line sequential signal output from the signal array conversion means.

[作用] たとえばR,G,B線順次信号の画像情報が入力された
方が画像処理し易い画像処理手段(たとえば線形補間、
線密度変換、輪郭強調などの各回路など)の前に、R,
G.B点順次信号からR.G,B線順次信号への信号配
列変換手段を設けることにより、たとえば従来はR,G
.B点順次信号のために、R,G,Hの3色を同時に処
理するため、3個の回路が必要になっていたのを、1個
の回路で済ますことができる。したがって、線形補間、
線密度変換、輪郭強調などの画像処理手段の構成が著し
く簡略化することが可能となり、コストの低減も図り得
る。
[Function] For example, image processing means (for example, linear interpolation,
Before each circuit (line density conversion, contour enhancement, etc.),
G. From the B point sequential signal to the R. By providing a signal arrangement conversion means to G and B line sequential signals, for example,
.. Since the three colors of R, G, and H are processed simultaneously for the B-point sequential signal, the three circuits that would have been required can be replaced with one circuit. Therefore, linear interpolation,
The configuration of image processing means for linear density conversion, edge enhancement, etc. can be significantly simplified, and costs can also be reduced.

(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。本発明は、第2図に示すように、画像処理部7内の
色補正回路11と線形補間回路12との間にR,G,B
点順次デジタル信号からR,G.B線順次デジタル信号
への順次変換回路(信号配列変換手段)15を設けたも
のである。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. In the present invention, as shown in FIG. 2, R, G, B
R, G. from point sequential digital signal. A sequential conversion circuit (signal array conversion means) 15 for converting B line sequential digital signals is provided.

変換回路15は、たとえば第1図に示すように、RAM
 (ランダム・アクセス・メモリ)21のバッファメモ
リを使用することにより、点順次から線順次へのライン
データの変換を行なっている。
The conversion circuit 15 includes, for example, a RAM, as shown in FIG.
(Random access memory) By using a buffer memory 21, line data is converted from point sequential to line sequential.

信号HSYNCは、1ライン分のデータがRAM21か
ら読出されている間、“H”レベルになるクロックパル
スである。
The signal HSYNC is a clock pulse that is at the "H" level while one line of data is being read from the RAM 21.

信号WCKは、RAM2 1のリード/ライト信号、ラ
イトアドレスカウンタ22のクロツクパルス、位相反転
回路25の入力、および、アドレスセレクタ24のセレ
クト信号に使用される。
Signal WCK is used as a read/write signal for the RAM 21, a clock pulse for the write address counter 22, an input for the phase inversion circuit 25, and a select signal for the address selector 24.

クロック信号WCK2は、信号WCKの3倍の周波数の
信号であり、リードアドレスカウンタ23のクロックに
使用される。
Clock signal WCK2 is a signal with a frequency three times that of signal WCK, and is used as a clock for read address counter 23.

信号COLは、リードアドレスカウンタ23のアドレス
ロード信号入力端に入力されている。
The signal COL is input to the address load signal input terminal of the read address counter 23.

ライトアドレスカウンタ22は、信号WCKを基に書込
みアドレス信号WADRを発生する。書込みアドレス信
号WADRは、アドレスセレクタ24を通り、現在、書
込中のRAM21の最上位ビットを除いたアドレスピン
に接続される。
Write address counter 22 generates write address signal WADR based on signal WCK. The write address signal WADR passes through the address selector 24 and is connected to the address pins of the RAM 21 that are currently being written, except for the most significant bit.

リードアドレスカウンタ23は、信号WCKを基に読出
しアドレス信号RADRを発生する。読出しアドレス信
号RADRは、アドレスセレクタ24を通り、現在、読
出中のRAM21の最上位ビットを除いたアドレスビン
に接続される。
Read address counter 23 generates read address signal RADR based on signal WCK. The read address signal RADR passes through the address selector 24 and is connected to the address bins of the RAM 21 that are currently being read except for the most significant bit.

ラッチ回路26には、R,G,B点順次デジタル信号(
色補正回路11の出力)が入力され、信号WCKがラッ
チ信号として入力される。
The latch circuit 26 receives R, G, and B point sequential digital signals (
The output of the color correction circuit 11) is input, and the signal WCK is input as a latch signal.

ラッチ回路27には、R,G,B線順次的にデジタル信
号(RAM21の出力)が入力されるεともに、ラッチ
信号LCHが人力され、ここから完全なR,G,B線順
次デジタル信号として出力される。
The latch circuit 27 receives the digital signal ε (output of the RAM 21) sequentially for the R, G, and B lines, as well as the latch signal LCH, which is then input as a complete sequential digital signal for the R, G, and B lines. Output.

位相反転回路25は、D形フリブプフロップ31と排他
的論理和回路32とによって構或され、信号WCKと信
号HSYNCとが入力され、1ラインごとに位相反転さ
れた信号WCKIを出力させる。この信号WCK1は,
RAM21のアドレス最上位ビットにクロック信号とし
て入力されている。
The phase inversion circuit 25 is constituted by a D-type flip-flop 31 and an exclusive OR circuit 32, receives the signal WCK and the signal HSYNC, and outputs a signal WCKI whose phase is inverted for each line. This signal WCK1 is
It is input as a clock signal to the most significant bit of the address of the RAM 21.

RAM2 1は、2ライン分のデジタル信号を記憶でき
るラインデータバッファであり、アドレスの最上位ビッ
トを変化させることにより、2つのブロックにそれぞれ
1ライン分のデータ領域を割り当てている。(たとえば
、15ビットのアドレスのRAMとすると、OH〜3f
ffHの領域と4000H〜7fffHの領域に分割し
て、それぞれ1ライン分のデータを格納する。)以下、
アドレスの最上位ビットが“L”レベルのときのデータ
ブロックをAブロックとし、“H0レベルのときのデー
タブロックをBブロックとし、RAM2 1の書込みと
読出しのタイミングを第3図に示す。ある1ラインの読
取時において、RAM2 1は書込みと読出しの両方を
行なっているが、信号WCKIと信号WCKが同位相の
場合、RAM21の読出時には、信号WCKIが’H−
レベルとなり、Bブロックから読出しを行ない、書込時
には、信号WCKIがd L II レベルにより、A
ブロックへ書込みを行なう。信号WCKIと信号WCK
が逆位相の場合、Bブロックが書込み領域となり、Aブ
ロックが読出し領域となる。
The RAM 21 is a line data buffer that can store two lines of digital signals, and by changing the most significant bit of the address, one line of data area is allocated to each of the two blocks. (For example, if it is a 15-bit address RAM, OH~3f
It is divided into an area of ffH and an area of 4000H to 7fffH, and data for one line is stored in each area. )below,
The data block when the most significant bit of the address is at "L" level is called A block, and the data block when it is at "H0 level" is called B block. Figure 3 shows the timing of writing and reading from RAM21. When reading a line, the RAM 21 performs both writing and reading, but if the signal WCKI and the signal WCK are in the same phase, the signal WCKI becomes 'H-' when reading from the RAM 21.
level, read from B block, and when writing, signal WCKI becomes d L II level, and A
Write to block. Signal WCKI and signal WCK
If they are in opposite phase, the B block becomes the write area and the A block becomes the read area.

次に、動作の流れを説明する。説明の簡略化のため、信
号WCKIが信号WCKと同じ場合を考える。まず、R
AM21への書込時(信号WCKが“L“レベルのとき
)について第4図を参照して説明する。R,G,B点順
次デジタル信号は、信号WCKの立上がりのタイミング
にてラッチ回路26にラッチされる。
Next, the flow of operation will be explained. To simplify the explanation, consider a case where signal WCKI is the same as signal WCK. First, R
The writing to AM21 (when signal WCK is at "L" level) will be explained with reference to FIG. The R, G, and B point sequential digital signals are latched by the latch circuit 26 at the rising timing of the signal WCK.

一方、書込用のライトアドレスカウンタ221;より、
アドレス「OH」からカウントアップされた書込みアド
レス信号WADRは、信号W C K 1とともにRA
M2 1にアドレス信号として入力される。
On the other hand, from the write address counter 221 for writing,
The write address signal WADR counted up from the address "OH" is sent to the RA along with the signal WCK1.
It is input to M21 as an address signal.

ここで、信号WCKIは“L”レベル、つまり、データ
ブロックAに書込み領域が指定されているので、ラッチ
回路26にラッチされたR,G,B点順次デジタル信号
は、ブロックAにアドレス「OH」から順番に1ライン
分書込まれる。
Here, since the signal WCKI is at the "L" level, that is, the write area is designated in the data block A, the R, G, B point sequential digital signal latched by the latch circuit 26 is sent to the block A at the address "OH". ”, one line is written in order.

次に、RAM21からの読出時(信号WCKが“H′レ
ベルのとき)について第5図を参照して説明する。続出
用のリードアドレスカウンタ23から出力される読出し
アドレス信号RADRは、信号HSYNCの立上がり後
、信号WCKの3倍の速さの信号WCK2をクロック信
号として、初期アドレスroHJからカウントアップさ
れる。
Next, the reading from the RAM 21 (when the signal WCK is at "H' level) will be explained with reference to FIG. 5. The read address signal RADR output from the read address counter 23 for continuous reading is After rising, the signal WCK2, which is three times faster than the signal WCK, is used as a clock signal to count up from the initial address roHJ.

アドレスセレクタ24に入力されているセレクタ信号の
“H”レベル時のタイミングで、読出しアドレス信号R
ADR (データR1データGが格納されている場所を
示すアドレス出力時)は、RAM2 1のアドレスに順
次入力される。
At the timing when the selector signal input to the address selector 24 is at "H" level, the read address signal R
ADR (when outputting an address indicating the location where data R1 and data G are stored) is sequentially input to the addresses of the RAM21.

このとき、信号WCKは“H”レベル、つまり、データ
ブロックBに読出し領域が指定されているので、現在R
AM21のBブロックに書込まれている1ライン前の画
像情報が、読出しアドレス信号RADRにより、第5図
に示すように出力される。このRAM2 1からの出力
信号はラッチ回路27に入力され、ラッチ信号LCHの
立上がりにより、データGをカットしてデータRを順次
出力させる。
At this time, the signal WCK is at the "H" level, that is, the readout area is designated as data block B, so the current R
The image information of the previous line written in the B block of AM21 is output as shown in FIG. 5 by the read address signal RADR. This output signal from the RAM 21 is input to the latch circuit 27, and when the latch signal LCH rises, data G is cut and data R is sequentially output.

次に、信号COLの′L′レベル時に、初期アドレスが
「IH」にセットされ、そこからカウントアップされ、
同様に、データGが順次出力される。最後に、信号CO
Lの“L”レベル時に、初期アドレスが「2H」にセッ
トされ、そこからカウントアップされ、同様に、データ
Bが順次出力される。
Next, when the signal COL is at the 'L' level, the initial address is set to "IH" and is counted up from there.
Similarly, data G is sequentially output. Finally, the signal CO
When the L level is "L", the initial address is set to "2H", the count is increased from there, and data B is sequentially output in the same way.

また、信号WCKIが信号WCKと同位相のとき、ブロ
ックBが書込みブロックになり、ブロックAが読出しブ
ロックになって、前述した動作が行なわれる。
Further, when signal WCKI is in the same phase as signal WCK, block B becomes a write block, block A becomes a read block, and the above-described operations are performed.

このような変換回路15であれば、R,G,B点順次信
号からR,G,B線順次信号へ容易に変換することがで
きる。したがって、R,G,B線順次信号の画像情報が
入力された方が画像処理し易い回路(線形補間回路12
、線密度変換回路13、輪郭強調・ぼかし画像処理′回
路14など)の前に上記変換回路15を設けることによ
り、従来はR,G,B点順次信号のために、R,G,B
の3色を同時に処理するため、それぞれ3個の回路が必
要になっていたのを、1個の回路で済ますことができる
。これにより、線形補間、線密度変換、輪郭強調などの
画像処理部7の構成が著しく簡略化することが可能とな
り、コストの低減も図り得る。
With such a conversion circuit 15, it is possible to easily convert an R, G, B point sequential signal into an R, G, B line sequential signal. Therefore, it is easier to process images by inputting image information of R, G, and B line sequential signals (linear interpolation circuit 12
, linear density conversion circuit 13, edge enhancement/blur image processing circuit 14, etc.), it is possible to
Since three colors are processed simultaneously, the previously required three circuits for each color can now be processed with one circuit. This makes it possible to significantly simplify the configuration of the image processing unit 7 for linear interpolation, line density conversion, edge enhancement, etc., and also to reduce costs.

[発明の効果] 以上詳述したように本発明によれば、線形補間、線密度
変換、輪郭強調などの画像処理手段の構成が著しく簡略
化するこεが可能となり、コストの低減も図り得るカラ
ー画像読取装置を提供できる。
[Effects of the Invention] As detailed above, according to the present invention, it is possible to significantly simplify the configuration of image processing means such as linear interpolation, linear density conversion, and edge enhancement, and it is also possible to reduce costs. A color image reading device can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ないし第5図は本発明の一実施例を説明するため
のもので、第1図はR,G,B点順次デジタル信号から
R,G,B線順次デジタル信号への順次変換回路を示す
ブロック図、第2図は画像処理回路のブロック図、第3
図はRAMの書込みと読出しのタイミングを示すタイミ
ングチャート、第4図はRAMへの画像情報の書込時の
タイミングチャート、第5図はRAMからの画像情報の
続出時のタイミングチャート、tJs図は密着型カラー
イメージセンサにおける色フィルタの配列例を示す図、
第7図はカラー画像読取装置のブロック図、第8図は点
順次方式で送られてくる画像信号の配列順序を示す図、
第9図は線順次方式で送られてくる画像信号の配列順序
を示す図、第10図は従来の画像処理回路のブロック図
、第11図は前記(2)式による線形捕間の効果を説明
する図である。 1・・・光原、2・・・原稿、3・・・光学系、4・・
・カラーイメージセンサ(カラー撮像素子)、5・・・
A/D変換器、7・・・画像処理部(画像処理手段)、
11・・・色補正回路(色補正手段)、12・・・線形
補間回路、13・・・線密度変換回路、14・・・輪郭
強調・ぼかし画像処理回路、15・・・変換回路。
1 to 5 are for explaining one embodiment of the present invention, and FIG. 1 shows a sequential conversion circuit from an R, G, B point sequential digital signal to an R, G, B line sequential digital signal. Figure 2 is a block diagram of the image processing circuit, Figure 3 is a block diagram showing the image processing circuit.
The figure is a timing chart showing timing of writing and reading from RAM, Figure 4 is a timing chart when writing image information to RAM, Figure 5 is a timing chart when image information is continuously output from RAM, and the tJs diagram is A diagram showing an example of arrangement of color filters in a contact color image sensor,
FIG. 7 is a block diagram of a color image reading device, FIG. 8 is a diagram showing the arrangement order of image signals sent in a dot sequential manner,
Fig. 9 is a diagram showing the arrangement order of image signals sent in the line sequential method, Fig. 10 is a block diagram of a conventional image processing circuit, and Fig. 11 shows the effect of linear interpolation using equation (2) above. FIG. 1... Light source, 2... Original, 3... Optical system, 4...
・Color image sensor (color image sensor), 5...
A/D converter, 7... image processing section (image processing means),
11... Color correction circuit (color correction means), 12... Linear interpolation circuit, 13... Line density conversion circuit, 14... Contour enhancement/blur image processing circuit, 15... Conversion circuit.

Claims (3)

【特許請求の範囲】[Claims] (1)光源からの光によってカラー原稿を照明し、その
原稿からの光を画像信号として読取るカラー画像読取装
置において、 前記原稿からの光を受光し、光電変換して点順次信号を
出力する点順次方式のカラー撮像素子と、このカラー撮
像素子から出力される点順次信号を線順次信号に変換す
る信号配列変換手段と、この信号配列変換手段から出力
される線順次信号により所定の画像処理を行なう画像処
理手段とを具備したことを特徴とするカラー画像読取装
置。
(1) In a color image reading device that illuminates a color original with light from a light source and reads the light from the original as an image signal, the light from the original is received, photoelectrically converted, and outputted as a dot-sequential signal. A sequential color image sensor, a signal array converting means for converting a point sequential signal outputted from the color image sensor into a line sequential signal, and a predetermined image processing using the line sequential signal outputted from the signal array converting means. 1. A color image reading device comprising: image processing means for performing image processing.
(2)前記カラー撮像素子から出力される点順次信号に
対して色補正を行なう色補正手段を有し、この色補正手
段の後に前記信号配列変換手段が設置されることを特徴
とする請求項1記載のカラー画像読取装置。
(2) The apparatus further comprises a color correction means for performing color correction on the point-sequential signal outputted from the color image sensor, and the signal arrangement conversion means is installed after the color correction means. 1. The color image reading device according to 1.
(3)前記画像処理手段は、線形補間、線密度変換、輪
郭強調などの画像処理を行なうことを特徴とする請求項
1記載のカラー画像読取装置。
(3) The color image reading device according to claim 1, wherein the image processing means performs image processing such as linear interpolation, line density conversion, and edge enhancement.
JP1160126A 1989-06-22 1989-06-22 Color picture reader Pending JPH0326067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1160126A JPH0326067A (en) 1989-06-22 1989-06-22 Color picture reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1160126A JPH0326067A (en) 1989-06-22 1989-06-22 Color picture reader

Publications (1)

Publication Number Publication Date
JPH0326067A true JPH0326067A (en) 1991-02-04

Family

ID=15708432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1160126A Pending JPH0326067A (en) 1989-06-22 1989-06-22 Color picture reader

Country Status (1)

Country Link
JP (1) JPH0326067A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04306976A (en) * 1991-04-04 1992-10-29 Matsushita Electric Ind Co Ltd Color signal contour correction device
JP2006263646A (en) * 2005-03-25 2006-10-05 Kyowa Seisakusho:Kk Shredder apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04306976A (en) * 1991-04-04 1992-10-29 Matsushita Electric Ind Co Ltd Color signal contour correction device
JP2006263646A (en) * 2005-03-25 2006-10-05 Kyowa Seisakusho:Kk Shredder apparatus

Similar Documents

Publication Publication Date Title
JPS639279A (en) Shading correction system
JPS6361575A (en) Method and apparatus for copying original picture
US7212237B2 (en) Digital camera with electronic zooming function
JPS58211758A (en) Image reproduction method and apparatus
JPH05145742A (en) Image synthesizer
JPH0329468A (en) Color picture processing unit
JPH0326067A (en) Color picture reader
US6228125B1 (en) Image processing apparatus for parallel image processing and method therefor
JPH09200550A (en) Image processing system
JPH0371326A (en) Scanning adding device
JPS62252271A (en) Color picture processor to expand, reduce and process after color is separated
JPS61144168A (en) Picture processing circuit
JPS5836904B2 (en) Shape editing processing method
JP3209996B2 (en) Image processing system
JP2576987B2 (en) Color image reader
JP3011297B2 (en) High-speed image processing device
JPS641782B2 (en)
JPH05268474A (en) Scanner
JPS6096065A (en) Shading distortion correcting device
JP2712426B2 (en) Image transmission device
JPH05199404A (en) Variable enlargement processing method for image reader
JP2004241813A (en) Imaging apparatus and digital image processing method
JPS62169278A (en) Picture processor
JPS63132571A (en) Image read processor
JPH03147474A (en) Image scanner