JPH03262282A - シェーディング補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ　産業上の利用分野 本発明は、それぞれ複数の画素がマトリクス状に配置さ
れた撮像素子の撮像出力信号のシェーディング成分を除
去するシェーディング補正回路に関する。

Ｂ　発明の概要 本発明は、複数の画素がマトリクス状に配置された撮像
素子の撮像出力信号のシェーディング成分を除去するシ
ェーディング補正回路において、撮像素子の撮像出力信
号について、該撮像素子の撮像面に光が入射しない状態
でアナログ・ディジタル変換器によりディジタル化され
た上記撮像素子の各画素の撮像出力信号のレベルデータ
を水平方向及び垂直方向に積分することにより、該水平
方向及び垂直方向のシェーディング成分に応じた第１及
び第２のシェーディング補正データを形成して記憶手段
に記憶し、撮影時に上記記憶手段から読み出される上記
シェーディング補正データに応じたシェーディング補正
信号を上記撮像素子の撮像出力信号から減算器により減
算することによって、上記撮像素子の撮像出力信号に黒
シェーディング補正処理を自動的に施すようにしたもの
である。

また、本発明は、複数の画素がマトリクス状に配置され
た撮像素子の撮像出力信号のシェーディング成分を除去
するシェーディング補正回路において、撮像素子の撮像
出力信号について、該撮像素子の撮像面前面に光量の均
一な光が入射した状態でアナログ・ディジタル変換器に
よりディジタル化された上記撮像素子の各画素の撮像出
力信号のレベルデータを水平方向及び垂直方向に積分す
ることにより、該水平方向及び垂直方向のシェーディン
グ成分に応じた第１及び第２のシェーディング補正デー
タを形成して記憶手段に記憶し、撮影時に上記記憶手段
から読み出される上記シェーディング補正データに応じ
たシェーディング補正信号を上記撮像素子の撮像出力信
号から除算器により除算することによって、上記撮像素
子の撮像出力信号に白シェーディング補正処理を自動的
に施すようにしたものである。

Ｃ従来の技術 従来、撮像デバイスから得られる撮像出力信号は、撮像
デバイスの感度むらや暗電流の影響など種々の原因によ
り発生ずるシェーディングすなわち画面の比較的に広い
範囲に亘る明暗の歪みを伴うことが知られている。例え
ば、電荷結合素子（ＣＣＤ：　Ｃｈａｒｇｅ　Ｃｏｕｐ
ｌｅｄ　Ｄｅｖｉｃｅ）により形成されるＣＣＤ撮像素
子等の固体撮像素子では、その信号電荷の転送方式とし
てフレームトランスファ型やインターライントランスフ
１型、フレームインターライントランスファ型などの各
種方式を採用したイメージセンサが提供されているが、
いずれのものもマトリクス状に配置された複数の画素の
信号電荷を垂直方向に転送して水平転送レジスタを介し
て１水平走査期間で１水平ライン分ずつ順次に読み出し
、ｌ垂直走査期間で１画面分の全画素の信号電荷を読み
出すことにより撮像出力信号を得るようにしているので
、上記水平転送レジスタに転送される時間に比例した暗
電流が信号電荷に加算されることとなり、この暗電流が
１垂直走査期間での鋸歯状波的に輝度変化すなわち垂直
方向のシェーディングの原因となる。また、上記水平軸
転送レジスタにおける暗電流が１水平走査期間での鋸歯
状波的な輝度変化すなわち水平方向のシェーディングの
原因となる。

一般に、上記シェーディングは、画面周辺部で出力が小
さくなる白（変調）シェーディングと、黒レベルが画面
に亘って均一でない黒（重畳）シェーディングがある。

白シェーディングに対しては乗算器、黒シェーデイング
に対しては加算器で、シェーディング補正信号をアナロ
グ的に撮像出力信号に混合することにより、シェーディ
ング補正処理が行われる。上記シェーディング補正信号
は、水平、垂直両方向の鋸歯状波信号とパラボラ波信号
を作り、これらを合成することにより形成される。

従来のシェーディング補正回路は、鋸歯状波信号及びパ
ラボラ波信号の各信号発生器の出力レベルがボリューム
等のレベル調整器で手動操作により可変調整できるよう
になっており、適正なシェーディング補正処理が行われ
るように、波形モニタを見ながら上記各信号発生器の出
力レベルを手動操作により調整するようにしていた。

また、被写体像の色成分を例えば赤色成分、緑色成分、
青色成分に色分解して、各色成分の画像を３枚の撮像素
子により個別に撮像する３板式のカラー撮像装置では、
上記撮像素子毎にシェーディング補正処理が行われる。

Ｄ　発明が解決しようとする課題 ところで、従来のシェーディング補正回路では、適正な
シェーディング補正処理が行われるように、波形モニタ
を見なから鋸歯状波信号及びパラボラ波信号の各信号発
生器の出力レベルを手動操作により調整するようにして
いたので、その調整を正確に行うのためには時間かけて
調整作業を行う必要があり、また、上記調整作業に熟練
を特徴とする特に、３板式のカラー撮像装置では、上記
撮像素子毎にシェーディング補正処理を行う必要があり
、その調整作業に多大な手間と時間を要するという問題
点があった。

そこで、本発明は、上述の如き従来のシェーディング補
正回路の問題点に鑑み、複数の画素がマトリクス状に配
置された撮像素子の撮像出力信号のシェーディング成分
を除去するシェーディング補正回路において、黒シェー
ディング補正処理や白シェーディング補正処理を迅速に
且つ適正に行うことができるようにすることを目的とし
、撮像素子により得られる撮像出力信号からシェーディ
ング補正に必要な水平方向及び垂直方向のシェーディン
グ補正データを形成して記憶手段に記憶し、実際の撮像
動作時に上記記憶手段からシェーディング補正データを
読み出し、このシェーディング補正データに基づいて、
上記各撮像素子の撮像出力信号に黒シェーディング補正
や白シェーディング補正を自動的に施すようにしたシェ
ーディング補正回路を提供するものである。

Ｅ　課題を解決するための手段 本発明は、複数の画素がマトリクス状に配置された撮像
素子の撮像出力信号のシェーディング成分を除去するシ
ェーディング補正回路であって、上記撮像素子の撮像出
力信号をディジタル化するアナログ・ディジタル変換器
と、上記撮像素子の撮像面に光が入射しない状態で上記
アナＩＴＩグ・ディジタル変換器によりディジタル化さ
れた上記撮像素子の各画素の撮像出力信号のレベルデー
タを水平方向及び垂直方向に積分して該水平方向及び垂
直方向のシェーディング成分に応じた第１及び第２のシ
ェーディング補正データを形成するシェーディング補正
データ形成手段と、上記第１及び第２のシェーディング
補正データを記憶する記憶手段と、撮影時に上記記憶手
段から読み出される上記シェーディング補正データに応
じたシェーディング補正信号を上記撮像素子の出力信号
から減算する減算器とを備え、上記アナログ・ディジタ
ル変換器の出力信号を黒シェーディング補正処理済の撮
像出力信号として後段の信号処理回路に供給するように
なされていることを特徴とするものである。

また、本発明は、複数の画素がマトリクス状に配置され
た撮像素子の撮像出力信号のシェーディング成分を除去
するシェーディング補正回路であって、上記撮像素子の
撮像出力信号をディジタル化す？・アナログ・ディジタ
ル変換器と、上記各擾検素子の撮像面全面に光量の均一
な光が入射した状態で上記アナログ・ディジタル変換器
によりディジタル化された上記撮像素子の各画素の撮像
出力信号のレベルデータを水平方向及び垂直方向に積分
して該水平方向及び垂直方向のシェーディング成分に応
じた第１及び第２のシェーディング補正データを形成す
るシェーディング補正データ形成手段と、上記第１及び
第２のシェーディング補正データを記憶する記憶手段と
、撮影時に上記記憶手段から読み出される上記シェーデ
ィング補正データに応じたシェーディング補正信号で上
記撮像素子の出力信号を除算する除算器とを備え、上記
アナログ・ディジタル変換器の出力信号を白シェーディ
ング補正処理済の撮像出力信号として後段の信号処理回
路に供給するようになされていることを特徴とするもの
である。

Ｆ　作用 本発明に係るシェーディング補正回路において、シェー
ディング補正データ形成手段は、撮像素子の撮像面に光
が入射しない状態でアナログ・ディジタル変換器により
ディジタル化された上記撮像素子の各画素の撮像出力信
号のレベルデータを水平方向に積分することにより水平
方向の黒シェーディング成分に応じた第１のシェーディ
ング補正データを形成し、また、上記レベルデータを垂
直方向に積分することにより該垂直方向の黒シェーディ
ング成分に応じた第２のシェーディング補正データを形
成する。記憶手段は、上記シェーディング補正データ形
成手段により形成した第１のシェーディング補正データ
及び第２のシェーディング補正データを記憶する。そし
て、減算器は、実際の撮像動作時に上記記憶手段から読
み出される第１及び第２のシェーディング補正データに
応じたシェーディング補正信号を上記撮像素子の撮像出
力信号から減算することにより、上記撮像素子の撮像出
力信号に黒シェーディング補正処理を施す。

また、発明に係るシェーディング補正回路において、シ
ェーディング補正データ形成手段は、撮像素子の撮像面
前面に光量の均一な光が入射した状態でアナログ・ディ
ジタル変換器によりディジタル化された上記撮像素子の
各画素の撮像出力信号のレベルデータを水平方向に積分
することにより水平方向の黒シェーディング成分に応じ
た第１のシェーディング補正データを形成し、また、上
記レベルデータを垂直方向に積分することにより該垂直
方向の白シェーディング成分に応じた第２のシェーディ
ング補正データを形成する。記憶手段は、上記シェーデ
ィング補正データ形成手段により形成した第１のシェー
ディング補正データ及び第２のシェーディング補正デー
タを記憶する。

そして、除算器は、実際の撮像動作時に上記撮像素子の
撮像出力信号を上記記憶手段から読み出される第１及び
第２のシェーディング補正データに応じたシェーディン
グ補正信号で除算することにより、上記撮像素子の撮像
出力信号に白シェーディング補正処理を施す。

Ｇ　実施例 以下、本発明に係るシェーディング補正回路の一実施例
について、図面に従い詳細に説明する。

第１図に示す実施例は、本発明を３板式カラー撮像装置
に適用したもので、第１．第２及び第３の撮像素子’（
ＩＲ）　、　（ＩＧ）　、　（ＩＢ）により得られるＲ
ＧＢ各チャンネルの撮像出力信号Ｅ、、ＥＧ、Ｅｌが前
置増幅器（２Ｒ）　、　（２Ｇ）　、　（２Ｂ）を介し
て供給される補正処理回路（３）を備える。

この実施例において、上記撮像素子（ＩＲ）　、　（Ｉ
Ｇ）　。

（ＩＢ）は、上記３板式カラー撮像装置の撮像部をなす
ものであって、撮像レンズ（４）やアイリス機構（５）
、色分解プリズム（６）等から成る撮像光学系（７）に
設けられている。また、上記撮像素子（ＩＲ）。

（ＩＧ）　、　（ＩＢ）は、第２図に示すように水平方
向にＭ個、垂直方向にＮ個のＭＸＮ個の画素Ｓｌｌ〜Ｓ
ＭＮがマトリクス状に配置されたＣＣＤイメージセンサ
であって、１垂直走査期間で１画面分の全画素３１１〜
ＳＭＨの信号電荷が読み出されるように、図示しないＣ
ＣＤ駆動部により駆動される。

そして、上記第１の撮像素子（ＩＲ）は、上記色分解プ
リズム（６）により色分解された被写体像の赤色成分の
撮像出力信号Ｅ、をＲチャンネル信号として上記前置増
幅器（２Ｒ）を介して上記補正処理回路（３）に供給す
る。また、上記第２の撮像素子（ＩＧ）は、上記色分解
プリズム（６）により色分解された被写体像の緑色成分
の撮像出力信号Ｅ、をＧチャンネル信号として上記前置
増幅器（２Ｇ）を介して上記補正処理回路（３）に供給
する。さらに、上記第２の撮像素子（ＩＢ）は、上記色
分解プリズム（６）により色分解された被写体像の青色
成分の撮像出力信号Ｅ、をＢチャンネル信号として上記
前置増幅器（２Ｇ）を介して上記補正処理回路（３）に
供給する。

また、上記補正処理回路（３）は、上記撮像素子（ＩＲ
）　、　（ＩＧ）　、　（ＩＢ）により得られるＲＧＢ
各チャンネルの撮像出力信号ＥＲ、Ｅｃ　、Ｅｎについ
て、黒シェーディング補正処理及び白シェーディング補
正処理を行うものであって、上記撮像出力信号ＥＲ１Ｅ
０．ＥＢが供給されるＲＯＢ各チャンネルの減算器（Ｓ
Ｒ）　、　＜８Ｇ＞　、　（８Ｂ）と、これら各減算器
（８Ｒ）　、　（８Ｇ）　、　（８Ｂ）による各減算出
力信号がそれぞれ可変利得増幅器（９Ｒ）　、　（９Ｇ
）　、　（９Ｂ）を介して供給されるＲＧＢ各チャンネ
ルの除算器（ＩＯＲ）　、　（ＬＯＧ）　、　（ＩＯＢ
）とを備えてなる。

この補正処理回路（３）において、上記各減算器（８１
？）　、　（８に）　、　（８Ｂ）は、ＲＧＢ各チャン
ネルの撮像出力信号Ｅｍ　、Ｅｃ　、ＥＢに黒シェーデ
ィング補正処理を施すもので、後述するシェーディング
補正信号形成部（１４）から供給されるＲＧＢ各チャン
ネルの黒シェーディング補正信号ＢＲ５Ｈ＋　ＢＧＳＩ
Ｉ　＋Ｂ　ＢＳＩ＋を上記撮像出力信号ＥＲ、Ｅｃ　、
　Ｅｅから減算することにより、黒シェーディング補正
処理を行う。また、上記各可変利得増幅器（９１？）　
、　（９Ｇ）　。

（９Ｂ）は、ＲＧＢ各チャンネルの撮像出力信号ＥＲＥ
Ｇ、ＥＢについてホワイトバランス調整やブラックバラ
ンス調整等の信号レベル調整を行うもので、後述するシ
ステムコントローラ（２７）かう供給されるＲＧＢ各チ
ャンネルの制御信号により各利得が制御される。さらに
、上記各除算器（１０１？）　。

（ＩＯＧ）　、　（１０Ｂ＞は、ＲＧＢ各チャンネルの
撮像出力５ 信号Ｅ、、Ｅ、、ＥＢに白シェーディング補正処理を施
すもので、後述するシェーディング補正信号形成部（１
４）から供給されるＲＧＢ各チャンネルの白シェーディ
ング補正信号ＷＲ３ＩＩ　＋　Ｗｃ５ｏ　＋　ＷＢ５□
で上記撮像出力信号ＥＲ＋ＥＧ、ＥＢを除算することに
より、白シェーディング補正処理を行う。

なお、上記除算器（ＩＯＲ）　、　（ＩＯＣ）　、　（
ＩＯＢ）には、白シェーディング補正信号ＷＲ３＋Ｉ　
＋　ＷａｓｌＩ＋　ＷＩＩＳＨの逆数をＲＧＢ各チャン
ネルの撮像出力信号ＥＲ＋ＥＧ、Ｅｌに乗算する乗算器
を用いるようにしても良い。

そして、上記補正処理回路（３）による補正処理の施さ
れた上記撮像出力信号Ｅｌ　、ＥＧ、ＥＢは、上記補正
処理回路（３）からそれぞれプリニー回路（ＩＩＲ）　
（ＩＩＧ）（ＩＩＧ）　、　（ＩＩＢ）を介してＲＧＢ
各チャンネルのＡ／Ｄ変換器（１２Ｒ）　、　（１２Ｇ
）　、　（１２Ｂ）に供給される。

ここで、上記プリニー回路（ＩＩＲ）、（ＩＩＧ）、（
ＩＩＢ）は、上記Ａ／Ｄ変換器（１２１？）、（１２Ｇ
）、（１２Ｂ）の入力信号レベルがダイナミックレンジ
を越えることの６ 無いように、上記補正処理回路（３）から出力される上
記ＲＧＢ各チャンネルの撮像出力信号ＥＲ＋Ｅ６．ＥＢ
に非線形処理を施す。

さらに、上記Ａ／Ｄ変換器（１２Ｒ）　、　（１２Ｇ）
　、　（１２Ｂ）は、上記補正処理回路（３）による補
正処理が施された各撮像出力信号ＥＲ，Ｅｒ、、　　Ｅ
Ｂについて、それぞれ信号レベルを示すレベルデータを
形成する。上記Ａ／Ｄ変換器（１２Ｒ）　、　（１２Ｇ
）　、　（１２Ｂ）により得られるＲＧＢ各チャンネル
の撮像出力信号ＥＩｌ＋ＥＧ、ＥＥのレベルデータは、
シェーディング補正処理済の撮像出力同時データＤＲ、
Ｄｏ、ＤＢとして、それぞれ欠陥補正処理回路（１３Ｒ
）　、　（１３Ｇ）　。

（１３Ｂ）を介してシェーディング補正信号形成部（１
４）と図示しない後段の信号処理回路に供給される。

なお、上記欠陥補正処理回路（１３Ｒ）　、　（１３Ｇ
）　、　（１３Ｂ）は、上記撮像素子（ＩＲ）　、　（
ＩＧ：ｌ、　（ＩＢ）の欠陥画素による信号電荷ずなわ
ちＲＧＢ各チャン矛ルの撮像出力信号Ｅ、＋’　ＥＧ、
ＩＥ、、について（その信号レベルを補正するように欠
陥補正処理を施すもので、上記撮像素子（ＩＲ）　、　
（ＩＧ）　、　（ＩＢ）について予め検出した欠陥画素
のレベルデータに基づいて上記欠陥補正処理を行うよう
になっている。

また、上記シェーディング補正信号形成部（１４）は、
上記ＲＧＢ各チャンネルの撮像出力同時データＤ、、Ｄ
、、Ｄ、が供給される各ローパスフィルタ（１５Ｒ）、
（１５Ｇ）、（１５Ｂ）　、これらローパスフィルタ（
１５Ｒ）　、　（１５Ｇ）　、　（１５Ｂ）を介して上
記撮像出力同時データＤＲ、Ｄｃ　、　Ｄ　Ｂが供給さ
れるデータセレクタ（１６）、このデータセレクタ（１
６）により選択された点順次データＤ　（Ｒ／Ｇ／Ｂ）
が供給されるデータ処理回路（１７）、このデータ処理
回路（１７）に接続された情報の書き換え自在なランダ
ムアクセスメモリ（ＲＡＭ　：　Ｒａｎｄｏｍ　Ａｃｃ
ｅｓｓ　Ｍｅｍｏｒｙ）によるワーキングメモリ（１８
）及び電気的に情報の消去可能なリードオンリメモリ（
ＥＥＰＲＯＭ　：　ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓ
ａｂｌｅ　ａｎｄ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ
　０ｎｌｙ　Ｍｅｍｏｒｙ）によるバックアップメモリ
（１９）、上記データ処理回路（１７）から点順次に出
力される黒シェーディング補正データＤ　（Ｂ　１３Ｍ
　／　Ｂ　ＧＳ）ｌ　／　Ｂ　ＥＳＩＩ　）をＲＧＢ各
チャンネルに分配するデータセレクタ（２０）、上記デ
ータ処理回路（１７）から点順次に出力される白シェー
ディング補正データＤ　ＣＷ　ＲＳ　ｏ　／　Ｗ　ｃ　
ｓ　＋＋／ＷＥＳＩ＋　）をＲＧＢ各チャンネルに分配
するデータセレクタ（２１）、上記データセレクタ（２
０）により分配されたＲＧＢ各チャンネルの黒シェーデ
ィング補正データＤ　（ＢＲ５ＩＩ　）、Ｄ　（ＢＧＳ
Ｈ）、Ｄ　（Ｂｏ、〕をそれぞれアナログ化する各Ｄ／
Ａ変換器（２２Ｒ）、（２２Ｇ）、（２２Ｂ）　、上記
データセレクタ（２１）により分配されたＲＧＢ各チャ
ンネルの白シェーディング補正データＤ　（ＷＲ３Ｍ　
）　、Ｄ　（Ｗｃｓ＋＋　）　。

Ｄ（ＷＢＳ□〕をそれぞれアナログ化する各Ｄ／Ａ変換
器（２３Ｒ）、（２３Ｇ）、（２３Ｂ）　、これらＤ／
Ａ変換器（２２Ｒ）　、　（２２Ｇ）　、　（２２Ｂ）
　、　（２３Ｒ）　、　（２３Ｇ）　、　（２３Ｂ）の
出力側に設けた各ローパスフィルタ（２４Ｒ）　、　（
２４Ｇ）　、　（２４Ｂ）　。

（２５Ｒ）　、　（２５Ｇ）　、　（２５Ｂ）により構
成されている。

このシェーディング補正信号形成部（１４）において、
上記ローパスフィルタ（１３Ｒ）　、　（１３Ｇ）　、
　（１３Ｂ）は、それぞれ上記Ａ／Ｄ変換器（１３Ｒ）
　、　（１３Ｇ）　、　（１３Ｂ）のクロック周波数の
１／８の周波数を遮断周波数と９ するディジタルフィルタであって、上記撮像出力同時デ
ータＤＲ、Ｄｃ　、Ｄａの帯域を１／８に制限する帯域
制限処理を施す。

また、上記データセレクタ（１６）は、上記ローパスフ
ィルタ（１３Ｒ）　、　（１３Ｇ）　、　（１３Ｂ）に
より帯域制限処理が施されたＲ、Ｇ、Ｂ各チャンネルの
撮像出力同時データＤＲ、Ｄ６．Ｄｇを１チヤンネルず
つ点順次に選択して、データ数を１／８に間引いた点順
次データＤ　（Ｒ／Ｇ／＋３）を形成する。このデータ
セレクタ（１５）により形成される点順次データＤ　（
Ｒ／Ｇ／Ｂ）は、第２図に斜線を付して示す上記撮像素
子（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）の各全画素Ｓ
ｌｌ〜ＳＭＮの８画素毎の信号電荷による撮像出力信号
の信号レベルを点順次に示すものとなる。

ここで、上記撮像素子（ＩＲ）　、　（ＩＧ）　、　（
ＩＢ）は、上記撮像光学系（７）のアイリス機構（５）
の駆動部（２８）が上記システムコントローラ（２７）
によって制御され、黒シェーディング特性を検出する際
には、上記アイリス機構（６）が閉成されて各撮像面に
光が入射しない状態で撮像動作を行い、また、白シ上０ −ディング特性の検出を行う場合には、上記アイリス機
構（５）が開成され、例えばボルタパターン等の白色パ
ターンを用いて、撮像面全面に輝度１００％に相当する
光量の均一な光が入射する状態で撮像を行う。

そして、上記データ処理回路（１７）は、上記撮像素子
（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）の黒シェーディ
ング特性及び白シェーディング特性に応じた黒シェーデ
ィング補正データＤ　（Ｂ　１３Ｍ　／　Ｂ　ｃ、ｓ＋
＋　／　Ｂ　ＢＳＨ）及び白シェーディング補正データ
Ｄ　（ＷＩＩＳＨ／ＷＧＳＨ／Ｗ０□〕を上記データセ
レクタ（１６）から供給される点順次データＤ　（Ｒ／
Ｇ／Ｂ〕に基づいて求めて第３図に示すように上記ワー
キングメモリ（１８）に点順次に記憶する。さらに、上
記データ処理回路（１７）は、実際の撮像動作時に、上
記ワーキングメモリ（１８）から上記黒シェーディング
補正データＤ　（Ｂ　Ｒ３）Ｉ　／　Ｂ　ｃｓ、／　Ｂ
　ＢＳＨ）及び白シェーディング補正データＤ　（ＷＩ
ＩＳＨ／　Ｗ、、□／ＷＢＳＨ）を点順次に読み出して
、上記各セレクタ（２０）　、　（２１）を介して出力
する。

この実施例において、上記データ処理回路（１７）は、
上記撮像素子（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）　
ノ各全画素ｓ１〜Ｓ□の８画素毎の信号電荷による撮像
出力信号の信号レベルを点順次に示す点順次データＤ（
Ｒ／Ｇ／Ｂ　）について、第２図に示すように、水平方
向で同じ位置Ｐｈｌ〜Ｐｈｆｆ１　にある画素の撮像出
力レベルを示すレベルデータを積分することにより、Ｓ
／Ｎを高めたレベルデータを用いて水平方向のシェーデ
ィング特性を示すデータ列ＤＣｊ！ｈ＋〜！工〕を得て
、このデータ列Ｄ（ｊ２ｈ＋〜１６□］から水平方向の
シェーディング補正データを点順次に形成するともに、
垂直方向で同じ位置Ｐｖｌ〜Ｐｖ□　にある画素の撮像
出力レベルを示すレベルデータを積分することにより、
Ｓ／Ｎを高めたレベルデータを用いて垂直方向のシェー
ディング特性を示すデータ列Ｄ　ＣＩ！、ｖ、−／！□
〕を得て、このデータ列Ｄ（ｆｆｉｖ、−１□〕から垂
直方向のシェーディング補正データを点順次に形成する
。

このようなデータ処理回路（１７）は、例えば第４図の
ように構成される。

すなわち、第４図に示すデータ処理回路（１７）におい
て、上記データセレクタ（１５）からの点順次データＤ
　（Ｒ／Ｇ／Ｂ）は、クリップ回路（３１）に供給され
る。このクリップ回路（３１）は、上記点順次データＤ
　（Ｒ／Ｇ／Ｂ）について、上記撮像素子（ＩＲ）　、
　（ＩＧ）　、　（ＩＢ）の各全画面毎の平均値を点順
次に減じた後に、下位ｎビットにクリップする処理を行
い、このクリップ処理済の点順次データＤ（Ｒ／Ｇ／Ｂ
）をダウンサンプリング回路（３２）に供給する。この
ダウンサンプリング回路（３２）は、上記クリップ処理
済の点順次データＤ　ＣＲ／Ｇ／Ｂ）について、例えば ４　　　　２　　　　４ の伝達関数Ｈ（ｚ）を有するディジタルフィルタにより
、上記撮像素子（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）
のシェーディング特性を示す上記点順次データＤ　（Ｒ
／Ｇ／Ｂ）の帯域を１／１６に帯域制限する。

このダウンサンプリング回路（３２）によるダウンサン
プリング処理済の点順次データＤ　ＣＲ／Ｇ／Ｂ〕は、
アキュムレータ（３３）に供給される。このアキュムレ
ータ（３３）は、上記点順次データＤ（Ｒ／Ｇ／Ｂ　）
について、上記ワーキングメモリ（１８）を用いて、第
２図に示すように、水平方向で同じ位置Ｐｈ１−Ｐｈｎ
にある画素の撮像出力レベルを示すレベルデータを同時
加算して積分することにより、各撮像素子（ＩＲ）　、
　（ＩＧ）　、　（ＩＢ）毎の水平方向のシェーディン
グ成分に応じたシェーディング補正データとして黒シェ
ーディング補正データＤ（ＢＲ５Ｈ／　Ｂ　ｃｓ＋＋　
／　Ｂ　ＢｓＨ）　Ｈ及び白シェーディング補正データ
　Ｄ（Ｗｘｓ、Ｉ／　ＷＧＳＨ／　Ｗａｓｏ　）　ｓを
それぞれ点順次に形成するともに、垂直方向で同じ位置
ｐｖ、、ｐｖｆｆｌにある画素の撮像出力レベルを示す
レベルデータを積分することにより、各撮像素子（ＩＲ
）、　（ＩＧ）、（ＩＢ）毎の垂直方向のシェーディン
グ成分に応じたシェーディング補正データとして黒シェ
ーディング補正データＤ　（Ｂ　ｉｓ＋＋　／　Ｂ　ｃ
ｓｌｌ／Ｂ１５ｏ）ｖ及び白シェーディング補正データ
Ｄ〔ＷＲ−１１／　Ｗｃ５Ｈ／　Ｗｓｓ＋＋）　ｖをそ
れぞれ点順次に形成する。ここで、上記水平方向の黒シ
ェーディング補正データＤ　（Ｂ＊−ｏ　／　Ｂｃｓｏ
　／　ＢＢＳＩＩ　）　ｙ及び白シェーディング補正デ
ータＤ（ＷＲ３Ｈ／ＷＧＳＨ／ＷＩＩＳＨ）□は、それ
ぞれレジスタ上での同期加算により形成され、また、上
記垂直方向の黒シェーディング補正データＤ　（ＢＢＳ
ＩＩ　／　ＢＧＳＩＩ　／ＢＢＳ）ｌ）Ｖ及び白シェー
ディング補正データＤ（ＷＲ５ＩＩ　／　Ｗ６ｓＫ／　
Ｗｔ＝ｓｎ　）　ｖは、上記ワーキングメモリ（１８）
を用いて、それぞれメモリ上での同期加算により形成さ
れる。

このようにして上記点順次データＤ　（Ｒ／Ｇ／Ｂ〕か
ら形成される上記撮像素子（ＩＲ）　、　（ＩＧ）　、
　（ＩＢ）の水平方向の黒シェーディング補正データＤ
（ＢＢＳＩＩ　／　Ｂ　ａｓ＋＋　／　Ｂ　１１３１１
　）　Ｈと白シェーディング補正データＤ　（ＷＢＳＮ
　／　ＷＧＳＨ／　ＷＩＳＭ　）　ｙ及び垂直方向の黒
シェーディング補正データＤ（ＢｉｓＨ／　Ｂ　ｃｓ＋
＋　／　Ｂ□□〕９と白シェーディング補正データＤ　
（ＷｉｓＩＩ／　ＷＧＳＨ／　ＷＢＳＮ　）　ｖは、そ
れぞれ上記ワーキングメモリ（１８）に点順次に書き込
まれ記憶される。

また、上記ワーキングメモリ（１８）に記憶された水平
方向の黒シェーディング補正データＤ（ＢＲ３Ｍ／ＢＧ
ｓｌＩ／Ｂ８，１Ｉ）Ｈと白シェーディング補正データ
Ｄ　ＣＷＢＳＩＩ　／　ＷＧＳＩＩ　／　ＷＢＳＩＩ　
）　Ｍ及び垂直方向の黒シェーディング補正データＤ（
ＢＲ３ＩＩ／Ｂｃｓｏ　／　Ｂ　８３１１　）　ｖと白
シェーディング補正データＤ　（ＷＢＳＩＩ　／　ＷＧ
ＳＨ／　ＷＢＳＨ）　ｖは、シェーディング補正処理を
ＲＧＢ各チャンネルの撮像出力信号ＥＲ、Ｅｃ　、Ｅｎ
に施す際に、上記ワーキングメモリ（１８）から点順次
に読み出されて、バッファ（３４）　）を介してデータ
セパレータ（３５）に供給される。

上記データセパレータ（３５）は、水平方向の黒シェー
ディング補正データＤ　（Ｂ　ａｓｌＩ／　Ｂ　ｃｓＨ
／　ＢＢＳＨ）Ｈ及び白シヱーディング補正データＤ（
ＷＢＳＨ／　Ｗｃｓ＋＋　／　ＷＢＳＭ　）　ｓと垂直
方向の黒シェーディング補正データＤＣＢ１３＋１／　
Ｂ　ＧＳＨ／　Ｂ　ＥＳＩＩ）　ｖ及び白シェーディン
グ補正データＤＣＷ、ｌ、Ｈ／ＷＧＳＨ／ＷＥＳＨ）　
Ｖとを分離して、上記水平方向の黒シェーディング補正
データＤ　（Ｂ　ｌｌ５Ｈ／　ＢｃｓＨ／　Ｂ　ＢＳＨ
）　ｎ及び白シェーディング補正データＤ（ＷＢＳＨ／
　ＷＧＳＨ／　ＷＢｓｏ　）　Ｈを補間処理回路（３６
）に供給し、また、上記垂直方向の黒シェーディング補
正データＤ　（Ｂ＋＋ｓ＋＋　／　Ｂｃｓ＋＋　／　Ｂ
ａｓ、）　ｖ及び白シェーディング補正データＤ（ＷＲ
３ＩＩ／ＷＧＳＨ／ＷＢＳＨ）　Ｖを各加算器（３７）
　、　（３８）に供給する。

上記補間処理回路（３６）は、上記データセパレータ（
３５）からクロック周波数の１／８のデータレートで点
順次に供給される水平方向の黒シェーディング補正デー
タＤ　（ＢＢＳＨ／　ＢＧＳＨ／　Ｂｅ５ｏ　：ｌ　ｕ
及び白シェーディング補正データＤ（ＷｉｓＨ／ＷＧＳ
Ｍ　／ＷＩＩＳＭ　）　Ｈについて、平均値補間処理を
施し、上記黒シェーディング補正データＤ（ＢＲ３Ｈ／
　Ｂ　ＧｓＨ／　Ｂ　ＢＳＭ　）　Ｈと上記白シェーデ
ィング補正データＤ　ＣＷｉｓｏ　／Ｗ６３１１　／Ｗ
ＩＩＳＨ）　Ｈとを分離して１／４のデータレートで出
力する。

上記補間処理回路（３５）により得られる１／４のデー
タレートの水平方向の黒シェーディング補正データＤ　
（ＢＲ９ＩＩ　／ＢｃｓＨ／Ｂｅｓ＋＋　）　Ｍは、上
記加算器（３７）に供給される。この加算器（３７）は
、上記水平方向の黒シェーディング補正データＤＣＢ８
８、／　Ｂ　ｃｓＨ／　Ｂ　ＢＳＨ）　ｎと上記垂直方
向の黒シェーディング補正データＤＡＢえＳＨ／　Ｂ　
ｃｓＨ／　Ｂ８、□〕９とを加算することにより、水平
方向及び垂直方向の黒シェーディング補正データＤ（Ｂ
Ｒ３ＩＩ／　Ｂ　ＧＳＨ／　Ｂ　１ｓ１１　）を形成し
て、クリップ回路（３９）を介して出力する。

また、上記補間処理回路（３６）により得られる１／４
のデータレートの水平方向の白シェーディング補正デー
タＤ　（ＷＢＳＨ／　ＷＧ−１１／　ＷＢＳＩＩ　）　
＋１は、上記加算器（３８）に供給される。この加算器
（３８）は、上記水平方向の白シェーディング補正デー
タＤ〔ＷＢＳＩＩ　／　ＷＧＳＨ／　ＷｓｓｌＩ）　ｎ
と上記垂直方向の白シェーディング補正データＤ　Ｉ：
Ｗ＋＋ｓ＋＋　／Ｗｃ−１Ｉ／ＷＢＳＩＩ　′Ｊ１　％
’とを加算して、水平方向及び垂直方向の白シェーディ
ング補正データＤ　（Ｗ＊ｓｌＩ／　ＷＧＳＭ／ＷＢＳ
ＩＩ　ＩＩを形成して、上記クリップ回路（３９）を介
して出力する。

」二記デーク処理回路（１７）から点順次に出力される
男ソニーディング補正データＤ　（Ｂ　ＢＳＨ／　Ｂ　
ｃｓｌｌ／ＢＢＳＨ）が供給される上記セレクタ（２０
）は、上記黒シェーディング補正データＤ　（Ｂ　Ｒ３
ＩＩ　／　Ｂ　ｃｓ□／　Ｂ　Ｂ　Ｓ□〕を上記ＲＧＢ
各チャンネルのＤ／Ａ変換器（２３Ｒ）　、　（２３Ｇ
）　、　（２３Ｂ）に分配供給するもので、例えばラッ
チ回路により構成される。そして、上記Ｄ／Ａ変換器（
２３Ｒ）　、　（２３Ｇ）　、　（２３Ｂ）は、上記セ
レクタ（２０）から供給される上記黒シェーディング補
正データＤ　（ＢＢＳＨ）　、Ｄ　（ＢＧＳＨ：ｌ　、
Ｄ　（ＢＢＳＭ］をそれぞれアナログ化する。

上記黒シェーディング補正データＤ　（ＢＩＩＳＮ　）
をアナログ化する上記Ｄ／Ａ変換器（２３Ｒ）の出力信
号は、上記ローパスフィルタ（２５Ｒ）を介して上記補
正処理回路（３）のＲチャンネルの減算器（８Ｒ）に黒
シェーディング補正信号Ｂ　ＢＳＨとして供給される。

また、上記黒シェーディング補正データＤＣＢｒ、ｓＨ
：］をアナログ化する上記Ｄ／Ａ変換器（２３Ｇ）の出
力信号は、上記ローパスフィルタ（２５Ｇ）を介して上
記補正処理回路（３）のＧチャンネルの減算器（８Ｇ）
に黒シェーディング補正信号ＢＧＳＨとして供給される
。さらに、上記黒シェーディング補正データＤ［Ｂ□Ｈ
］をアナログ化する上記Ｄ／Ａ変換器（２３Ｂ）の出力
信号は、上記ローパスフィルタ（２６Ｂ）を介して上記
補正処理回路（３）のＢチャンネルの減算器（８Ｂ）に
黒シェーディング補正信号ＢＢＳＨとして供給される。

また、上記データ処理回路（１７）から点順次に出力さ
れる上記白シェーディング補正データＤ（ＷＢＳＭ　／
　Ｗｃ５Ｈ／　ＷＢＳＩ＋　）が供給される上記セレク
タ（２１）は、上記白シェーディング補正データＤ〔Ｗ
、ｌ、Ｈ／ＷＧｓＨ／ＷＢＳｌｌ〕を上記ＲＧＢ各チャ
ンネルのＤ／Ａ変換器（２４Ｒ）　、　（２４Ｇ）　、
　（２４Ｂ）に分配供給するもので、例えばラッチ回路
により構成される。そして、上記Ｄ／Ａ変換器（２４Ｒ
）　、　（２４Ｇ）　。

（２４Ｂ）は、上記セレクタ（２１）から供給される上
記白シェーディング補正データＤ　（ＢＩＩＳＨ：ｌ、
　　Ｄ　（Ｂｃｓｏ　）　、　Ｄ　（Ｂ□、〕をそれぞ
れアナログ化する。

上記白シェーディング補正データＤ　（ＷＢＳＭ　）を
アナログ化する上記Ｄ／Ａ変換器（２４Ｒ）の出力信号
は、上記ローパスフィルタ（２６Ｒ）を介して上記補正
処理回路（３）のＲチャンネルの除算器（８Ｒ）に白シ
ェーディング補正信号ｗｉｓｏとして供給される。また
、上記白シェーディング補正データＤ　（ＷＧＳＭ　）
をアナログ化する上記Ｄ／Ａ変換器（２４Ｇ）の出力信
号は、上記ローパスフィルタ（２６Ｇ）を介して上記補
正処理回路（３）のＧチャンネルの除算器（８Ｇ）に白
シェーディング補正信号ＷＧｓＨとして供給される。さ
らに、上記白シェーディング補正データＤ　（ＷＢＳＩ
＋　）をアナログ化する上記Ｄ／Ａ変換器（２４Ｂ）の
出力信号は、上記ローパスフィルタ（２６Ｂ）を介して
上記補正処理回路（３）のＢチャンネルの除算器（８Ｂ
）に白シェーディング補正信号ｗｉｓ１１として供給さ
れる。

この実施例のシェーディング補正回路は、上記システム
コントローラ（２７）によって第５図のフローチャート
に示すように制御される。

すなわち、シェディング補正モードが設定されると、先
ず、黒シェーディング特性の検出動作に入り、第１のス
テップＳ１では、上記アイリス機構（６）を閉成させる
。これにより、上記撮像素子（ＩＲ）　、　（ＩＧ）　
、　（ＩＢ）は、各撮像面に光が入射しない状態で撮像
動作を行う。

次の第２ステツプＳ２では、上記ワーキングメモリ（１
８）の黒シェーディング補正データＤ（ＢＩＳＨ／　Ｂ
　ＧＳＨ／　Ｂ　ｎｓ＋＋　）を全て０に設定し、また
、白シェーディング補正データＤ　（Ｗ＊ｓｌＩ／ＷＧ
ＳＩＩ　／ＷＢＳＨ）を全て１に設定する。

そして、次の第３ステツプＳ３では、上記各撮像面に光
が入射しない状態で上記撮像素子（ＩＲ）。

（ＩＧ）　、　（ＩＢ）により得られる撮像出力信号Ｅ
Ｒ＋　Ｅｃ。

ＥＢについて、上記データ処理回路（１７）により点順
次データＤ　（Ｒ／Ｇ／Ｂ）に基づいて黒シェーディン
グ補正データＤ　（Ｂ　Ｒ２Ｈ／　Ｂ　ｃ、ｓｏ　／　
Ｂ　ｉｓ＋＋）を形成して上記ワーキングメモリ（１８
）に点順次に記憶する。

次の第４ステツプＳ４では、上記データ処理回路（１７
）により、上記ワーキングメモリ（１８）から黒シェー
ディング補正データＤ　（Ｂ＋＋ｓＨ／　ＢＧ３１１　
／ＢＢＳ）Ｉ）及び白シェーディング補正データＤ（Ｗ
Ｒ３ＩＩ　／　ＷＧＳＩＩ　／　ＷＢＳＭ　）を点順次
に読み出して、上記撮像素子（ＩＲ）　、　（ＩＧ）　
、　（ＩＢ）からの撮像出力信号Ｅ＊　、Ｅｃ　、ＥＢ
に上記補正処理回路（３）によりシェーディング補正処
理を施し、シェーディング補正処理済の撮像出力信号Ｅ
Ｒ、Ｅｃ、；’　ＥＢについて黒シェーディング補正誤
差を例えば最少自乗法等により検出する。

次の第５ステップＳ、では、上記第４ステツプＳ４にお
いて検出されたシェーディング補正処理済の撮像出力信
号Ｅ＋ｔ　、　Ｅｃ　、　　Ｅｌの黒シェーディング補
正誤差が所定量以下になっているか否かを判定する。こ
の第５ステツプＳ５における判定結果がｒＮＯＪすなわ
ち上記シェーディング補正誤差が大きい場合には、第６
ステツプＳ６に移って上記システムコントローラ（２７
）によりシェーディング補正誤差を小さくする方向に上
記補正処理回路（３）の各可変利得増幅器（９Ｒ）　、
　（９Ｇ）　、　（９Ｂ）の利得制御を行ってから、上
記第２ステツプＳ２に戻り、上記第２ステツプＳ２から
第６ステツプＳ６までの動作を繰り返し行う。また、上
記第５ステップＳ、における判定結果がｒＹＥｓＪすな
わち上記シェーディング補正誤差が大きい場合には、シ
ェーディング補正処理済の撮像出力信号Ｅ。

ＥＧ、Ｅｅのシェーディング補正誤差が所定量以下にな
ると、黒シェーディング特性の検出動作を終了して、第
７ステツプＳ７に移る。

この第７ステツプＳ、では、引き続き白シェーディング
特性の検出動作を行うか否かの判定動作を行い、その判
定結果のｒＮＯＪすなわち白シェーディング特性の検出
動作を行わない場合にはシェーディング特性の検出モー
ドの制御動作を終了する。また、上記第７ステツプＳ、
における判定結果がｒＹＥＳＪすなわち白シェーディン
グ特性の検出動作を行う場合には、次の第８ステツプＳ
ｌｌに移る。

この第８のステップＳｌｌでは、上記アイリス機構（６
）を開成させる。そして、上記撮像素子（ＩＲ）（ＩＧ
）　、　（ＩＢ）は、例えばボルタパターン等の白色パ
ターンを用いて、撮像面全面に輝度１００％に相当する
光量の均一な光が入射する状態で撮像を行う。

そして、次の第９ステツプＳ９では、上記各撮像面全面
に輝度１００％に相当する光量の均一な光が入射する状
態で上記撮像素子（ＩＩ？）　、　（ＩＧ）　、　（Ｉ
Ｂ）により得られる撮像出力信号Ｅａｔ　、　Ｅｃ　、
　　Ｅｌについて、上記データ処理回路（１７）により
点順次データＤ　（Ｒ／Ｇ／Ｂ）に基づいて白シェーデ
ィング補正データＤ　［ＷＲ３ＩＩ　／　ＷＧＳＩＩ　
／　ＷＢＳＨ）を形成して上記ワーキングメモリ（１８
）に点順次に記憶する。

次の第１０ステツプｓｈｏでは、上記データ処理回路（
１７）により、上記ワーキングメモリ（１８）から黒シ
ェーディング補正データＤ　（Ｂ　Ｒ５Ｈ／　Ｂ　ｃｓ
ｌＩ／　Ｂ　ｅｓ＋＋　）及び白シェーディング補正デ
ータＤ〔ＷＲ３ＩＩ　／　ＷＧＳ）Ｉ　／　ＷＩＩＳＭ
　：］を点順次に読み出して、上記撮像素子（ＩＲ）　
、　（ＩＧ）　、　（ＩＢ）からの撮像出力信号ＥＲ１
ＥＧ、Ｅｌ＋に上記補正処理回路（３）によりシェーデ
ィング補正処理を施し、シェーディング補正処理済の撮
像出力信号ＥＲ，Ｅ、、ＥＢについて白シェーディング
補正誤差を例えば最少自乗法等により検出する。

次の第１１ステツプＳＩ＋では、上記第１０ステツプＳ
Ｉ□において検出されたシェーディング補正処理済の撮
像出力信号ＥＲ＋ＥＧ、ＥＢの白シェーディング補正誤
差が所定量以下になっているか否かを判定する。この第
１１ステツプＳ１１における判定結果がｒＮＯＪすなわ
ち上記白シェーディング補正誤差が大きい場合には、第
１２ステツプＳ１□に移って上記システムコントローラ
（２７）により白シェーディング補正誤差を小さくする
方向に上記補正処理回路（３）の各可変利得増幅器（９
Ｒ）　。

（９Ｇ）　、　（９Ｂ）の利得制御を行い、さらに、第
１３ステツプ３１３で上記ワーキングメモリ（１８）上
の白シェーディング補正データＤ　（ＷＲ３ＩＩ　／　
ＷＧＳＨ／　Ｗｌｌｓｌｌ）を全てＩに設定してから、
上記第９ステツプＳ９に戻り、上記第９ステップＳ、か
ら第１３ステツプＳ１３までの動作を繰り返し行う。ま
た、この第１１ステツプＳ１１における判定結果が［Ｙ
ＥＳ、すなわちシェーディング補正処理済の撮像出力信
号Ｅ、、、Ｅ６．Ｅｌｌの白シェーディング補正誤差が
所定量以下になると、自シェーディング特性の検出動作
を終了し、第１３ステツプＳ１３に移ってホワイトバラ
ンス調整処理を行ってから、シェーディング特性の検出
モードの制御動作を終了する。

上記第１３ステツプＳＩ３では、上記撮像素子（ＩＲ）
　、　（ＩＧ）　、　（ＩＢ）により得られるＲＧＢ各
チ中ンネルのＪｉ　Ｉ　出力信号Ｅ、ｌ、Ｂｃ　、Ｅｇ
ついて、このようにして上記ワーキングメモリ（１８）
に点順次に取り込まれた黒シェーディング補正データＤ
ＡＢＲ３Ｈ／ＢＧＳ□／ＢＢ３＋１）に基づく黒シェー
ディング補正処理及び白シェーディング補正データＤ〔
ＷＲ３Ｈ／　Ｗｌ、Ｓ）ｌ　／　Ｗｓｓ＋　］に基づく
白シェーディング補正処理を施した状態で、各チャンネ
ルの撮像出力同時データＤＲ９ＤＧ、ＤＢが互いに等し
い信号レベルを示すように、上記補正処理回路（３）の
各可変利得増幅器（９Ｒ）　、　（９Ｇ）　、　（９Ｂ
）の利得設定を行うことによりホワイトバランス調整を
行う。

ここで、上記撮像素子（ＩＲ）　、　（ＩＧ）　、　（
ＩＢ）の各撮像面に光が入射しない状態でのシェーディ
ング特性すなわち黒シェーディング特性の検出動作は、
上記アイリス機構（５）を閉成することにより随時行う
ことができるのであるが、上記白シェーディング特性の
検出動作は、例えばボルタパターン等の白色パターンを
用いて、上記撮像素子（ＩＲ）　、　（ＩＧ）　。

（ＩＢ）の各撮像面全面に輝度１００％に相当する光量
の均一な光が入射する状態で撮像を行う必要があり、頻
繁に行うことができないので、上記白シェーディング特
性の検出動作により求めた最新の白シェーディング補正
データを上記ＥＥＰＲＯＭによるバックアップメモリ（
１９）に記憶しておく。

一般に撮像素子のシェーディング特性は撮像面の中心部
よりも周縁部分の方が大きな変化を示すので、撮像面の
中心部のデータ数が少なくなるようデータを間引くこと
により、上記バックアップメモリ（１９）の記憶容量を
節約することができる。

例えば、水平方向の自シェーディング補正データＤ　（
ＷＢＳＨ／　ＷＧＳＨ／　ＷＢＳＩＩ　）　Ｈに対して
は、データ数を撮像面の周縁部で１／８に間引き、中央
部では１／１２８のデータ数に間引くダウンサンプリン
グ処理を施し、また、垂直方向の白シェーディング補正
データＤ　（ＷＩＩＳＩＩ／　ＷＧＳＨ／　ＷＢＳＨ）
　ｖに対しては、データ数を撮像面の周縁部で１／４に
間引き、中央部分では１／３２のデータ数に間引くダウ
ンサンプリング処理を施す。

この実施例では、上記白シェーディング特性の検出動作
により求めた最新の白シェーディング補正データＤ　（
Ｗ＋＋ｓＨ／　ＷＧｓＨ／　ＷＥＳＨ）を上記ワーキン
グメモリ（１８）から読み出して、ダウンサンプリング
処理を施すことによりデータを間引いて上記バックアッ
プメモリ（１９）に記憶し、また、このバッファメモリ
（１９）から読み出されるデータ数の少ない白シェーデ
ィング補正データに補間処理を施して白シェーディング
補正データとしてバッファ回路（４１）を介して上記ワ
ーキングメモリ（１８）に書き込む処理回路（４０）を
上記データ処理回路（１７）に設けである。

上記処理回路（４０）におけるデータの間引き及び補間
処理は、例えば伝達関数Ｈ（ｚ）が、４　　　　２　　
　　４ のディジタルフィルタを用いて、そこに通すデータのレ
ートを順次に１／２　（２倍）にすることにより、実現
することができる。

また、上記シェーディング補正信号形成部（１３）では
、上記り、／Ａ変換器（２３Ｒ）　、　（２３Ｇ）　、
　（２３Ｂ）からローパスフィルタ（２５Ｒ）　、　（
２５Ｇ）　、　（２５Ｂ）を介して上記補正処理回路（
３）に供給されるＲＧＢ各チャンネルの黒シェーディン
グ補正信号ＢＲ５Ｈ＋　ＢｃｓｌＩＢ　ＢＳＮ及び上記
Ｄ／Ａ変換器（２４Ｒ）　、　（２４Ｇ）　、　（２４
Ｂ）からローパスフィルタ（２６Ｒ）　、　（２６Ｇ）
　、　（２６Ｂ）を介して上記補正処理回路（３）に供
給される白シェーディング補正信号ＷＲ８Ｈ５Ｗ０．Ｈ
５ＷＩｌｓｌｌは、それぞれ上記ローパスフィルタ（２
５Ｒ）　、　（２５Ｇ）、　（２５Ｂ）（２６Ｒ）　、
　（２６Ｇ）　、　（２６Ｂ）のフィルタ特性により第
６図のＡに破線で示すように、立ち上がりエツジおよび
立ち下がりエツジの波形が鈍ってしまい適正な補正処理
を行うことができなくなる虞れがある。

そこで、この実施例におけるシェーディング補正信号形
成部（１３）では、上記ワーキングメモリ（１８）から
上記水平方向の黒シェーディング補正データＤ　［Ｂ＋
＋ｓ＋＋　／　Ｂｃ、ｓｌＩ／　ＢＢＳＨ）　Ｈと白シ
ェーディング補正データＤ　（ＷＢＳＩＩ　／　ＷＧＳ
Ｈ／　ＷＢＳＩＩ　）　Ｈを読み出す際に、各ラインの
先頭データを早めに期間Ｔだけ繰り返し読み出すことに
より、第６図のＢに示すように、上記ローパスフィルタ
（２５Ｒ）。

（２５Ｇ）　、　（２５Ｂ）　、　（２６Ｒ）　、　（
２６Ｇ）　、　（２６Ｂ）のフィルタ特性による波形歪
みの影響が正規の補正期間Ｔ。に現れないようにして、
適正な補正処理を行うことができるようにする。

上述のようにこの実施例のシェーディング補正回路では
、アイリス機構（５）により露光制御される第１．第２
及び第３の撮像素子（ＩＲ）　、　（ＩＧ）　、　（Ｉ
Ｂ）の撮像出力信号Ｅｌｆ、ＥＧ、ＥＢについて、ＲＧ
Ｂ各チャンネルのＡ／丁〕変換器（１２Ｒ）　、　（１
２Ｇ）　、　（１２Ｂ）によりディジタル化された撮像
出力データＤＲＤｃ、Ｄｉから各撮像素子（ＩＲ）　、
　（ＩＧ）　、　（ＩＢ）毎のシェーディング補正デー
タを形成してＲＡＭによるワーキングメモリ（１８）に
記憶しておくので、実際の撮像時に、上記ワーキングメ
モリ（１８）から読み出さ劃ろノエーディ３ング補ｉＥ
子゛−タに基づいて、各撮像素子（ＩＲ）　、　（ＩＧ
）　、　（ＩＢ）毎のシェーディング補正信号を形成し
、上記各撮像素子（ＩＲ）　、　（ＩＧ）　、　（ＩＢ
）の撮像出力信号ＥＲ、ＥＧ、ＥＢにシェーディング補
正処理を自動的に施すことができる。

しかも、この実施例のシェーディング補正回路では、ア
イリス機構（５）により第１．第２及び第３の撮像素子
（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）の各撮像面に光
が入射しない状態に露光制御して、この露光制御状態で
上記撮像素子（ＩＩ？）　、　（ＩＧ）　、　（ＩＢ）
の撮像出力信号ＥＲ，Ｅ、、ＥＢをＲＧＢ各チャンネル
のＡ／Ｄ変換器（１２Ｒ）　、　（１２Ｇ）　、　（１
２Ｂ）によりディジタル化した撮像出力データＤＲ，Ｄ
Ｇ、ＤＢから各撮像素子（ＩＲ）　、　（ＩＧ）　、　
（ＩＢ）毎の黒シェーディング補正データＤ　［Ｂ＋＋
ｓ＋＋　）　、　Ｄ　（ＢＧＳＨ）　、　Ｄ　（ＢＢＳ
Ｈ）を形成する。また、上記アイリス機構（５）により
第１、第２及び第３の撮像素子（ＩＲ）　、　＜ＩＧ）
　、　（ＩＢ）の各撮像面全面に光量の均一な光が入射
する状態に露光制御して、この状態で上記撮像素子（Ｉ
Ｒ）　、　（ＩＧ）　。

（ＩＢ）の撮像出力信号ＥＲ、Ｅｃ　、Ｅｌをディジタ
ル化したＲＧＢ各チャンネルの撮像出力データＤＲ、Ｄ
ｃ　、ＤＢから各撮像素子（ＩＲ）　、　（ＩＧ）　、
　（ＩＢ）毎の白シェーディング補正データＤ　（Ｗｌ
１３Ｈ〕Ｄ　（Ｗｃｓ＋＋　）　、　　Ｄ　［ＷＢｓ＋
＋　）を形成する。そして、上記黒シェーディング補正
データＤ　［ＢＢＳＨ〕Ｄ　（Ｂｃｓｌ＋）　、　Ｄ　
［Ｂｓｓ＋＋　］及び白白シニーディング正データＤ　
（Ｗ＋＋ｓｎ　）　、”Ｄ　（Ｗ、、Ｓ）Ｉ　）　、　
　Ｄ　ＣＷＲ５Ｈ）をワーキングメモリ（１８）に記憶
しておくので、実際の撮像時に、上記ワーキングメモリ
（１８）から読み出される黒シェーディング補正データ
Ｄ　（Ｂ＊ｓｌ＋）　、　Ｄ　［Ｂ、ｓＨ］　、　Ｄ　
（ＢＢＳＨ）及び白シェーディング補正データＤＣＷＲ
ｓ）１〕、Ｄ（ＷＧＳＭ　）　、　Ｄ　［ＷＢＳＨ）に
基づいて黒シェーディング補正信号Ｂ１１３８　＋　　
ＢＧＳＨ＋　　ＢＥＳＩＩ及び白シェーディング補正信
号ＷＲ，，，Ｗ、、Ｈ，Ｗ、、、を形成して、上記各撮
像素子（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）の撮像出
力信号ＥＲ、Ｅｃ　、Ｅｇに黒シェーディング補正処理
及び白シェーディング補正処理を迅速且つ確実に施すこ
とができる。

また、この実施例のシェーディング補正回路では、第１
．第２及び第３の撮像素子（ＩＲ）　、　（ＩＧ）　。

　３− （ＩＢ）の撮像出力信号Ｅ、、Ｅ、、Ｅ、について、各
撮像面に光が入射しない状態での撮像出力信号ＥＲ、Ｅ
ｃ　、Ｅｎをディジタル化した各撮像出力データをそれ
ぞれ１／８のデータ数に間引いた点順次の黒シェーディ
ング補正データＤ　（ＢＢＳＩＩ　／ＢＧｓＨ／　ＢＢ
ＳＭ　）とし、また、各撮像面全面に光量の均一な光が
入射した状態での各撮像出力信号Ｅｍ　、ＥＧ、　　Ｅ
Ｒをディジタル化した各揚傷出力データＤ、、Ｄ、、Ｄ
、をそれぞれ１／８のデータ数に間引いた白シェーディ
ング補正データＤ〔ＷＲ５＋ｌ　／　ＷＧＳＨ／　ＷＢ
ＳＩ＋　）とするので、シェーディング補正データのデ
ータ量を削減することができ、しかも、上記点順次の黒
シェーディング補正データＤ　（Ｂ　Ｒ２Ｈ／　Ｂ　ｃ
ｓＨ／　Ｂ　ＢＳＨ：ｌ及び白シェーディング補正デー
タＤ　（ＷＢＳＨ／　ＷＧＳＨ／　ＷＢＳＨ〕をワーキ
ングメモリ（１８）にまとめて記憶するので、各撮像素
子毎に黒シェーディング補正データと白シェーディング
補正データを記憶する複数の記憶手段を必要とすること
なく、複数の撮像素子のシェーディング補正に必要な各
種シェーディ４ ング補正データを１つのメモリに記憶することができる
。

さらに、この実施例のシェーディング補正回路では、上
記ＲＧＢ各チャンネルのアナログ・ディジタル変換器（
１２Ｒ）　、　（１２Ｇ）　、　（１２Ｂ）によりディ
ジタル化した撮像出力データＤＩｌ、ＤＧ、ＤＢから各
撮像素子（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）毎によ
りディジタル化された上記撮像素子（ＩＲ）　、　（Ｉ
Ｇ）　、　（ＩＢ）の各画素の撮像出力信号ＥＲ、Ｅｃ
　、Ｅｍのレベルデータを水平方向及び垂直方向に積分
して、水平方向のシェーディング成分に応じた黒シェー
ディング補正データＤ　（ＢＢＳＩＩ　／　ＢＧＳＩＩ
　／　ＢＢＳＩＩ　）　＋１及び白シェーディング補正
データＤ　（ＷＩＩＳＭ／　ＷＧＳＭ／　ＷＩＩＳＩＩ
）　Ｈと垂直方向のシェーディング成分に応じた黒シェ
ーディング補正データＤ　（Ｂ　ＢＳＨ／　Ｂ　ＧＳＨ
／　Ｂ　Ｉｓ、〕９及び白シェーディング補正データＤ
（ＷＲ３＋Ｉ　／　Ｗｃｓ＋＋　／　ＷＢｓＨ）　ｖを
シェーディング補正データとして形成するので、シェー
ディング補正に用いるシェーディング補正データのデー
タ量を削減することができ、記憶容量の少ない。ワーキ
ングメモリ（１８）を用いてシェーディング補正データ
を記憶することができる。

さらにまた、この実施例のシェーディング補正回路では
、シェーディング補正データを記憶する記憶手段として
ＲＡＭによるワーキングメモリ（１日）とＥＥＰＲＰＭ
によるバックアップメモリ（１９）を備えることにより
、上記ワーキングメモリ（１８）を用いてシェーディン
グ補正データの形成処理やこのシェーディング補正デー
タに基づくシェーディング補正処理を行うことができ、
上記バ・ンクアップメモリ（１９）を用いて上記シェー
ディング補正データを長期間保存することができる。し
かも、上記バックアップメモリ（１９）には、撮像素子
の端部に対応する出力データに比べて中心部に対応する
出力データの数が少なくなるように間引いたシェーディ
ング補正データを記憶させるので、記憶容量の少ない比
較的に安価なＥＥＰＲＯＭを用いることができる。

なお、本発明は、上述の実施例のみに限定されるもので
なく、例えば、上述の実施例では、第１゜第２及び第３
の撮像素子（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）の撮
像出力信号Ｅｘ　、Ｅ−、ＥＢについて、補正処理回路
（３）によりアナログ的にシェーディング補正処理を施
すようにしたが、ＲＧＢ各チャンネルのＡ／Ｄ変換器（
１２Ｒ）　、　（１２Ｇ）　、　（１２Ｂ）の後段にデ
ィジタル的なシェーディング補正処理を行う補正処理回
路を設け、この補正処理回路に上記各セレクタを（２０
）　、　（２１）を介して黒シェーディング補正データ
Ｄ　（ＢＲ３Ｉ＋　）　、　　Ｄ　（ＢＧＳＨ：ｌ　、
　　Ｄ　（ＢＢＳＨ）及び白シェーディング補正データ
Ｄ　（ＷＲ３Ｈ）　、　　Ｄ　（ＷＧＳ＋１　）　、　
　Ｄ　（ＷＢＳＩ＋　）を供給するようにしてもよい。

Ｈ発明の効果 以上のように、本発明に係るシェーディング補正回路で
は、複数の画素がマトリクス状に配置された撮像素子の
撮像出力信号について、該撮像素子の撮像面に光が入射
しない状態でアナログ・ディジタル変換器によりディジ
タル化された所定数画素の撮像出力信号のレベルデータ
を黒シェープ４フ ィング補正データとして記憶手段に記憶することにより
、実際の撮像時に、上記記憶手段から読み出される黒シ
ェーディング補正データに基づいて黒シェーディング補
正信号を形成して、上記撮像素子の撮像出力信号に黒シ
ェーディング補正処理を自動的に施すことができる。

また、本発明に係るシェーディング補正回路では、複数
の画素がマトリクス状に配置された撮像素子の撮像出力
信号について、該撮像素子の撮像面全面に光量の均一な
光が入射した状態でアナログ・ディジタル変換器により
ディジタル化された所定数画素の撮像出力信号のレベル
データを白シェーディング補正データとして記憶手段に
記憶することにより、実際の撮像時に、上記記憶手段か
ら読み出される白シェーディング補正データに基づいて
白シェーディング補正信号を形成して、上記撮像素子の
撮像出力信号に白シェーディング補正処理を自動的に施
すことができる。

しかも、本発明に係るシェーディング補正回路では、上
記アナログ・ディジタル変換器によりデ８ ィジタル化された上記撮像素子の各画素の撮像出力信号
のレベルデータを水平方向及び垂直方向に積分して該水
平方向及び垂直方向のシェーディング成分に応じた第１
及び第２のシェーディング補正データを形成するので、
シェーディング補正に用いるシェーディング補正データ
のデータ量を削減することができ、記憶容量の少ない記
憶手段を用いてこれら第１及び第２のシェーディング補
正データを記憶することができる。

【図面の簡単な説明】

第１図は本発明に係るシェーディング補正回路の構成を
示すブロック図、第２図は上記シェーディング補正回路
に撮像出力信号を供給する固体撮像素子の画素の配置状
態とその水平方向及び垂直方向のシェーディング特性の
一例を示す説明図、第３図は上記シェーディング補正回
路においてメモリに記憶する黒シェーディング補正デー
タ及び白シェーディング補正データのデータ列を示す説
明図、第４図は上記シェーディング補正回路のシニーデ
ィング補正信号形成部のデータ処理回路の具体的な構成
を示すブロック図、第５図は上記シェーディング補正回
路のシステムコントローラによる制御内容を示すフロー
チャート、第６図は上記シェーディング補正信号形成部
により形成されるシェーディング補正信号の波形図であ
る。

Claims (2)

【特許請求の範囲】
1. （１）複数の画素がマトリクス状に配置された撮像素子
   の撮像出力信号のシェーディング成分を除去するシェー
   ディング補正回路であって、 上記撮像素子の撮像出力信号をディジタル化するアナロ
   グ・ディジタル変換器と、 上記撮像素子の撮像面に光が入射しない状態で上記アナ
   ログ・ディジタル変換器によりディジタル化された上記
   撮像素子の各画素の撮像出力信号のレベルデータを水平
   方向及び垂直方向に積分して該水平方向及び垂直方向の
   シェーディング成分に応じた第１及び第２のシェーディ
   ング補正データを形成するシェーディング補正データ形
   成手段と、 上記第１及び第２のシェーディング補正データを記憶す
   る記憶手段と、 撮影時に上記記憶手段から読み出される上記シェーディ
   ング補正データに応じたシェーディング補正信号を上記
   撮像素子の出力信号から減算する減算器とを備え、 上記アナログ・ディジタル変換器の出力信号を黒シェー
   ディング補正処理済の撮像出力信号として後段の信号処
   理回路に供給するようになされていることを特徴とする
   シェーディング補正回路。
2. （２）複数の画素がマトリクス状に配置された撮像素子
   の撮像出力信号のシェーディング成分を除去するシェー
   ディング補正回路であって、 上記撮像素子の撮像出力信号をディジタル化するアナロ
   グ・ディジタル変換器と、 上記各撮像素子の撮像面全面に光量の均一な光が入射し
   た状態で上記アナログ・ディジタル変換器によりディジ
   タル化された上記撮像素子の各画素の撮像出力信号のレ
   ベルデータを垂直方向及び水平方向に積分して該水平方
   向及び垂直方向のシェーディング成分に応じた第１及び
   第２のシェーディング補正データを形成するシェーディ
   ング補正データ形成手段と、 上記第１及び第２のシェーディング補正データを記憶す
   る記憶手段と、 撮影時に上記記憶手段から読み出される上記シェーディ
   ング補正データに応じたシェーディング補正信号で上記
   撮像素子の出力信号を除算する除算器とを備え、 上記アナログ・ディジタル変換器の出力信号を白シェー
   ディング補正処理済の撮像出力信号として後段の信号処
   理回路に供給するようになされていることを特徴とする
   シェーディング補正回路。