JPH03263158A - 共通バス調停制御方式 - Google Patents

共通バス調停制御方式

Info

Publication number
JPH03263158A
JPH03263158A JP6300490A JP6300490A JPH03263158A JP H03263158 A JPH03263158 A JP H03263158A JP 6300490 A JP6300490 A JP 6300490A JP 6300490 A JP6300490 A JP 6300490A JP H03263158 A JPH03263158 A JP H03263158A
Authority
JP
Japan
Prior art keywords
bus
timer
master
bus master
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6300490A
Other languages
English (en)
Inventor
Yoshihiro Hagiwara
萩原 佳博
Hiroki Nagao
裕樹 永尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP6300490A priority Critical patent/JPH03263158A/ja
Publication of JPH03263158A publication Critical patent/JPH03263158A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の情報転送方式に関し、特に共通
バス調停制御方式に関する。
〔従来の技術〕
従来、この種の情報処理装置における共通バスの調停方
式では、各バスマスタのバス使用優先順位はあらかじめ
決められており、バス調停制御装置は2個以上のバス使
用要求がある場合、前述の優先順位に従ってバスの調停
を行う方式となっていた。
〔発明が解決しようとする課題〕
上述した従来のバス調停方式は、あらかじめ決められた
優先順位によってバスの使用可否を調停する方式となっ
ているので、優先順位の低い装置のバス使用要求は、他
にもっと優先順位の高い装置のバス使用要求が頻繁にあ
る場合、許容できない稈長時間バスの獲得が待たされた
り、バスの獲得ができなかったりするという欠点があっ
た。
〔課題を解決するための手段〕
本発明の共通バス調停制御方式の構成は、情報を転送す
る共通のバスと、少なくとも2個以上のバス制御機能を
有する装置のバスマスタと、バス調停制御装置とで構成
される情報処理装置において、前記バス調停装置に前記
バスマスタ毎に少なくとも1個以上のタイマと、該タイ
マの初期値を記憶する記憶部を設け、各該記憶部に前記
各バスマスタごとのバス獲得待ち許容時間を記憶させ、
前記バス調停制御装置に前記バスマスタからのバス使用
要求を通知されると、当該バスマスタ用の前記タイマの
カウントダウンが開始され、バスが使用可能状態になっ
た時、少なくとも、2個以上の前記バスマスタからのバ
ス使用要求がある場合、前記バスマスタ用の前記各タイ
マの値を比較して値が最小の前記バスマスタに対してバ
ス使用を許可し、バスの使用を許可された前記バスマス
タ用の前記タイマのカウントダウンを中止し、カウント
値を初期値に戻す制御機能を前記バス調停制御装置に持
たせることによって、前記各バスマスタのバス使用優先
度合が前記各バスマスタのバス獲得待ち時間が長くなる
につれて自動的に大きくなり、前記各バスマスタに適し
たバス調停制御を行えることを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
第1図において、主記憶装置2.バス調停制御装置3.
中央処理装置4.入出力制御装置5及び6は、バス1に
よって接続される。
中央処理装置4.入出力制御装置5.入出力制御装置6
は各々バスlを制御する機能を有しく以降、バス1を制
御する機能を有する装置をバスマスタと記す)、バス1
を用いてデータ転送を行う必要が生じた場合は、各バス
マスタ毎に用意し、バス調停制御装置3と接続されたバ
ス使用要求信号8,10.12によってバス調停制御装
置3にバス使用要求を通知する。バス調停制御装置3は
、各バスマスタ毎に用意し、各バスマスタと接続された
各バスマスタにバスの使用可否を通知するバス使用許可
信号7,9.11と、各バスマスタ毎に用意した初期値
を記憶する記憶部を持つタイマ13.14.15を有す
る。
第2図は、バス調停制御装置のブロック図である。
第2図において、クロック信号16はタイミング制御部
18及びタイマ13,14.15に入力され、バス使用
要求信号8,10,12及びバスlの使用終了を意味す
るR e a d y信号17並びニハス使用許可信号
7,9.11はタイミング制御部18に入力される。
タイマ13,14.15にはバス使用要求信号8.10
.12を元にタイミング制御部18で生成されるカウン
トイネーブル信号26.27.28が接続され、タイマ
13,14.15はこのカウントイネーブル信号26,
27.28がアクティブの間、クロック信号16をカウ
ントダウンする。
タイマ13,14.15にはバス使用許可信号7.9.
11を元にタイミング制御部18で生成されるタイマリ
セット信号28,29.30が接続され、タイマ13,
14,15はこのタイマリセット信号28,29.30
がアクティブになると、タイマ13,14,15のカウ
ントダウンを中止し、各タイマ内に用意されたカウンタ
の初期値を示すタイマ初期値レジスタ44,45.46
の内容をタイマ13,14.15にロードし、タイマ1
3,14.15を初期状態にする。
各タイマ13,14.15のカウント値は、タイミング
制御部18から出力されるバッファ制御信号31,32
,33によって制御される各タイマ13,14.15ご
とに用意されたバッファ19゜20.21を通して、ハ
イレベルにプルアップされた各タイマごとのタイマデー
タ信号34,35゜36を介して比較器22でタイマ値
の大きさを比較され、この結果を各タイマ13,14.
15ごとに用意した比較器出力信号38,39,40に
よって示す。本実施例では、最も値の小さいタイマに対
して比較器出力信号をアクティブにする。
この時、複数のタイマの値が同じで、かつ、その値が最
も小さい場合、対象のタイマ値に対応した複数の比較器
出力信号がアクティブになる。
比較器出力信号38,39.40はデコーダ23に入力
される。デコーダ23では比較器出力信号38.39,
40が複数アクティブになった場合、ハードウェアによ
って決められた、本実施例では入出力制御装置6.入出
力制御装置5.中央処理装置4の順に優先度が高い優先
順位に基づき、バス調停を行い、結果をデコード出力信
号41,42゜43に出力し、タイミング制御部18か
ら出力されるラッチ制御信号37によって制御されるラ
ッチ24を通り、バス便用許可信号8,10.12トシ
テ、各バスマスタにバスの使用可否を通知する。
第3図は本実施例の一実施例のタイミング図である。
あらかじめ中央処理装置4によって、バス調停制御装置
3の各バスマスタ用タイマ13,14゜15に各バスマ
スタ固有のバス獲得待ち許容時間を示す初期値を設定し
ておく、中央処理装置4用のタイマ13の初期値は15
、入出力制御装置5用のタイマ14の初期値は10、入
出力制御装置6用のタイマ15の初期値は5とする。
中央処理装置3は、バス1を用いてデータ転送が必要な
場合、バス使用要求信号8を用いてバス調停制御装置3
に通知する。バス調停制御装置3は、中央処理装置3の
バス使用要求を認識すると、中央処理装置用のタイマ1
3のカウントダウンを開始し、現在のバス使用状況を示
すバス使用許可信号7,9.11をチエ、りして使用可
能な場合は、バス使用許可信号7を用いて中央処理装置
4にバス1の使用許可を通知すると同時に、タイマ13
のカウントダウンを中止し、カウント値を初期値にリセ
ットする。
同様に中央処理装置4がバス1を使用中に、入出力制御
装置5及び入出力制御装置6がバス使用要求をバス調停
制御装置3に通知する。バス調停制御装置3は、タイマ
14.15のカウントダウンを開始する。
第2図の時刻3において、バス調停制御装置3は、入出
力制御装置5,602つの要求に対してバス調停判断規
準として、タイマ14.15の値を比較する。
タイマ14=9  タイマ15=4 9〉4からタイマ14>タイマ15なので、入出力制御
装置6に対してバスの使用を許可し、タイマ150カウ
ントダウンを中止し、カウント値を初期値1こリセット
する。時刻5において、入出力制御装置6は、バス調停
制御装置3にバス使用要求を通知する。
バス調停制御装置3は、タイマ150カウントダウンを
開始する。
時刻6において、バス調停制御装置3は、入出力制御装
置5.6の2つの要求に対して、時刻3の場合と同様に
、バス調停判断規準として、タイマ14.15の値を比
較する。
タイマ14=6  タイマ15=4 6〉4からタイマ14〉タイマ15なので、入出力制御
装置6に対してバスの使用を許可し、タイマ15のカウ
ントダウンを中止し、カウント値を初期値にリセットす
る。時刻8において、入出力制御装置6はバス調停制御
装置3にバス使用要求を通知する。バス調停制御装置3
は、タイマ150カウントダウンを開始する0時刻9に
おいて、バス調停制御装置3は、入出力装置5,6の2
つの要求に対して、時刻3,6の場合と同様に、バス調
停判断規準として、タイマ14,150値を比較する。
タイマ14=3  タイマ15=4 3く4からタイマ14<タイマ15なので、入出力制御
装置5に対してバスの使用を許可し、タイマ14のカウ
ントダウンを中止し、カウント値を初期値にリセットす
る。
以上説明した動作によって、バス調停制御回路3はバス
lの調停を行う。
バス1の使用を要求しているバスマスタのバス獲得待ち
許容時間を示すタイマ13,14.15のいずれかがO
になった場合、このタイマはカウントダウンを中止し、
タイマ値0を保持する。この場合、ハス調停制御袋R3
は、現在のバスサイクル終了後、タイマ値がOになった
バスマスタに対してバスの使用許可を対応するバス使用
許可信号によって通知する。
複数のバスマスタからバス使用要求があって、これらの
バスマスクのバス獲得特許容時間が等しい場合、バス調
停制御装置3はノ1−ドウエアによってあらかじめ決め
られた優先順位に従って、優先度の高いバスマスタに対
してバスの使用を許可する0本実施例では入出力制御装
置6、入出力制御装置5、中央処理装置4の順で優先度
が高い。
第4図は、上記優先順位をバス調停制御装置3で調停す
る場合用いる真理値を示す図である。比較器出力信号3
7,38.39及びデコード出力信号41,42.43
は“1″でアクティブ、“0″でインアクティブを表す
〔発明の効果〕
以上説明したように本発明は、バス調停装置に各バスマ
スタごとにタイマとタイマ初期値記憶部を設け、このタ
イマ初期値としてあらかじめ各バスマスタ固有のバス獲
得待ち許容時間を設定し、バスマスタからのバス使用要
求を受付けると、このバスマスタ用のタイマのカウント
ダウンを開始し、バス調停時にはバス使用要求を受付け
たバスマスタの中で最もタイマ値の小さいバスマスタに
使用を許可することによって、各バスマスタのバス獲得
待ち時間の最適制御を行い、各バスマスタの要求を適切
に処理する効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図はバス
調停制御装置の一実施例のブロック図、第3図は本発明
の一実施例のタイミング図、第4図はバス調停に用いる
一実施例の真理値を示す図である。 1・・・・・・バス、2・・・・・・主記憶装置、3・
・・・・・バス調停制御装置、4・・・・・・中央処理
装置、5,6・・・・・・入出力制御装置、7,9,1
1・・・・・・バス使用要求信号、8,10,12・・
・・・・バス使用許可信号513゜14.15・・・・
・・タイマ、16・・・・・・クロ、り信号、17・・
・・・・レディ信号、18・・・・・・タイミング制御
部、19.20.21・・・・・・バッファ、22・・
・・・・比較器、23・・・・・・デコーダ、24・・
・・・・ラッチ、25,26゜27・・・・・・カウン
トイネーブル信号、28,29゜30・・・・・・タイ
マリセット信号、31,32,33・・・・・・バッフ
ァ制御信号、34,35.36・・・・・・タイマデー
タ信号、37・・・・・・ラッチ制御信号、38゜39
.40・・・・・・比較器出力信号、41,42,43
・・・・・・デコード出力信号、44,45.46・・
・・・・タイマ初期値レジスタ。

Claims (1)

    【特許請求の範囲】
  1. 情報を転送する共通のバスと、少なくとも2個以上のバ
    ス制御機能を有する装置のバスマスタと、バス調停制御
    装置とで構成される情報処理装置において、前記バス調
    停装置に前記バスマスタ毎に少なくとも1個以上のタイ
    マと、該タイマの初期値を記憶する記憶部を設け、各該
    記憶部に前記各バスマスタごとのバス獲得待ち許容時間
    を記憶させ、前記バス調停制御装置に前記バスマスタか
    らのバス使用要求を通知されると、当該バスマスタ用の
    前記タイマのカウントダウンが開始され、バスが使用可
    能状態になった時、少なくとも、2個以上の前記バスマ
    スタからのバス使用要求がある場合、前記バスマスタ用
    の前記各タイマの値を比較して値が最小の前記バスマス
    タに対してバス使用を許可し、バスの使用を許可された
    前記バスマスタ用の前記タイマのカウントダウンを中止
    し、カウント値を初期値に戻す制御機能を前記バス調停
    制御装置に持たせることによって、前記各バスマスタの
    バス使用優先度合いが前記各バスマスタのバス獲得待ち
    時間が長くなるにつれて自動的に大きくなり、前記各バ
    スマスタに適したバス調停制御を行えることを特徴とす
    る共通バス調停制御方式。
JP6300490A 1990-03-13 1990-03-13 共通バス調停制御方式 Pending JPH03263158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6300490A JPH03263158A (ja) 1990-03-13 1990-03-13 共通バス調停制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6300490A JPH03263158A (ja) 1990-03-13 1990-03-13 共通バス調停制御方式

Publications (1)

Publication Number Publication Date
JPH03263158A true JPH03263158A (ja) 1991-11-22

Family

ID=13216743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6300490A Pending JPH03263158A (ja) 1990-03-13 1990-03-13 共通バス調停制御方式

Country Status (1)

Country Link
JP (1) JPH03263158A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658511B2 (en) 1999-12-27 2003-12-02 Hitachi, Ltd. Data processing processor
JP2006040019A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp アクセス制御装置
JP2007122483A (ja) * 2005-10-28 2007-05-17 Canon Inc バスマスタ装置、バス調停装置及びその制御方法
JPWO2006080371A1 (ja) * 2005-01-31 2008-06-19 松下電器産業株式会社 アクセス調停装置、および調停可能条件検証装置
JP2012168773A (ja) * 2011-02-15 2012-09-06 Renesas Electronics Corp バスシステムおよびアクセス制御方法
WO2013038589A1 (ja) * 2011-09-14 2013-03-21 パナソニック株式会社 資源要求調停装置、資源要求調停システム、資源要求調停方法、集積回路およびプログラム
WO2025197015A1 (ja) * 2024-03-21 2025-09-25 三菱電機株式会社 バストランザクション制御装置、バストランザクション制御方法及びバストランザクション制御プログラム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658511B2 (en) 1999-12-27 2003-12-02 Hitachi, Ltd. Data processing processor
US6944696B2 (en) 1999-12-27 2005-09-13 Renesas Technology Corp. Data processing processor
JP2006040019A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp アクセス制御装置
JPWO2006080371A1 (ja) * 2005-01-31 2008-06-19 松下電器産業株式会社 アクセス調停装置、および調停可能条件検証装置
US7739437B2 (en) 2005-01-31 2010-06-15 Panasonic Corporation Access arbiter and arbitrable condition verification device
JP4625836B2 (ja) * 2005-01-31 2011-02-02 パナソニック株式会社 アクセス調停装置
JP2007122483A (ja) * 2005-10-28 2007-05-17 Canon Inc バスマスタ装置、バス調停装置及びその制御方法
JP2012168773A (ja) * 2011-02-15 2012-09-06 Renesas Electronics Corp バスシステムおよびアクセス制御方法
WO2013038589A1 (ja) * 2011-09-14 2013-03-21 パナソニック株式会社 資源要求調停装置、資源要求調停システム、資源要求調停方法、集積回路およびプログラム
JPWO2013038589A1 (ja) * 2011-09-14 2015-03-23 パナソニックIpマネジメント株式会社 資源要求調停装置、資源要求調停システム、資源要求調停方法、集積回路およびプログラム
US9367498B2 (en) 2011-09-14 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Resource request arbitration device, resource request arbitration system, resource request arbitration method, integrated circuit, and program
WO2025197015A1 (ja) * 2024-03-21 2025-09-25 三菱電機株式会社 バストランザクション制御装置、バストランザクション制御方法及びバストランザクション制御プログラム

Similar Documents

Publication Publication Date Title
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
US6496890B1 (en) Bus hang prevention and recovery for data communication systems employing a shared bus interface with multiple bus masters
EP0737924A2 (en) Bus arbritation and data transfer
EP0166272A2 (en) Processor bus access
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
JP2978539B2 (ja) データ転送制御装置
US6606677B1 (en) High speed interrupt controller
US6629178B1 (en) System and method for controlling bus access for bus agents having varying priorities
USRE40261E1 (en) Apparatus and method of partially transferring data through bus and bus master control device
JPH03263158A (ja) 共通バス調停制御方式
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JPH0830549A (ja) バス制御装置
KR100605867B1 (ko) 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법
JP2529720B2 (ja) ダイレクトメモリアクセス装置
JP3667504B2 (ja) 調停回路
JP4432268B2 (ja) バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法
JP2837893B2 (ja) マイクロコンピュータ装置
JP2002091903A (ja) バスシステム
JP2004220309A (ja) マルチプロセッサシステム
JPH0991247A (ja) バス調停装置
JP2000029822A (ja) ブリッジ装置
JP2001167049A (ja) バス調停装置
JP2000201161A (ja) ア―ビトレ―ション制御回路
JP3206013B2 (ja) ダイレクト・メモリ・アクセス転送制御装置