JPH0326417B2 - - Google Patents
Info
- Publication number
- JPH0326417B2 JPH0326417B2 JP58064625A JP6462583A JPH0326417B2 JP H0326417 B2 JPH0326417 B2 JP H0326417B2 JP 58064625 A JP58064625 A JP 58064625A JP 6462583 A JP6462583 A JP 6462583A JP H0326417 B2 JPH0326417 B2 JP H0326417B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset
- signal
- operational amplifier
- monitoring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、特許請求の範囲第1項の上位概念に
記載の電子計算モジユールの監視装置から出発し
ている。マイクロコンピユータが電気的に不都合
な環境において使用されるとき、マイクロコンピ
ユータと接続されて動作する計算装置用の監視回
路は既に公知である。しかし公知の監視回路は少
なくとも2つのコンデンサを必要とし、その際一
方のコンデンサは蓄積のために用いられ、他方の
コンデンサは、蓄積コンデンサのダイナミツク追
従充電のために用いられる。この種の公知の回路
を集積するには、非常にコスト高につく。更に多
数の外部素子が必要である。
記載の電子計算モジユールの監視装置から出発し
ている。マイクロコンピユータが電気的に不都合
な環境において使用されるとき、マイクロコンピ
ユータと接続されて動作する計算装置用の監視回
路は既に公知である。しかし公知の監視回路は少
なくとも2つのコンデンサを必要とし、その際一
方のコンデンサは蓄積のために用いられ、他方の
コンデンサは、蓄積コンデンサのダイナミツク追
従充電のために用いられる。この種の公知の回路
を集積するには、非常にコスト高につく。更に多
数の外部素子が必要である。
発明の効果
これに対して特許請求の範囲第1項に記載の本
発明の装置は、回路装置を容易に集積できるとい
う利点を有する。即ちこの回路装置は、マイクロ
プロセツサのチツプと一緒にケーシングに収納す
ることができる。外部素子は必要でない。
発明の装置は、回路装置を容易に集積できるとい
う利点を有する。即ちこの回路装置は、マイクロ
プロセツサのチツプと一緒にケーシングに収納す
ることができる。外部素子は必要でない。
本発明の実施例においてリセツト回路に、給電
電圧監視部を設けると特別有利であり、その結果
給電電圧の投入の際にもまたは給電電圧が所定の
値以下に下回つた後パルスが送出される。付加的
なリセツト回路は必要ない。更に、計算回路が申
し分なく動作していないという指示があるとき、
マイクロプロセツサの機能出力側を遮断できるよ
うにする素子群を設けると特別有利である。この
回路装置は、計算機制御される点火装置の故障の
際点火コイルを介して持続電流が流れるのを妨げ
なければならない電子点火装置に使用される。
電圧監視部を設けると特別有利であり、その結果
給電電圧の投入の際にもまたは給電電圧が所定の
値以下に下回つた後パルスが送出される。付加的
なリセツト回路は必要ない。更に、計算回路が申
し分なく動作していないという指示があるとき、
マイクロプロセツサの機能出力側を遮断できるよ
うにする素子群を設けると特別有利である。この
回路装置は、計算機制御される点火装置の故障の
際点火コイルを介して持続電流が流れるのを妨げ
なければならない電子点火装置に使用される。
実施例の説明
次に本発明を図示の実施例を用いて詳細に説明
する。
する。
第1図には、本発明の第1実施例が図示されて
いる。
いる。
第1図において、I/Oポートおよびリセツト
入力側を有するマイクロプロセツサ1が図示され
ている。マイクロプロセツサの他の接続端子は、
図示されていない。マイクロプロセツサとして、
市販のすべての型が使用可能である。この種のマ
イクロプロセツサは、電気的に不都合な環境に配
置されているので、データ線またはインターフエ
ース回路に著しい障害電圧が発生したときでも、
マイクロプロセツサが申し分なく動作することを
保証する必要がある。殊に自動車においてまたは
強力な電気モータの近傍において発生するような
障害電圧によつて、マイクロプロセツサが不特定
の状態に切換えられることが起こり得る。この場
合リセツト回路が働いて、マイクロプロセツサを
再び所定の状態にしなければならない。
入力側を有するマイクロプロセツサ1が図示され
ている。マイクロプロセツサの他の接続端子は、
図示されていない。マイクロプロセツサとして、
市販のすべての型が使用可能である。この種のマ
イクロプロセツサは、電気的に不都合な環境に配
置されているので、データ線またはインターフエ
ース回路に著しい障害電圧が発生したときでも、
マイクロプロセツサが申し分なく動作することを
保証する必要がある。殊に自動車においてまたは
強力な電気モータの近傍において発生するような
障害電圧によつて、マイクロプロセツサが不特定
の状態に切換えられることが起こり得る。この場
合リセツト回路が働いて、マイクロプロセツサを
再び所定の状態にしなければならない。
ところで本発明の思想は、マイクロプロセツサ
に、系にマイクロプロセツサから非周期的な信号
が供給されたとき、系をリセツトする回路装置を
付加することである。これら信号はソフトウエア
によつて発生することができるが、例えば指示装
置に対する既存の多重信号を使用することができ
る。マイクロプロセツサが停止するまたは不特定
の状態になるとき、または何かある入力または出
力信号が生じないとき、相応のI/Oポートにお
ける多重信号は中断する。これら信号は、リセツ
ト装置によつて評価される。
に、系にマイクロプロセツサから非周期的な信号
が供給されたとき、系をリセツトする回路装置を
付加することである。これら信号はソフトウエア
によつて発生することができるが、例えば指示装
置に対する既存の多重信号を使用することができ
る。マイクロプロセツサが停止するまたは不特定
の状態になるとき、または何かある入力または出
力信号が生じないとき、相応のI/Oポートにお
ける多重信号は中断する。これら信号は、リセツ
ト装置によつて評価される。
マイクロプロセツサ1のI/Oポートは、抵抗
2を介して正の電源電圧線に接続されている。更
にI/Oポートは抵抗5を介して演算増幅器7の
反転入力側に導かれている。演算増幅器7の非反
転入力側は、抵抗4を介して、抵抗3および6を
有する分圧器に接続されており、その際抵抗3お
よび6は直列に接続されておりかつ電源電圧のプ
ラス極とマイナス極との間に接続されている。演
算増幅器7の出力側は、抵抗8を介して正帰還さ
れている。抵抗8は、演算増幅器7の非反転入力
側に接続されている。更に演算増幅器7の出力側
に、ダイオード10が接続されている。ダイオー
ド10には、順方向に極性付けられているダイオ
ード11が後置接続されている。ダイオード10
とダイオード11との間に抵抗9が接続されてい
る。抵抗9の他方の端子は、演算増幅器7の反転
入力側に導かれている。ダイオード11のカソー
ドは一方において、演算増幅器18の反転入力側
に導かれており、他方においてコンデンサ12の
一方の電極に導かれている。コンデンサ12の電
極は、電源電圧のマイナス極に接続されている。
2を介して正の電源電圧線に接続されている。更
にI/Oポートは抵抗5を介して演算増幅器7の
反転入力側に導かれている。演算増幅器7の非反
転入力側は、抵抗4を介して、抵抗3および6を
有する分圧器に接続されており、その際抵抗3お
よび6は直列に接続されておりかつ電源電圧のプ
ラス極とマイナス極との間に接続されている。演
算増幅器7の出力側は、抵抗8を介して正帰還さ
れている。抵抗8は、演算増幅器7の非反転入力
側に接続されている。更に演算増幅器7の出力側
に、ダイオード10が接続されている。ダイオー
ド10には、順方向に極性付けられているダイオ
ード11が後置接続されている。ダイオード10
とダイオード11との間に抵抗9が接続されてい
る。抵抗9の他方の端子は、演算増幅器7の反転
入力側に導かれている。ダイオード11のカソー
ドは一方において、演算増幅器18の反転入力側
に導かれており、他方においてコンデンサ12の
一方の電極に導かれている。コンデンサ12の電
極は、電源電圧のマイナス極に接続されている。
演算増幅器18の非反転入力側に、抵抗13お
よび14を有する分圧器が接続されている。抵抗
13および14は、電源電圧線間に設けられてい
る。演算増幅器18の出力側に、抵抗15が接続
されている。この抵抗は演算増幅器18の非反転
入力側に帰還されている。更に抵抗16は、正の
給電電圧線に導かれている。演算増幅器18の出
力側は、マイクロプロセツサのリセツト入力側に
導かれている。
よび14を有する分圧器が接続されている。抵抗
13および14は、電源電圧線間に設けられてい
る。演算増幅器18の出力側に、抵抗15が接続
されている。この抵抗は演算増幅器18の非反転
入力側に帰還されている。更に抵抗16は、正の
給電電圧線に導かれている。演算増幅器18の出
力側は、マイクロプロセツサのリセツト入力側に
導かれている。
この回路装置は、マイクロプロセツサの正しい
機能を監視するという課題を有する。この監視を
可能にするために、マイクロプロセツサは適当な
出力側において常時矩形信号を発生する。何かあ
る形式の障害において、矩形信号が途切れ、その
際出力信号が論理0か論理1を維持する。
機能を監視するという課題を有する。この監視を
可能にするために、マイクロプロセツサは適当な
出力側において常時矩形信号を発生する。何かあ
る形式の障害において、矩形信号が途切れ、その
際出力信号が論理0か論理1を維持する。
ところで監視回路は、矩形信号が供給されるか
または供給されないかに依存して、マイクロプロ
セツサのリセツト入力側を相応のレベルにセツト
しなければならない。
または供給されないかに依存して、マイクロプロ
セツサのリセツト入力側を相応のレベルにセツト
しなければならない。
回路装置の動作を、第2図に基いて詳細に説明
する。正常作動において、演算増幅器18の出力
は零である。この回路状態は、抵抗13および1
4を有する分圧器と相応に充電されるコンデンサ
12とを用いて維持される。コンデンサは常時、
抵抗17を介して放電される。その充電電圧が演
算増幅器18のスイツチング閾値を下回らないよ
うに、演算増幅器は充電されなければならない。
このことは、抵抗5および9並びにダイオード1
1を介してパルス状に行なわれる。
する。正常作動において、演算増幅器18の出力
は零である。この回路状態は、抵抗13および1
4を有する分圧器と相応に充電されるコンデンサ
12とを用いて維持される。コンデンサは常時、
抵抗17を介して放電される。その充電電圧が演
算増幅器18のスイツチング閾値を下回らないよ
うに、演算増幅器は充電されなければならない。
このことは、抵抗5および9並びにダイオード1
1を介してパルス状に行なわれる。
第2図aには、マイクロプロセツサの、I/O
−ポートにおける出力信号が図示されている。状
態0から状態1への側縁変化の際、充電電流がコ
ンデンサ12に流れ、第2図bに示すようにコン
デンサ12を充電する。コンデンサ12の充電量
が増加するに従つて、演算増幅器7の反転入力側
における電圧も上昇する(第2図c)。抵抗3お
よび6によつて調整設定されている所定の電圧に
達した際、演算増幅器7は切換わり、その結果演
算増幅器7の出力側には、第2図dの電圧が現わ
れる。その際コンデンサ12はもはやそれ以上充
電することができない。というのは、正の電源電
圧から流れる電流は、抵抗2,5,6およびダイ
オード10を介してアースへ流れるからである。
従つてコンデンサ12の充電は、時間間隔22の
間でのみ行なわれる。その後コンデンサは放電す
る。ところで短い間隔においてパルスが続かなけ
ればコンデンサは、時間間隔23および24に示
されているように、引続き放電する。その際演算
増幅器18の閾電圧を下回ると、演算増幅器18
が切換わり、これによりリセツト信号をマイクロ
プロセツサ1に送出する。この場合、I/O−ポ
ートにおける出力電圧が論理0信号であるか、論
理1信号であるかは係わりない。論理0信号にお
いて、演算増幅器7の反転入力側はいかなる場合
もその非反転入力側より低く、その結果その出力
側は論理1信号が生じる。コンデンサ12を抵抗
5および9並びにダイオード11を介して充電す
ることができない。I/O−ポートの出力側に論
理1が現われると、既述の過程が繰返される。マ
イクロプロセツサの監視に対して、この回路装置
は蓄積コンデンサ12のみを必要とする。
−ポートにおける出力信号が図示されている。状
態0から状態1への側縁変化の際、充電電流がコ
ンデンサ12に流れ、第2図bに示すようにコン
デンサ12を充電する。コンデンサ12の充電量
が増加するに従つて、演算増幅器7の反転入力側
における電圧も上昇する(第2図c)。抵抗3お
よび6によつて調整設定されている所定の電圧に
達した際、演算増幅器7は切換わり、その結果演
算増幅器7の出力側には、第2図dの電圧が現わ
れる。その際コンデンサ12はもはやそれ以上充
電することができない。というのは、正の電源電
圧から流れる電流は、抵抗2,5,6およびダイ
オード10を介してアースへ流れるからである。
従つてコンデンサ12の充電は、時間間隔22の
間でのみ行なわれる。その後コンデンサは放電す
る。ところで短い間隔においてパルスが続かなけ
ればコンデンサは、時間間隔23および24に示
されているように、引続き放電する。その際演算
増幅器18の閾電圧を下回ると、演算増幅器18
が切換わり、これによりリセツト信号をマイクロ
プロセツサ1に送出する。この場合、I/O−ポ
ートにおける出力電圧が論理0信号であるか、論
理1信号であるかは係わりない。論理0信号にお
いて、演算増幅器7の反転入力側はいかなる場合
もその非反転入力側より低く、その結果その出力
側は論理1信号が生じる。コンデンサ12を抵抗
5および9並びにダイオード11を介して充電す
ることができない。I/O−ポートの出力側に論
理1が現われると、既述の過程が繰返される。マ
イクロプロセツサの監視に対して、この回路装置
は蓄積コンデンサ12のみを必要とする。
第3図の回路装置は、その中心に第1図の監視
回路を有する。その際第1図と同じ素子には同一
番号が付けられている。こゝには図示されていな
いマイクロプロセツサのI/O−ポートから、信
号が抵抗5を介して演算増幅器7の反転入力側に
達する。更に抵抗2が正の電源電圧線に導かれて
いる。演算増幅器7の非反転入力側に、抵抗4を
介して抵抗3および6を有する分圧器が接続され
ている。演算増幅器7の出力側は、ダイオード1
0および抵抗8に導かれている。この抵抗は演算
増幅器7の非反転入力側に帰還されている。ダイ
オード10には別のダイオード11が後置接続さ
れている。ダイオード10と11との間において
抵抗9は演算増幅器7の反転入力側に接続されて
いる。ダイオード11のカソードには、コンデン
サ12が接続されている。コンデンサはアース線
に接続されている。ダイオード11のカソードは
更に、演算増幅器18の反転入力側に導かれてい
る。演算増幅器18の非反転入力側は、抵抗28
を介して、抵抗13および14を有する分圧回路
に接続されている。演算増幅器18の出力側は一
方において、抵抗15を介してその非反転入力側
に接続されており、また抵抗17並びに抵抗26
とダイオード25との直列接続を介して演算増幅
器18の反転入力側に接続されている。更に、演
算増幅器18の出力側から正の電源電圧線に導か
れている抵抗16が設けられている。同様抵抗2
7は、正の電源電圧線から演算増幅器7の出力側
に導かれている。
回路を有する。その際第1図と同じ素子には同一
番号が付けられている。こゝには図示されていな
いマイクロプロセツサのI/O−ポートから、信
号が抵抗5を介して演算増幅器7の反転入力側に
達する。更に抵抗2が正の電源電圧線に導かれて
いる。演算増幅器7の非反転入力側に、抵抗4を
介して抵抗3および6を有する分圧器が接続され
ている。演算増幅器7の出力側は、ダイオード1
0および抵抗8に導かれている。この抵抗は演算
増幅器7の非反転入力側に帰還されている。ダイ
オード10には別のダイオード11が後置接続さ
れている。ダイオード10と11との間において
抵抗9は演算増幅器7の反転入力側に接続されて
いる。ダイオード11のカソードには、コンデン
サ12が接続されている。コンデンサはアース線
に接続されている。ダイオード11のカソードは
更に、演算増幅器18の反転入力側に導かれてい
る。演算増幅器18の非反転入力側は、抵抗28
を介して、抵抗13および14を有する分圧回路
に接続されている。演算増幅器18の出力側は一
方において、抵抗15を介してその非反転入力側
に接続されており、また抵抗17並びに抵抗26
とダイオード25との直列接続を介して演算増幅
器18の反転入力側に接続されている。更に、演
算増幅器18の出力側から正の電源電圧線に導か
れている抵抗16が設けられている。同様抵抗2
7は、正の電源電圧線から演算増幅器7の出力側
に導かれている。
この回路装置において、抵抗31および抵抗3
2と、ツエナーダイオード30との直列接続が設
けられている。この直列接続は、正および負の電
源電圧線の間に介挿されている。抵抗31と32
の間に、トランジスタ34のベースが接続されて
いる。トランジスタ34のエミツタは、負の電源
電圧線に導かれており、一方トランジスタ34の
コレクタは一方においてトランジスタ35のベー
スに導かれ、また他方において抵抗33を介して
正の電源電圧線に導かれている。トランジスタ3
5のエミツタは、負の電源電圧線に導かれてお
り、一方トランジスタ35のコレクタは、抵抗3
6を介して演算増幅器18の反転入力側に導かれ
ている。演算増幅器18の出力側は、抵抗37を
介してトランジスタ40のベースに導かれてい
る。トランジスタ40のエミツタは、負の電源電
圧線に導かれている。トランジスタ40のコレク
タは一方において抵抗39を介して正の電源電圧
線に接続されており、他方においてD−フリツ
プ・フロツプ42のクロツク入力側に導かれてい
る。更にダイオード38が、演算増幅器7の反転
入力側からトランジスタ40のコレクタへ通じる
線に設けられている。トランジスタ40のコレク
タにおいて更に、図示されていないマイクロプロ
セツサのリセツト入力側に対する否定されたリセ
ツト信号を取出し可能である。フリツプフロツプ
42のD−入力側は、抵抗41を介して正の電源
電圧線に接続されている。D−フリツプ・フロツ
プのセツト入力側は、アースに接続されている。
フリツプフロツプ42のリセツト入力側は、
AND素子43の出力側に接続されている。AND
素子43の入力側は、D−フリツプ・フロツプ4
2の出力側に接続されている。AND素子43の
別の入力側は、マイクロプロセツサの機能出力側
に接続されている。
2と、ツエナーダイオード30との直列接続が設
けられている。この直列接続は、正および負の電
源電圧線の間に介挿されている。抵抗31と32
の間に、トランジスタ34のベースが接続されて
いる。トランジスタ34のエミツタは、負の電源
電圧線に導かれており、一方トランジスタ34の
コレクタは一方においてトランジスタ35のベー
スに導かれ、また他方において抵抗33を介して
正の電源電圧線に導かれている。トランジスタ3
5のエミツタは、負の電源電圧線に導かれてお
り、一方トランジスタ35のコレクタは、抵抗3
6を介して演算増幅器18の反転入力側に導かれ
ている。演算増幅器18の出力側は、抵抗37を
介してトランジスタ40のベースに導かれてい
る。トランジスタ40のエミツタは、負の電源電
圧線に導かれている。トランジスタ40のコレク
タは一方において抵抗39を介して正の電源電圧
線に接続されており、他方においてD−フリツ
プ・フロツプ42のクロツク入力側に導かれてい
る。更にダイオード38が、演算増幅器7の反転
入力側からトランジスタ40のコレクタへ通じる
線に設けられている。トランジスタ40のコレク
タにおいて更に、図示されていないマイクロプロ
セツサのリセツト入力側に対する否定されたリセ
ツト信号を取出し可能である。フリツプフロツプ
42のD−入力側は、抵抗41を介して正の電源
電圧線に接続されている。D−フリツプ・フロツ
プのセツト入力側は、アースに接続されている。
フリツプフロツプ42のリセツト入力側は、
AND素子43の出力側に接続されている。AND
素子43の入力側は、D−フリツプ・フロツプ4
2の出力側に接続されている。AND素子43の
別の入力側は、マイクロプロセツサの機能出力側
に接続されている。
OR素子44には、一方においてマイクロプロ
セツサの機能出力側が接続されており、他方にお
いてフリツプフロツプ42の出力側が接続されて
いる。OR素子44の出力側は、OR素子45の
入力側に導かれている。OR素子45の別の入力
側は、演算増幅器18の出力側に接続されてい
る。OR素子45の出力側は、抵抗47を介して
トランジスタ48のベースに接続されている。ト
ランジスタ48のエミツタは、負の電源電圧線に
導かれており、一方トランジスタ48のコレクタ
は抵抗49を介して正の電源電圧線に接続されて
いる。トランジスタ48のコレクタから図示され
ていない内燃機関に対する点火装置50へ線が導
かれている。点火装置50には点火コイル52お
よび点火コイルに対する断続器として動作するス
イツチングトランジスタ51が略示されている。
その際トランジスタ51のベースは、トランジス
タ48のコレクタからの信号線によつて制御され
る。
セツサの機能出力側が接続されており、他方にお
いてフリツプフロツプ42の出力側が接続されて
いる。OR素子44の出力側は、OR素子45の
入力側に導かれている。OR素子45の別の入力
側は、演算増幅器18の出力側に接続されてい
る。OR素子45の出力側は、抵抗47を介して
トランジスタ48のベースに接続されている。ト
ランジスタ48のエミツタは、負の電源電圧線に
導かれており、一方トランジスタ48のコレクタ
は抵抗49を介して正の電源電圧線に接続されて
いる。トランジスタ48のコレクタから図示され
ていない内燃機関に対する点火装置50へ線が導
かれている。点火装置50には点火コイル52お
よび点火コイルに対する断続器として動作するス
イツチングトランジスタ51が略示されている。
その際トランジスタ51のベースは、トランジス
タ48のコレクタからの信号線によつて制御され
る。
演算増幅器7および18を有する回路装置の動
作は、第1図に基いて既に説明した動作と同じで
ある。トランジスタ40によつて、数多くのマイ
クロプロセツサにとつて必要である、リセツト信
号の反転が行なわれる。電源電圧、即ちバツテリ
ー電圧監視部は実質的に、ツエナーダイオード3
0とトランジスタ34と35とから成る。この回
路部分の応動電圧は、最小の電源電圧を下回つた
際トランジスタ34が遮断されかつトランジスタ
35が導通切換されるように設定されている。そ
の際コンデンサ12は抵抗36を介して放電さ
れ、このために演算増幅器18によつてリセツト
が行なわれる。投入接続過程の際にも、電源電圧
は少なくとも初期に所定の値を下回つているの
で、この回路装置は“電源オン”の際のリセツト
を行なうこともできる。
作は、第1図に基いて既に説明した動作と同じで
ある。トランジスタ40によつて、数多くのマイ
クロプロセツサにとつて必要である、リセツト信
号の反転が行なわれる。電源電圧、即ちバツテリ
ー電圧監視部は実質的に、ツエナーダイオード3
0とトランジスタ34と35とから成る。この回
路部分の応動電圧は、最小の電源電圧を下回つた
際トランジスタ34が遮断されかつトランジスタ
35が導通切換されるように設定されている。そ
の際コンデンサ12は抵抗36を介して放電さ
れ、このために演算増幅器18によつてリセツト
が行なわれる。投入接続過程の際にも、電源電圧
は少なくとも初期に所定の値を下回つているの
で、この回路装置は“電源オン”の際のリセツト
を行なうこともできる。
ダイオード38によつて、リセツト過程の終了
後演算増幅器7が如何なる場合にも遮断されるこ
とが保証される。これによりリセツトパルスの終
了後、コンデンサ12はその可能な最大電圧に充
電される。これにより、コンデンサ12の放電過
程が正常作動中およびリセツト後、同じであるこ
とが保証される。これにより回路装置は、I/O
−ポートにおける矩形信号の次の側縁がいつ生じ
るかには無関係になる。このことは、リセツトを
行なう応動時間が明確に規定されるという利点を
有する。別の利点としてコンデンサを所定の状態
に基いて比較的小さく選択できるようになる。
後演算増幅器7が如何なる場合にも遮断されるこ
とが保証される。これによりリセツトパルスの終
了後、コンデンサ12はその可能な最大電圧に充
電される。これにより、コンデンサ12の放電過
程が正常作動中およびリセツト後、同じであるこ
とが保証される。これにより回路装置は、I/O
−ポートにおける矩形信号の次の側縁がいつ生じ
るかには無関係になる。このことは、リセツトを
行なう応動時間が明確に規定されるという利点を
有する。別の利点としてコンデンサを所定の状態
に基いて比較的小さく選択できるようになる。
リセツト過程の間およびその短時間後、例えば
初期設定プログラムが経過する間、接続されてい
る負荷を所定の状態にすることが必要である場合
が多い。例として、出力段に電流が流れないよう
にすべきである計算機制御される点火装置が挙げ
られる。というのは、持続的に電流を流す出力段
によつて例えば点火装置の点火コイルを破壊する
ことがあるからである。このことは、機能出力側
の信号が負荷に送出されないようにして行なわれ
る。
初期設定プログラムが経過する間、接続されてい
る負荷を所定の状態にすることが必要である場合
が多い。例として、出力段に電流が流れないよう
にすべきである計算機制御される点火装置が挙げ
られる。というのは、持続的に電流を流す出力段
によつて例えば点火装置の点火コイルを破壊する
ことがあるからである。このことは、機能出力側
の信号が負荷に送出されないようにして行なわれ
る。
実施例において、このことは次のように行なわ
れる。即ちリセツト過程の間、必要な遮断信号が
演算増幅器18の出力側から直接OR回路45を
介して送出される。リセツト時間の終了時に、ト
ランジスタ40のコレクタにおける正の側縁によ
つてフリツプ・フロツプ42の出力側Qが論理1
にセツトされる。リセツト過程の正常な経過にお
いてはリセツト時間の間、機能出力側46も論理
1にセツトされる。従つてリセツト信号の経過後
AND素子43の両方の入力側には、論理1が加
わり、これにより出力側Qはフリツプフロツプ4
2のリセツト入力側Rによつて再び論理0にセツ
トされる。機能出力側からのこの信号は、この場
合、初期設定プログラムの経過までOR素子44
および45を介して更に維持される。
れる。即ちリセツト過程の間、必要な遮断信号が
演算増幅器18の出力側から直接OR回路45を
介して送出される。リセツト時間の終了時に、ト
ランジスタ40のコレクタにおける正の側縁によ
つてフリツプ・フロツプ42の出力側Qが論理1
にセツトされる。リセツト過程の正常な経過にお
いてはリセツト時間の間、機能出力側46も論理
1にセツトされる。従つてリセツト信号の経過後
AND素子43の両方の入力側には、論理1が加
わり、これにより出力側Qはフリツプフロツプ4
2のリセツト入力側Rによつて再び論理0にセツ
トされる。機能出力側からのこの信号は、この場
合、初期設定プログラムの経過までOR素子44
および45を介して更に維持される。
障害が生じると、マイクロプロセツサの機能出
力側46における論理1信号は発生しない。そこ
でフリツプフロツプの出力側Qはそれ以上リセツ
トすることができない。そこでトランジスタ48
の切換過程はセツトされたフリツプフロツプ42
に基いて行なうことができない。従つて点火装置
の場合にこのことは、点火装置の出力段に引続き
電流が流れないことを意味する。
力側46における論理1信号は発生しない。そこ
でフリツプフロツプの出力側Qはそれ以上リセツ
トすることができない。そこでトランジスタ48
の切換過程はセツトされたフリツプフロツプ42
に基いて行なうことができない。従つて点火装置
の場合にこのことは、点火装置の出力段に引続き
電流が流れないことを意味する。
この回路装置は更に、1つのコンデンサを用い
て出来るという利点を有する。従つてこの回路装
置は簡単に集積可能でありかつ例えばマイクロプ
ロセツサと一緒にチツプ上に収納することがで
き、またはマイクロプロセツサを制御するための
別のチツプに付加することができる。
て出来るという利点を有する。従つてこの回路装
置は簡単に集積可能でありかつ例えばマイクロプ
ロセツサと一緒にチツプ上に収納することがで
き、またはマイクロプロセツサを制御するための
別のチツプに付加することができる。
第1図は、本発明の計算回路リセツト装置の1
実施例の回路図であり、第2図は第1図の実施例
の機能を説明するためのパルスダイヤグラムを示
す図であり、第3図は本発明の別の実施例の回路
図である。 1……マイクロプロセツサ(計算機、計算モジ
ユール)、7,18……増幅器、10,11,3
8……ダイオード、12……蓄積コンデンサ、3
0〜36……電源電圧監視部、42……D.フリ
ツプフロツプ、43……AND素子、44,45
……OR素子、46……機能出力側、50……点
火装置、51……トランジスタスイツチ。
実施例の回路図であり、第2図は第1図の実施例
の機能を説明するためのパルスダイヤグラムを示
す図であり、第3図は本発明の別の実施例の回路
図である。 1……マイクロプロセツサ(計算機、計算モジ
ユール)、7,18……増幅器、10,11,3
8……ダイオード、12……蓄積コンデンサ、3
0〜36……電源電圧監視部、42……D.フリ
ツプフロツプ、43……AND素子、44,45
……OR素子、46……機能出力側、50……点
火装置、51……トランジスタスイツチ。
Claims (1)
- 【特許請求の範囲】 1 正常な作動時においてその出力側にダイナミ
ツク信号を送出する電子計算モジユールの監視回
路装置であつて、リセツト回路および前記信号を
蓄積するための蓄積コンデンサを備えた形式のも
のにおいて、 蓄積コンデンサ12が、マイクロプロセツサ1
の1つの出力側(I/O Port)に接続されて
いる少なくとも1つの抵抗5,9を介して充電さ
れ、かつ前記蓄積コンデンサ12が前以て決めら
れた充電状態に達した際に切り換わりかつ前記蓄
積コンデンサ12の引き続く充電を、前記マイク
ロプロセツサ1の前記出力側(I/O Port)
における側縁変化が生じるまでの間、妨げる帰還
増幅器7が設けられていることを特徴とする電子
計算モジユールの監視回路装置。 2 少なくとも1つの抵抗5,9とコンデンサ1
2との間に、ダイオード11が順方向に接続され
ておりかつ別のダイオード10が前記演算増幅器
7の出力側に導かれている特許請求の範囲第1項
記載の電子計算モジユールの監視回路装置。 3 給電電圧の投入の際または給電電圧が前以て
決められた値を下回つた際に、リセツトパルスを
トリガする給電電圧監視部30ないし36が設け
られている特許請求の範囲第1項または第2項記
載の電子計算モジユールの監視回路装置。 4 ダイオード38がマイクロプロセツサ1の出
力側(I/O Port)からリセツト線に導かれ
ており、その結果リセツト過程の終了後、コンデ
ンサ12をその最大可能な電圧に充電する電圧の
跳躍的変化が発生する特許請求の範囲第1項から
第3項までのいずれか1項記載の電子計算モジユ
ールの監視回路装置。 5 マイクロプロセツサ1のリセツト時間の間、
少なくとも短時間阻止信号が送出されなかつたと
き、阻止信号をマイクロプロセツサ1の機能出力
側46によつて制御される装置50に送出する手
段41ないし49、例えば蓄積素子42が設けら
れている特許請求の範囲第1項から第4項までの
いずれか1項記載の電子計算モジユールの監視回
路装置。 6 蓄積素子42はマイクロプロセツサ1に対す
るリセツト信号によつてセツトされかつマイクロ
プロセツサ1の機能出力側46の信号によつてリ
セツトされる特許請求の範囲第5項記載の電子計
算モジユールの監視回路装置。 7 点火コイル52および該点火コイル52を切
り換えるスイツチングトランジスタ51を備えた
点火装置に対して使用され、かつ前記スイツチン
グトランジスタ51はリセツト時間の間無電流状
態に切り換えられておりかつリセツト過程の期間
に、マイクロプロセツサ1の機能出力側46によ
つて信号が送出されないとき、前記スイツチング
トランジスタ1の無電流状態が維持される特許請
求の範囲第1項から第6項までのいずれか1項記
載の電子計算モジユールの監視回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3214006.1 | 1982-04-16 | ||
| DE19823214006 DE3214006A1 (de) | 1982-04-16 | 1982-04-16 | Vorrichtung zum ruecksetzen von rechenschaltungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186858A JPS58186858A (ja) | 1983-10-31 |
| JPH0326417B2 true JPH0326417B2 (ja) | 1991-04-10 |
Family
ID=6161046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58064625A Granted JPS58186858A (ja) | 1982-04-16 | 1983-04-14 | 電子計算モジユ−ルの監視回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4512019A (ja) |
| JP (1) | JPS58186858A (ja) |
| DE (1) | DE3214006A1 (ja) |
| FR (1) | FR2525367B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219633A (ja) * | 1982-06-14 | 1983-12-21 | Alps Electric Co Ltd | マイコン化エンコ−ダを有するキ−ボ−ド |
| DE3240706A1 (de) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
| DE3312045A1 (de) * | 1983-04-02 | 1984-10-04 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltung zur abgabe von impulsen bei spannungseinbruechen |
| US4803682A (en) * | 1985-03-04 | 1989-02-07 | Sanyo Electric Co., Ltd. | Resetting system |
| DE3544079C2 (de) * | 1985-12-13 | 1998-07-30 | Bosch Gmbh Robert | Verfahren zur Verarbeitung von Interrupt-Signalen |
| DE8817191U1 (de) * | 1988-07-28 | 1993-12-02 | Robert Bosch Gmbh, 70469 Stuttgart | Anordnung für definierte Schaltung eines Mikrorechners in Wartebetriebsart |
| US4982404A (en) * | 1988-10-12 | 1991-01-01 | American Standard Inc. | Method and apparatus for insuring operation of a multiple part system controller |
| US5450417A (en) * | 1993-10-26 | 1995-09-12 | Texas Instruments Incorporated | Circuit for testing power-on-reset circuitry |
| US5590235A (en) * | 1993-12-03 | 1996-12-31 | Papst-Motoren Gmbh & Co. Kg | DC motor control with periodic reset |
| KR960038608A (ko) * | 1995-04-07 | 1996-11-21 | 김광호 | 마이크로프로세서 오동작 방지회로 |
| DE59708459D1 (de) | 1996-08-12 | 2002-11-14 | Papst Motoren Gmbh & Co Kg | Anordnung zur überwachung eines mikroprozessors |
| US6594774B1 (en) * | 1999-09-07 | 2003-07-15 | Microsoft Corporation | Method and apparatus for monitoring computer system objects to improve system reliability |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4244050A (en) * | 1978-02-27 | 1981-01-06 | The Bendix Corporation | Dual voltage regulator with low voltage shutdown |
| DE2841073A1 (de) * | 1978-09-21 | 1980-04-03 | Ruhrtal Gmbh | Schaltungsanordnung zur verarbeitung von elektrisch dargestellten informationen |
| FR2437651A1 (fr) * | 1978-09-29 | 1980-04-25 | Bosch Gmbh Robert | Installation de surveillance pour des dispositifs commandes sur programmes, notamment pour des systemes commandes a partir de microprocesseurs dans les vehicules automobiles |
| JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
| JPS5561801A (en) * | 1978-10-31 | 1980-05-09 | Toshiba Corp | Unit using control device such as microcomputer |
| US4355359A (en) * | 1979-03-23 | 1982-10-19 | Nissan Motor Company, Limited | Control system for internal combustion engines |
| JPS6032217B2 (ja) * | 1979-04-02 | 1985-07-26 | 日産自動車株式会社 | 制御用コンピュ−タのフェィルセ−フ装置 |
| FR2454137B1 (fr) * | 1979-04-13 | 1985-12-06 | Orega Electro Mecanique | Circuit d'initialisation ou de reinitialisation d'un microprocesseur |
| DE2946081C3 (de) * | 1979-11-15 | 1995-09-21 | Wabco Vermoegensverwaltung | Schaltungsanordnung zur Überwachung der Funktion eines Mikroprozessors |
| CH646289A5 (de) * | 1980-03-03 | 1984-11-15 | Landis & Gyr Ag | Schaltung zur ausloesung der rueckstellung eines mikro-prozessors. |
| GB2075729B (en) * | 1980-05-12 | 1984-08-08 | Suwa Seikosha Kk | Microprogramm control circuit |
| DE3035896C2 (de) * | 1980-09-24 | 1984-02-09 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Erzeugung von Impulen bei Störung der Stromversorgung |
-
1982
- 1982-04-16 DE DE19823214006 patent/DE3214006A1/de active Granted
- 1982-09-30 US US06/429,221 patent/US4512019A/en not_active Expired - Lifetime
-
1983
- 1983-02-18 FR FR8302693A patent/FR2525367B1/fr not_active Expired
- 1983-04-14 JP JP58064625A patent/JPS58186858A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186858A (ja) | 1983-10-31 |
| FR2525367A1 (fr) | 1983-10-21 |
| DE3214006C2 (ja) | 1990-07-05 |
| US4512019A (en) | 1985-04-16 |
| DE3214006A1 (de) | 1983-10-20 |
| FR2525367B1 (fr) | 1987-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027002A (en) | Redundant power bus arrangement for electronic circuits | |
| US4698582A (en) | Power driver having short circuit protection | |
| US3935527A (en) | Inrush current limit circuit with reset response to lowered input voltage | |
| JPH0326417B2 (ja) | ||
| JPH1175320A (ja) | 過電圧保護回路 | |
| JP3187901B2 (ja) | 電源切り換え装置 | |
| JPH0538065A (ja) | 自動車搭載電子機器の電源装置 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| US10599198B2 (en) | Load driving device | |
| JPH0215119B2 (ja) | ||
| EP1650845A2 (en) | Load dump protection circuit | |
| US7224561B2 (en) | Protective circuit and method for operating said protective circuit, in particular for overvoltage protection for an electronic control system for a motor vehicle | |
| US20030011248A1 (en) | Error recognition device for a multi-voltage vehicle electrical system | |
| JP2682699B2 (ja) | 駆動回路 | |
| US7949246B2 (en) | Control circuit for the synchronized or alternate triggering of at least two flash devices | |
| JP2710349B2 (ja) | パワーオンリセット回路 | |
| JP3223647B2 (ja) | 半導体集積回路装置 | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPS5952327A (ja) | マイクロコンピユ−タのリセツト回路 | |
| CN121791382A (zh) | 一种电池管理电路 | |
| JPS6338694Y2 (ja) | ||
| JPS6389915A (ja) | 電子回路用電源装置 | |
| CN120691870A (zh) | 智能电子开关 | |
| SU1179834A1 (ru) | Уctpoйctbo bboдa элektpoпиtahия | |
| JP2515950Y2 (ja) | バックアップ電源の電圧低下検出回路 |