JPH0326564B2 - - Google Patents
Info
- Publication number
- JPH0326564B2 JPH0326564B2 JP14886182A JP14886182A JPH0326564B2 JP H0326564 B2 JPH0326564 B2 JP H0326564B2 JP 14886182 A JP14886182 A JP 14886182A JP 14886182 A JP14886182 A JP 14886182A JP H0326564 B2 JPH0326564 B2 JP H0326564B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- conductivity type
- circuit
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Amplification And Gain Control (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は比較回路の駆動段の構成に関し、特に
基準電位をあらかじめ小さく設定した比較回路の
駆動段トランジスタの配置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the configuration of a drive stage of a comparison circuit, and more particularly to the arrangement of drive stage transistors of a comparison circuit in which a reference potential is set small in advance.
第1図は従来方式の比較回路を利用した利得制
御回路である。第1図において、1は信号入力端
子、2は増幅器、3は定電流源、4は電源供給端
子である。破線で囲まれた範囲5が比較回路を示
す。比較回路5において、第2の導電型を有する
第1のトランジスタQ1と、第1の導電型を有す
る第2のトランジスタQ2と、第2の抵抗R2と、
第4のキヤパシタC4とによつてバツフア段が成
立つ。差動増幅段は第3〜第5のトランジスタ
Q3〜Q5と、直流電圧源VAとVBと、第3および第
4の抵抗R3,R4と、定電流源3とから成立つ。 FIG. 1 shows a gain control circuit using a conventional comparison circuit. In FIG. 1, 1 is a signal input terminal, 2 is an amplifier, 3 is a constant current source, and 4 is a power supply terminal. A region 5 surrounded by a broken line indicates a comparison circuit. In the comparison circuit 5, a first transistor Q1 having a second conductivity type, a second transistor Q2 having a first conductivity type, a second resistor R2 ,
A buffer stage is established by the fourth capacitor C4 . The differential amplification stage includes third to fifth transistors.
It consists of Q 3 to Q 5 , DC voltage sources V A and V B , third and fourth resistors R 3 and R 4 , and constant current source 3 .
第4および第5のトランジスタQ4,Q5は差動
増幅構成をなし、それぞれのベースには電圧VA,
VBが与えられている。電位の関係がVA>VBに設
定してあるので、無信号時には定電流源3から送
出される電流I0はすべて第4のトランジスタQ4に
流れる。したがつて、第2、第3、および第5の
トランジスタQ2,Q3,Q5には電流が流れないた
め、第1のトランジスタQ1のペースには電圧が
現れず、第1のトランジスタQ1はオフ状態とな
つている。次に信号入力端子1に入力信号が印加
され、第5のトランジスタQ5のペースにVAとVB
との差電圧〔VA−VB〕以上の信号が印加される
と第5のトランジスタQ5がターンオンする。第
5のトランジスタQ5がオン状態になると第2お
よび第3のトランジスタQ2,Q3に定電流源から
電流I0が流れ、これによつて第1のトランジスタ
Q1のペースに電圧が印加されるため、第1のト
ランジスタQ1がターンオンし、第1のトランジ
スタQ1のコレクタ・エミツタ間のインピーダン
スが変化する。そこで、このインピーダンスと抵
抗R1との比により利得制御を行うことができる。
ところで、第1図に示す従来方式の比較回路では
第1のトランジスタQ1をターンオンさせるため
には、ペース電圧VCとして一般にトランジスタ
のペース・エミツタ間順電圧、すなわち約0.7V
が必要である。しかしながら、パルス性雑音除去
回路のような速い応答速度が要求される回路では
ペース電圧VCはできるだけ小さい方が好ましい。 The fourth and fifth transistors Q 4 and Q 5 have a differential amplification configuration, and have voltages V A and V A at their respective bases.
V B is given. Since the potential relationship is set to V A > V B , all of the current I 0 sent from the constant current source 3 flows to the fourth transistor Q 4 when there is no signal. Therefore, since no current flows through the second, third and fifth transistors Q 2 , Q 3 , Q 5 , no voltage appears on the pace of the first transistor Q 1 and the first transistor Q1 is in the off state. Next, an input signal is applied to the signal input terminal 1, and the pace of the fifth transistor Q5 is V A and V B
When a signal equal to or higher than the voltage difference [V A −V B ] is applied, the fifth transistor Q 5 is turned on. When the fifth transistor Q 5 turns on, a current I 0 flows from the constant current source to the second and third transistors Q 2 and Q 3 , which causes the first transistor
Since a voltage is applied to the pace of Q 1 , the first transistor Q 1 is turned on, and the impedance between the collector and emitter of the first transistor Q 1 changes. Therefore, gain control can be performed by the ratio between this impedance and the resistor R1 .
By the way, in the conventional comparison circuit shown in FIG. 1, in order to turn on the first transistor Q1 , the pace voltage V C is generally the forward voltage between the pace and emitter of the transistor, that is, about 0.7V.
is necessary. However, in a circuit that requires a fast response speed, such as a pulse noise removal circuit, it is preferable that the pace voltage V C be as small as possible.
本発明の目的は第1の導電型の第2のトランジ
スタをターンオン状態に移行させることにより抵
抗とコンデンサの並列回路により構成される時定
数回路がベースに接続された第2の導電型の第1
のトランジスタをターンオン状態にして帰還ルー
プの制御を行う差動増幅形比較回路において、あ
らかじめ第2の導電型のトランジスタをターンオ
ンさせるよりも若干小さなペース電圧を設定して
おき、これによつて第2の導電型のトランジスタ
のペース電位を若干上昇させ、容易にターンオン
させるように構成した駆動回路を具備した比較回
路を提供することにある。 An object of the present invention is to turn on a second transistor of a first conductivity type, thereby turning on a first transistor of a second conductivity type, which has a time constant circuit constituted by a parallel circuit of a resistor and a capacitor connected to its base.
In a differential amplification comparison circuit that controls a feedback loop by turning on a transistor of the second conductivity type, a pace voltage that is slightly lower than that of turning on a transistor of the second conductivity type is set in advance, and thereby the second conductivity type transistor is turned on. It is an object of the present invention to provide a comparator circuit equipped with a drive circuit configured to slightly increase the pace potential of a transistor of conductivity type and easily turn on the transistor.
本発明による比較回路は第1の導電型の第2の
トランジスタをターンオン状態に移行させること
により抵抗とコンデンサの並列回路により構成さ
れる時定数回路がベースに接続された第2の導電
型の第1のトランジスタをターンオン状態にして
帰還ループの制御を行う差動増幅形比較回路を改
良したものである。本発明においては、前記第2
の導電型の第1のトランジスタのベース端子と前
記時定数回路との間に駆動回路が挿入され、前記
駆動回路は定電流回路を有し、前記定電流回路の
定電流を分流し、一方の分流回路は分割抵抗また
はトランジスタの差動回路を介して前記第2の導
電型の第1のトランジスタのベース端子に接続さ
れ、他方の分流回路は前記第1の導電型と同じ導
電型のトランジスタに接続され、前記第1の導電
型と同じ導電型のトランジスタのベース端子を前
記時定数回路に接続して構成し、当該差動増幅形
比較回路出力がないときは前記第2の導電型の第
1のトランジスタのベース電圧をこのトランジス
タをターンオンさせる電圧より若干低い電圧に設
定しておき、当該差動増幅形比較回路出力の出力
によつて前記第1の導電型の第2のトランジスタ
をターンオン状態に移行することによつて、前記
第1の導電型と同じ導電型のトランジスタをター
ンオフ状態に移行させ前記第2の導電型の第1の
トランジスタをターンオンさせるように構成して
ある。 A comparator circuit according to the present invention turns on a second transistor of a first conductivity type, and a time constant circuit constituted by a parallel circuit of a resistor and a capacitor is connected to a base of a second transistor of a second conductivity type. This is an improved differential amplification type comparison circuit that controls a feedback loop by turning on one transistor. In the present invention, the second
A drive circuit is inserted between the base terminal of the first transistor of conductivity type and the time constant circuit, and the drive circuit has a constant current circuit, and divides the constant current of the constant current circuit, and divides the constant current of the constant current circuit. The shunt circuit is connected to the base terminal of the first transistor of the second conductivity type via a dividing resistor or a differential circuit of transistors, and the other shunt circuit is connected to the base terminal of the first transistor of the second conductivity type. connected, the base terminal of a transistor of the same conductivity type as the first conductivity type is connected to the time constant circuit, and when there is no output from the differential amplification type comparison circuit, the base terminal of the transistor of the same conductivity type as the first conductivity type is connected to the time constant circuit. The base voltage of the first transistor is set to a voltage slightly lower than the voltage that turns on this transistor, and the second transistor of the first conductivity type is turned on by the output of the differential amplification type comparison circuit. , the transistor of the same conductivity type as the first conductivity type is turned off, and the first transistor of the second conductivity type is turned on.
第2図に本発明による比較回路の一実施例を示
す。第1図に示した従来方式の比較回路例と同一
の働きをする素子には、第2図においても同一番
号を付してある。第2図の回路においては、第1
図に示した構成のほかに、駆動回路7が付加して
ある。 FIG. 2 shows an embodiment of a comparator circuit according to the present invention. Elements having the same functions as those in the conventional comparative circuit example shown in FIG. 1 are given the same numbers in FIG. 2 as well. In the circuit of Fig. 2, the first
In addition to the configuration shown in the figure, a drive circuit 7 is added.
第5のトランジスタQ5のペースに信号が印加
されていない時には、第2および第3のトランジ
スタQ2,Q3にはコレクタ電流が流れないので下
式が成立する。 When no signal is applied to the pace of the fifth transistor Q 5 , no collector current flows through the second and third transistors Q 2 and Q 3 , so the following equation holds true.
VD=VBEQ6+IQ6/1+hFEQ6
×R2≒VBEQ6 ……(1)
VE=R6/R5+R6×VD≒R6/R5+R6
×VBEQ6 ……(2)
I6=IQ6+IR5
ただしVBEQ6は第6のトランジスタQ6(特許請求
の範囲に記載の第1の導電型と同じ導電型のトラ
ンジスタである)のペース・エミツタ間順電圧で
あり、hFEQ6は第6のトランジスタQ6の電流増幅
率である。また、IQ6は第6のトランジスタQ6エ
ミツタ電流であり、VDは第6のトランジスタQ6
のエミツタ電位である。IR5は第5および第6の
抵抗R5,R6を流れる電流である。V D =V BEQ6 +IQ 6 /1+h FEQ6 ×R 2 ≒V BEQ6 ……(1) V E =R 6 /R 5 +R 6 ×V D ≒R 6 /R 5 +R 6 ×V BEQ6 ……(2) I 6 = IQ 6 + IR 5 where V BEQ6 is the pace-to-emitter forward voltage of the sixth transistor Q 6 (which is a transistor of the same conductivity type as the first conductivity type described in the claims), and h FEQ6 is the current amplification factor of the sixth transistor Q6 . Also, IQ 6 is the emitter current of the sixth transistor Q 6 and V D is the emitter current of the sixth transistor Q 6
is the emitter potential of IR 5 is the current flowing through the fifth and sixth resistors R 5 and R 6 .
なお、第1の導電型の第2のトランジスタとは
トランジスタQ2を、また、第2の導電型の第1
のトランジスタとはトランジスタQ1を指す。 Note that the second transistor of the first conductivity type refers to the transistor Q2 , and also refers to the first transistor of the second conductivity type.
The transistor refers to transistor Q1 .
定電流源6からの電流I6は電流IR5と電流IQ6と
に分流し、これによつて第1のトランジスタQ1
のペースに電圧VEが印加される。電圧VEは第(2)
式で示されているように、第5および第6の抵抗
R5,R6との比によつて任意に設定することがで
きる。例えば、第5の抵抗R5と第6の抵抗R6と
の比が1対4の場合、第1のトランジスタQ1が
ターンオンするためにはトランジスタQ1のベー
ス・エミツタ間電圧VBEQ1が約0.7V以上になる必
要がある。すなわち、
R6(VBEQ6+VB)/(R5+R6)
≧VBE=VBEQ1 ……(4)
4/5×(VBEQ6+VB)≧VBEQ1 ……(4)′
VB≧1/4×VBEQ1 ……(4)″
となる。本発明による比較回路を示す第2図の回
路において、増幅器2から信号が入力しておら
ず、第5のトランジスタQ5のベースに信号が印
加されていないときは第2のトランジスタQ2は
ターンオフであり定電流I6は分流されていてIQ6
とIR5となる。電流IR5は抵抗R5とR6に流れ、第
1のトランジスタQ1のベースには4/5VBEQ1の電圧
が加わつた状態の第1のトランジスタQ1はター
ンオフである。 The current I 6 from the constant current source 6 is divided into a current IR 5 and a current IQ 6 , thereby causing the first transistor Q 1
A voltage V E is applied to the pace of . Voltage V E is the second (2)
The fifth and sixth resistors, as shown in Eq.
It can be set arbitrarily depending on the ratio of R 5 and R 6 . For example, if the ratio of the fifth resistor R 5 to the sixth resistor R 6 is 1:4, in order for the first transistor Q 1 to turn on, the base-emitter voltage V BEQ1 of the transistor Q 1 must be approximately Must be 0.7V or higher. That is, R 6 (V BEQ6 + V B ) / (R 5 + R 6 ) ≧V BE = V BEQ1 ……(4) 4/5×(V BEQ6 +V B )≧V BEQ1 ……(4)′ V B ≧ 1/4×V BEQ1 ...(4)'' In the circuit of FIG. 2 showing the comparison circuit according to the present invention, no signal is input from the amplifier 2, and the signal is input to the base of the fifth transistor Q5 . When is not applied, the second transistor Q 2 is turned off and the constant current I 6 is shunted and IQ 6
and IR 5 . The current IR 5 flows through the resistors R 5 and R 6 , and the first transistor Q 1 is turned off with the voltage of 4/5V BEQ1 applied to the base of the first transistor Q 1 .
一方、第6のトランジスタQ6はIQ6が流れ、タ
ーンオン状態である。 On the other hand, IQ 6 flows through the sixth transistor Q 6 and it is turned on.
この状態で、増幅器2より信号が発生するとト
ランジスタQ5がターンオンし第2のトランジス
タQ2がターンオンするので、第6のトランジス
タQ6のベースに加わるベース電位VBが高くなり
トランジスタQ6のIQ6の電流は減少しIR5の電流
が増加する。トランジスタQ6のベースに1/4VBE
が加わると第1のトランジスタQ1のベース電位
はVBEQ1に達するので第1のトランジスタQ1はタ
ーンオンする。したがつて、これによつて応答速
度の速い回路を実現することができる。 In this state, when a signal is generated from the amplifier 2, the transistor Q5 turns on and the second transistor Q2 turns on, so the base potential VB applied to the base of the sixth transistor Q6 becomes high and the IQ of the transistor Q6 increases . The current in IR 5 decreases and the current in IR 5 increases. 1/4V BE at the base of transistor Q 6
When V BEQ1 is applied, the base potential of the first transistor Q 1 reaches V BEQ1 , so the first transistor Q 1 is turned on. Therefore, this makes it possible to realize a circuit with a high response speed.
第3図に本発明による比較回路の第2の実施例
を示す。8は電源、9は接地端子、10は信号入
力端子、11は信号源である。 FIG. 3 shows a second embodiment of the comparison circuit according to the present invention. 8 is a power supply, 9 is a ground terminal, 10 is a signal input terminal, and 11 is a signal source.
この図は増幅器2の出力が信号源11に接続さ
れていることを省略して図示したものである。 This figure omits that the output of the amplifier 2 is connected to the signal source 11.
第1の導電型の第2のトランジスタにはトラン
ジスタQ8が、第2の導電型の第1のトランジス
タにはトランジスタQ14が相当する。また、第1
の導電型と同じ導電型のトランジスタはトランジ
スタQ10が相当する。 The transistor Q 8 corresponds to the second transistor of the first conductivity type, and the transistor Q 14 corresponds to the first transistor of the second conductivity type. Also, the first
The transistor Q10 has the same conductivity type as the transistor Q10.
駆動回路は定電流源12、トランジスタQ9,
Q10,Q11,Q12,Q13および基準電圧Vrefより構成
される。この実施例は駆動回路に差動回路を用い
た例である。 The drive circuit includes a constant current source 12, a transistor Q 9 ,
It consists of Q 10 , Q 11 , Q 12 , Q 13 and a reference voltage V ref . This embodiment is an example in which a differential circuit is used for the drive circuit.
トランジスタQ9,Q10,Q11,Q12およびQ13は
整合がとれており、トランジスタQ12のベースに
基準電位Vrefが与えられている。信号源11に信
号が入つていないときは、トランジスタQ8はタ
ーンオフしており、トランジスタQ10のベース電
位VBは上昇していないので、トランジスタQ10は
ターンオンしている。 Transistors Q 9 , Q 10 , Q 11 , Q 12 and Q 13 are matched, and a reference potential V ref is applied to the base of transistor Q 12 . When no signal is input to the signal source 11, the transistor Q8 is turned off and the base potential VB of the transistor Q10 is not increased, so the transistor Q10 is turned on.
一方、トランジスタQ11,Q12およびQ13はター
ンオフ状態であり、定電流源12からの電流は流
れていない。 On the other hand, transistors Q 11 , Q 12 and Q 13 are turned off, and current from constant current source 12 is not flowing.
信号源11に信号が入力すると、トランジスタ
Q8はターンし、ベースオン電位VBが上昇し、ト
ランジスタQ10がターンオフ状態に追いやられ
る。そのため、定電流源12の電流はトランジス
タQ1,Q12およびQ13に流れ、トランジスタQ14を
ターンオンし、トランジスタQ14のコレクタ・エ
ミツタ間インピーダンスを変化させる。第3図の
比較回路ではすべて差動構成になつているので温
度依存性がなく、且つ、応答速度の速いに回路を
容易に実現できる。 When a signal is input to the signal source 11, the transistor
Q8 turns, base on potential VB rises, and transistor Q10 is forced to turn off. Therefore, the current of the constant current source 12 flows through the transistors Q 1 , Q 12 and Q 13 , turns on the transistor Q 14 , and changes the impedance between the collector and emitter of the transistor Q 14 . Since all of the comparison circuits shown in FIG. 3 have a differential configuration, there is no temperature dependence and it is possible to easily realize a circuit with a fast response speed.
以上述べたように、本発明における比較回路で
は基準電位を小さくすることができるという効果
があり、さらに雑音除去回路のような応答速度の
速い比較回路に極めて容易に適することができる
という効果がある。 As described above, the comparison circuit according to the present invention has the effect that the reference potential can be made small, and further has the effect that it can be extremely easily adapted to a comparison circuit with a fast response speed such as a noise removal circuit. .
第1図は従来方式の比較回路を利用した利得制
御回路のブロツク図である。第2図は本発明によ
る比較回路を利用した利得制御回路の第1の実施
例を示すブロツク図である。第3図は本発明によ
る比較回路を利用した利得制御回路の第2の実施
例を示すブロツク図である。
1,10……信号入力端子、2……増幅器、
3,6……定電流源、4,8……電源供給端子、
5……比較回路、7……駆動回路、9……接地端
子、11……信号源、Q1〜Q14……トランジス
タ、R1〜R6……抵抗、C1〜C4……キヤパシタ、
VA,VB……直流電圧源、Vref……基準電圧。
FIG. 1 is a block diagram of a gain control circuit using a conventional comparison circuit. FIG. 2 is a block diagram showing a first embodiment of a gain control circuit using a comparison circuit according to the present invention. FIG. 3 is a block diagram showing a second embodiment of a gain control circuit using a comparison circuit according to the present invention. 1, 10...signal input terminal, 2...amplifier,
3, 6... constant current source, 4, 8... power supply terminal,
5...Comparison circuit, 7...Drive circuit, 9...Ground terminal, 11...Signal source, Q1 to Q14 ...Transistor, R1 to R6 ...Resistor, C1 to C4 ...Capacitor ,
V A , V B ... DC voltage source, V ref ... Reference voltage.
Claims (1)
オン状態に移行させることにより抵抗とコンデン
サの並列回路により構成される時定数回路がベー
スに接続された第2の導電型の第1のトランジス
タをターンオン状態にして帰還ループの制御を行
う差動増幅形比較回路において、前記第2の導電
型の第1のトランジスタのベース端子と前記時定
数回路との間に駆動回路が挿入され、前記駆動回
路は定電流回路を有し、前記定電流回路の定電流
を分流し、一方の分流回路は分割抵抗またはトラ
ンジスタの差動回路を介して前記第2の導電型の
第1のトランジスタのベース端子に接続され、他
方の分流回路は前記第1の導電型と同じ導電型の
トランジスタに接続され、前記第1の導電型と同
じ導電型のトランジスタのベース端子を前記時定
数回路に接続して構成し、当該差動増幅形比較回
路出力がないときは前記第2の導電型の第1のト
ランジスタのベース電圧をこのトランジスタをタ
ーンオンさせる電圧より若干低い電圧に設定して
おき、当該差動増幅形比較回路出力の出力によつ
て前記第1の導電型の第2のトランジスタをター
ンオン状態に移行することによつて、前記第1の
導電型と同じ導電型のトランジスタをターンオフ
状態に移行させ前記第2の導電型の第1のトラン
ジスタをターンオンさせるように構成したことを
特徴とする比較回路。1 By turning on the second transistor of the first conductivity type, the time constant circuit constituted by a parallel circuit of a resistor and a capacitor turns on the first transistor of the second conductivity type connected to the base. In the differential amplification comparison circuit that controls the feedback loop by controlling the state, a drive circuit is inserted between the base terminal of the first transistor of the second conductivity type and the time constant circuit, and the drive circuit is configured to a constant current circuit, the constant current of the constant current circuit is shunted, and one of the shunt circuits is connected to the base terminal of the first transistor of the second conductivity type via a dividing resistor or a differential circuit of transistors. and the other shunt circuit is connected to a transistor of the same conductivity type as the first conductivity type, and is configured by connecting a base terminal of the transistor of the same conductivity type as the first conductivity type to the time constant circuit, When there is no output from the differential amplification type comparison circuit, the base voltage of the first transistor of the second conductivity type is set to a voltage slightly lower than the voltage that turns on this transistor. The second transistor of the first conductivity type is turned on by the output, and the transistor of the same conductivity type as the first conductivity type is turned off. A comparison circuit characterized in that it is configured to turn on a first conductive type transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14886182A JPS5939117A (en) | 1982-08-27 | 1982-08-27 | Comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14886182A JPS5939117A (en) | 1982-08-27 | 1982-08-27 | Comparison circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939117A JPS5939117A (en) | 1984-03-03 |
| JPH0326564B2 true JPH0326564B2 (en) | 1991-04-11 |
Family
ID=15462374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14886182A Granted JPS5939117A (en) | 1982-08-27 | 1982-08-27 | Comparison circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939117A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2996135B2 (en) * | 1995-03-27 | 1999-12-27 | ヤマハ株式会社 | Automatic gain control circuit |
-
1982
- 1982-08-27 JP JP14886182A patent/JPS5939117A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5939117A (en) | 1984-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840632B2 (en) | Full-wave rectifier circuit | |
| JPS61230411A (en) | Electric circuit | |
| JPH0473806B2 (en) | ||
| JPH0546571B2 (en) | ||
| JPH02892B2 (en) | ||
| US4317082A (en) | Current mirror circuit | |
| US5157347A (en) | Switching bridge amplifier | |
| JPH0326564B2 (en) | ||
| JPH0321927B2 (en) | ||
| JPH0712128B2 (en) | amplifier | |
| JP2557552B2 (en) | Peak clip circuit | |
| JPH0635542Y2 (en) | Operational amplifier circuit | |
| US5708393A (en) | High voltage operational amplifier output stage | |
| JP3107590B2 (en) | Current polarity conversion circuit | |
| JPH0527282B2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JP3243947B2 (en) | Operational amplifier | |
| JPH0434567Y2 (en) | ||
| JP2547896B2 (en) | Current inversion circuit | |
| JPS6252489B2 (en) | ||
| JPS58154911A (en) | Gain control amplifier | |
| JP2687160B2 (en) | Switch circuit | |
| JPH0141044B2 (en) | ||
| JPH0139014Y2 (en) | ||
| JP3290264B2 (en) | Gamma correction circuit |