JPH03267775A

JPH03267775A - 集積回路におけるループ試験方式

Info

Publication number: JPH03267775A
Application number: JP2066836A
Authority: JP
Inventors: Hiroyo Masuko; 増子　浩代; Ryoji Takano; 高野　良次; Takashi Hatano; 畑野　隆司; Kiyobumi Mise; 三瀬　清文; Kakiyou Kou; 洪　加強
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-03-19
Filing date: 1990-03-19
Publication date: 1991-11-28
Also published as: US5239536A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　要〕通信データ等の受信データを受信し、その受信データを
外部回路に出力してデータ処理を行わせる機能、また、
外部回路から送信データを受は取って当該送信データを
送信する機能を有するＬＳＩにおいて、その動作試験を
行うループ試験方式に関し、送受信データ間に位相差が存在し、かつ送受信データフ
ォーマットが異なる場合においても、特別な試験装置を
必要とせずに、ＬＳＩ単体でのループ試験を可能とする
ことを目的とし、受信データを受信する受信手段と、送
信データを送信する送信手段と、送信データの送信タイ
ミングに受信データの受信タイミングに対して位相差を
付加する位相差付加手段とを有する集積回路におけるル
ープ試験方式において、集積回路内に、該集積回路の外
部からの送信データ試験指示に基づいて、送信手段から
送信され位相差付加手段に入力する前の送信データを受
信手段に折り返す折り返し手段と、受信手段内に、折り
返し手段で折り返された試験用送信データを送信データ
のデータフォーマットで受信するフォーマット変換手段
と、集積回路内に、集積回路の外部からの受信データ試
験指示に基づいて、集積回路の外部から指示される受信
タイミングで、集積回路の外部から受信手段に試験用受
信データを入力する試験用受信データ入力手段と、を有
するように構成する。

［産業上の利用分野］本発明は、通信データ等の受信データを受信し、その受
信データを外部回路に出力してデータ処理を行わせる機
能、また、外部回路から送信データを受は取って当該送
信データを送信する機能を有するＬＳＩにおいて、その
動作試験を行うループ試験方式に関する。

〔従来の技術〕

データ通信等の分野において、通信データ等のデータを
受信し、その受信データを外部回路に出力してデータ処
理を行わせる機能、また、外部回路から送信データを受
は取って当該送信データを送信する機能を有するＬＳＩ
が多く開発されている。

このようなＬＳＩにおいては、その適用分野によっては
、当該ＬＳＩを用いたシステムの信顛性確保とシステム
連用の確実性を保証するために、ＬＳＩの自己診断を行
うための試験が欠かせない場合が多い。例えば、そのよ
うなＬＳＩがデータ通信網の回線上に設置された場合で
ある。

上述のような試験としては、当該ＬＳＩが受信データを
正常に受信しているか否かの試験と、当該ＬＳＩが送信
データを正常に送信しているが否かの試験の両方が必要
となって（る。

この場合、データの送受信機能を有するＬＳＩは、通常
、その内部又は外部に、受信データ及び送信データを一
時的に保持するＲＡＭを有する。

従って、もし、受信データと送信データのデータフォー
マットが同じであるならば、上述のＲＡＭの送信データ
エリアに試験用のデータをセットし、そのデータをＬＳ
Ｉから出力させ、その出力されたデータをＬＳＩの受信
側に折り返して当該ＬＳＩ自身で受信させ、それを上述
のＲＡＭの受信データエリアに戻して送信データエリア
の内容と比較することによって、試験データを受信する
インタフエースを必要とせずに、ＬＳＩ単体で自己診断
試験を行うことができる。このような試験は、一般にル
ープ試験と呼ばれる。

〔発明が解決しようとする課題〕

ここで、ＬＳＩが扱う受信データ（以後、受信データＲ
ＤＡＴと呼ぶ）と送信データ（以後、送信データ５ＤＡ
Ｔと呼ぶ）の位相は完全に一致しているとは限らない。

受信データＲＤＡＴと送信データ５ＤＡＴは、例えば複
数回線分が多重された時分割データであるが、第７図の
如く、同図（Ｃ）の受信データＲＤＡＴは、例えば同図
（ａ）の如き一定の受信クロックに同期してビット単位
（同図（Ｃ）のＢ１５　、Ｂ１４、・・・）で転送され
、更に同図ら）の如き一定のフレームクロックに同期し
てひとまとまりの情報が転送される。

これに対して送信データ５ＤＡＴは、同図（Ｃ）の受信
データＲＤＡＴに対して同図（ｄ）の如く例えば２ピン
ト位相が進んで転送される。

従って、このような送信データ５ＤＡＴを単純にＬＳＩ
の受信側に折り返すと、ＬＳＩは、その送信データ５Ｄ
ＡＴを受信データＲＤＡＴとして正常に受信することが
できない、そのため、従来は、第６図の如く、ＬＳＩ６
０１の外部に、送信データ５ＤＡＴをＬＳＩ６０１の受
信側に折り返すための試験用付加回路６０２が必要とな
る。

すなわち、ＬＳＩ６０１から送信データ５ＤＡＴとして
出力された試験用データは、試験用付加回路６０２内の
例えば複数個のフリップフロップ（Ｆ／Ｆ）で構成され
る位相差補正回路６０３によって、その位相が受信デー
タＲＤＡＴの位相に合わせられた後、セレクタ６０４を
介してＬＳＩ６０１の受信側に入力される。なお、通常
の動作時は、切り換え信号６０５によってセレクタ６０
４が切り換えられ、外部からの受信データＲＤＡＴがセ
レクタ６０４を介してＬＳＩ６０１の受信側に入力され
る。

上述の如く、受信データＲＤＡ、Ｔと送信データ５ＤＡ
Ｔとの間に位相差が存在する場合には、第６図の試験用
付加回路６０２のような位相差を吸収するための回路が
必要となり、ＬＳＩ６０１を含むシステムを運用しなが
ら試験を行う場合等において、煩雑な手続きが必要とな
るという問題点を有しいる。

しかも、上述の位相差が大きくなるほど、試験用付加回
路６０２の回路規模も膨大になってしまうという問題点
を有している。

更に、上述のようなデータの入出力機能を有するＬＳＩ
の場合に、受信データＲＤＡＴと送信データ５ＤＡＴの
データフォーマットが同一であるとは限らず、外部に接
続される回線等の相違により、異なるフォーマットで受
信及び送信が行われる場合も少なくない。

このような場合には、第６図の如き試験用付加回路６０
２によって送信データ５ＤＡＴを折り返しても、ＬＳＩ
６０１がそれを受信することができないため、ＬＳＩ単
体で試験を行うことができず、第６図の如く、送信デー
タ５ＤＡＴの試験を行うための専用のエミュレータ６０
６等が必要になってしまい、複雑な試験手続きが必要と
なってしまうという問題点を有している。

以上のような試験装置規模の増大と試験手続きの煩雑化
は、特にデータ通信等の分野の如く、オンラインでＬＳ
Ｉの自己診断等が必要な場合に大きな障害となってしま
う。

本発明は、送受信データ間に位相差が存在し、かつ送受
信データフォーマットが異なる場合においても、特別な
試験装置を必要とせずに、ＬＳＩ単体でのループ試験を
可能とすることを目的とす、る。

〔課題を解決するための手段〕

第１図は、本発明のブロック図である。本発明は、通信
データ等の受信データ１０８を受信し、例えばその受信
データ１０８を外部回路に出力してデータ処理を行わせ
る受信手段１０２と、例えば外部回路から送信データ１
０９を受は取って当該送信データを送信する送信手段１
０３と、送信データ１０９の送信タイミングに受信デー
タ１０８の受信タイミングに対して位相差を付加する位
相差付加手段１０４とを有する集積回路１０１における
ループ試験方式を前提とする。

そして、まず、集積回路１０１内に、該集積回路の外部
からの送信データ試験指示１１０に基づいて、送信手段
１０３から送信され位相差付加手段１０４に入力する前
の送信データを試験用送信データ１１１として受信手段
１０２に折り返す折り返し手段１０５を有する。

また、受信手段１０２内に、折り返し手段１０５で折り
返された試験用送信データ１１１を送信データ１０２の
データフォーマットで受信するフォーマット変換手段１
０６を有する。同手段は、例えば送信データ１０２用の
ビットマスクパターンである。

一方、集積回路１０１内に、該集積回路の外部からの受
信データ試験指示１１２に基づいて、集積回路１０１の
外部から指示される受信タイミング１１３で、集積回路
１０１の外部から受信手段１０２に試験用受信データ１
１４を入力する試験用受信データ入力手段１０７を有す
る。ここで、受信データ１０８等が例えば複数回線分の
データが多重されたマルチフレーム構成の時分割データ
であるならば、指定される受信タイミング１１３は、例
えばフレームナンバと回線ナンバ（ＤＬＣナンバ）であ
る。そして、試験用受信データ入力手段１０７は、受信
手段１０２が受信タイミング１１３として指定されたフ
レームナンバかつ回線ナンバの受信データを受信するタ
イミングで、受信手段１０２に試験用受信データ１１４
を入力する。

〔作　　　用〕

まず、集積回路１０１の送信データ試験を行う場合には
、ユーザは、データ処理用の外部回路等を介して送信デ
ータとして試験用送信データ１１１を設定した後、折り
返し手段１０５に送信データ試験指示１１０を指示する
。これにより、集積回路１０１においては、送信手段１
０３が通常の送信動作をすることにより、試験用送信デ
ータ１１１が、送信手段１０３から出力され、折り返し
手段１０５で折り返される。そして、受信手段１０２が
通常の受信動作により試験用送信データ１１１が受信さ
れる。この場合、フォーマット変換手段１０６が送信デ
ータ１０９のデータフォーマットで試験用送信データ１
１１を受信する。これにより、ユーザは、データ処理用
の外部回路等を介して、試験用送信データ１１１と受信
手段１０２で受信されたデータとを比較することにより
、集積回路１０１の送信データ試験を行うことができる
。

次に、集積回路１０１の受信データ試験を行う場合には
、ユーザは、試験用受信データ１１４及び受信タイミン
グ１１３を設定した後、試験用受信データ入力手段１０
７に受信データ試験指示１１２を指示する。これにより
、試験用受信データ１１４が試験用受信データ入力手段
１０７を介して入力され、受信手段１０２による通常の
受信動作により、同データが受信される。これにより、
ユーザは、データ処理用の外部回路等を介して、試験用
受信データ１１４と受信手段１０２において受信された
指定された受信タイミング１１３に対応するデータとを
比較することにより、集積回路１０１の受信データ試験
を行うことができる。

このように、集積回路１０１の送信データ試験において
、試験用送信データ１１１を、相互に位相差を有する送
受信データを扱う集積回路に通常設けられる第１図の１
０４のような位相差付加手段１０４の手前で取り出して
、折り返し手段１０５を用いて受信手段１０２の側に折
り返すことにより、集積回路１０１の外部に位相差を吸
収するための回路が必要なくなる。このような効果は、
試験用送信データ１１１を集積回路１０１の内部で折り
返すようにすることにより初めて可能となる。更に、受
信手段１０２が、フォーマント変換手段１０６を介して
、上述のようにして折り返された試験用送信データ１１
１を送信データ１０９のデータフォーマットで受信する
ことができる。

すなわち、送信データ１０９のデータフォーマットが受
信データ１０８のデータフォーマットと異なっても、受
信手段１０２は、送信データ試験時に試験用送信データ
１１１を適切に取り込むことが可能となる。このように
して、ユーザは、集積回路１０１における通常の送信動
作及び受信動作を利用して、集積回路１０１単体で同回
路の送信データ試験を容易に行うことができる。

一方、集積回路１０１の受信データ試験においては、ユ
ーザは、適当な受信タイミング１１３を設定し、かつ、
それに対応する試験用受信データ１１４を設定するだけ
でよい。これにより、集積回路１０１における通常の受
信動作を利用し、集積回路１０１単体で同回路の受信デ
ータ試験を簡単に行うことができる。

〔実　　施　　例〕

以下、図面を参照しながら本発明の実施例につき説明す
る。

第２図は、ＬＳＩ２０１、ＲＡＭ２０２及びＩ１０レジ
スタ群２０３の組合わせとして実現される本発明の実施
例の構成図である。

まず、本実施例の対象とする受信データＲＤＡＴ及び送
信データ５ＤＡＴは、シリアルの回線データであり、例
えば加入者と交換機間、交換機同土間等で授受される各
種制御データ（例えば発呼データ）等が、第４図で後述
するように６４回線分時分割多重されたデータである。

外部の回線等から入力したシリアルデータである受信デ
ータＲＤＡＴはζＬＳＩ２０１に取り込まれ、セレクタ
２０５を介して内部回路２０４に入力され、ここでＬＳ
Ｉ２０１の機能として予め定められたデータ処理が実行
される。このデータ処理は、例えばノイズ保護処理であ
る。すなわち、受信データＲＤＡＴについて、外部のＲ
ＡＭ２０２上の特には図示しないワーク領域を用いなが
らデータチエツクを実行し、数回のチエツク完了後に、
その受信データＲＤＡＴをＲＡＭ２０２上の受信データ
エリアに書き込む。　この領域に書き込まれた受信デー
タＲＤＡＴは、特には図示しない外部回路によって読み
出され、必要なデータ処理（例えば呼制御）が行われる
。そして、外部回路からＲＡＭ２０２の送信データエリ
アには、逆にデータ処理後の送信すべき送信データ５Ｄ
ＡＴが書き込まれる。

このエリアに書き込まれた送信データ５ＤＡＴは、ＬＳ
Ｉ２０１の内部回路２０４によって、ＲＡＭ２０２から
読み出され、セレクタ２０６を介して外部に出力される
。ここで、位相差発生回路２０７は、例えばＦ／Ｆによ
って構成される回路であり、送信データ５ＤＡＴの出力
タイミングを調整することにより、受信データＲＤＡＴ
と異なる位相差を送信データ５ＤＡＴに付加する。この
位相差発生回路２０７は、相互に位相差を有する送受信
データを扱うＬＳＩには、通常具備される回路である。

内部回路２０４の出力側には、上述の如くセレクタ２０
６が設けられ、その出力は後述するループ試験時に試験
用データ２１１としてセレクタ２０５に折り返され、セ
レクタ２０５を介して内部回路２０４に入力される。

次に、ＬＳＩ２０１の外部にはＩ１０レジスタ群２０３
が接続される。Ｉ１０レジスタ群２０３は、ｌ１０００
〜ｌ１００３の４つのレジスタから構成される。

ｌ１０００には、ループ試験を行うか否かを指定するル
ープ試験フラグと、ループ試験を行う場合に送信データ
試験を行うのか受信データ試験を行うのかを指定する試
験種別フラグが格納される。

ループ試験フラグは、ループ試験を行う場合には「１」
、行わない場合には「０」にセットされ、試験種別フラ
グは、送信データ試験を行う場合には「０」、受信デー
タ試験を行う場合には「０」にセットされる。

ｌ１００１には、受信データのループ試験時に、セレク
タ２０６を介して入力すべき試験用受信データが格納さ
れる。

１１００２には、受信データのループ試験時に、試験を
行うべきフレームナンバ（後述する）が格納される。

ｌ１００３には、受信データのループ試験時に、試験を
行うべき回線番号（以下、ＤＬＣナンバ、これについて
は後述する）が格納される。

これに対して、ＬＳＩ２０１内のフレームマツチャ２０
８は、内部回路２０４からの現在のフレームナンバ出力
と、ｌ１００２からのフレームナンハ出力とを比較し、
一致した時点でハイレベル信号を出力する。

また、ＬＳＩ２０１内のＤＬＣナンバマツチ中２０９は
、内部回路２０４からの現在のＤＬＣナンバ出力と、ｌ
１００２からのＤＬＣナンバ出力とを比較し、一致した
時点でハイレベル信号を出力する。

アンド回路２１０は、ｌ１０００からの試験種別フラグ
が「１」すなわち受信データ試験が指定されている場合
で、かつ、フレームマツチャ２０８及びＤＬＣナンバマ
ツチャ２０９の両方の出力がハイレベルの場合に、セレ
クタ２０６がｌ１００１からの試験用受信データを選択
するように制御する。

内部回路２０４は、ｌ１０００からの試験種別フラグが
「０」すなわち送信データ試験が指定されている場合に
、後述する内部のビットマスクパターンを変更する。

次に、第３図は、第２図の受信データＲＤＡＴ又は送信
データ５ＤＡＴのマルチフレームフォーマットを示した
図である。

両データとも、同図の如く、１フレーム当たり１２５μ
ｓｅｃ周期でフレームＦＯ〜Ｆ９５まで変化し、再びＦ
Ｏに戻ってＦ９５まで変化する、というマルチフレーム
構成が採用される。更に、各フレームは６４個のタイム
スロットＴＳＯ−ＴＳ６３に分割され、各タイムスロッ
トは１６ビツトのデータにより構成される。

そして、各タイムスロットの１６ビツトデータのうち、
例えばビット２〜ビツト１３はＣチャネルデータと呼ば
れるデータであり、ビット１４と１５はＨＤＬＣ（ハイ
レベルデータリンク手順）フォーマットのＤチャネルデ
ータと呼ばれるデータである。

上記データ構成において、まず、最初の１２５μ５ｅＣ
ＯフレームＦＯにおいて、タイムスロットＴＳＯの１６
ビツトのデータがシリアルに入力（出力）され、以下、
ＴＳＩ〜ＴＳ６３までの各１６ビソトデータがシリアル
に入力（出力）され、続いて、フレームＦ１のＴＳＯ〜
ＴＳ６３、Ｆ２のＴＳＯ〜ＴＳ６３、・・・・、Ｆ９５
のＴＳＯ〜ＴＳ６３というように順次入力（出力）され
る。

このようなマルチフレーム構成により、各タイムスロッ
ト毎に、複数フレーム−分のＣチャネルデータ又はＤチ
ャネルデータによって、そのタイムスロットについての
１つのまとまった情報が表現される。

ここで、詳細には示ざないが、受信データＲＤＡＴと送
信データ５ＤＡＴとでは、データフォーマントは異なる
ように構成されている。従って、後述するように、本実
施例では、送信データ試験と受信データ試験とで異なる
試験用データが用いられる。

次に、受信データＲＤＡＴａ送信データ５ＤＡＴと試験
用データ２１１との位相差の関係を第４図に示す。

同図（Ｃ）の受信データＲＤＡＴは、例えば同図（ａ）
の如き一定の受信クロックに同期してビ・ノド単位（同
図（Ｃ）のＢ１５　、Ｂ１４、・・・）で転送され、更
に同図（ｂ）の如き一定のフレームクロックに同期して
、１フレーム（第３図のＦＯ〜Ｆ９５のうちの１フレー
ム）分の情報が転送される。これに対して送信データ５
ＤＡＴは、第２図の位相差発生回路２０７によって、同
図（Ｃ）の受信データＲＤＡＴに対して同図（ｅ）の如
く例えば２ビット位相が進められて出力される。なお、
数ビツト程度だけでなく、数フレーム分の位相差があっ
てもよい。これに対して、試験用データ２１１は、第２
図の位相差発生回路２０７の手前で取り出されるため、
第４図（ｄ）の如く、同図（Ｃ）の受信データＲＤＡＴ
と同位相となる。

このように、試験用データ２１】を、相互に位相差を有
する送受信データを扱うＬＳＩ２０１に通常設けられる
位相差発生回路２０７の手前で取り出すことにより、第
６図の従来例の如く、試験用付加回路６０２のような位
相差を吸収するための回路が必要なくなる。このような
効果は、試験用データ２１１をＬＳＩ２０１の内部で折
り返すようにすることにより初めて可能となる。

次に、第２図のセレクタ２０５．２０６、フレームマツ
チャ２０８及びＤＬＣナンバマツチャ２０９の動作を中
心とした実際のループ試験動作につき説明する。

第５図は、第２図のＬＳＩ２０１のループ試験時の動作
フローチャートであり、内部回路２０４において第３図
のＦＯ〜Ｆ９５の各フレームにおいて、同図のＴＳＯ−
ＴＳ６３の各タイムスロットに対するデータ処理が実行
される毎に、１回ずつ繰り返し実行される。

まず、第５図Ｓｌにおいて、現在、ループ試験時である
か否かが判定される。これは、Ｉ１０レジスタ群２０３
のうちの１１０００に設定されているループ試験フラグ
を参照することにより判別される。

ユーザが、上記ループ試験フラグとして通常処理を行う
旨のフラグ「０」を設定したときは、第５図Ｓ、の判定
はＮｏとなり、第２図のセレクタ２０５は受信データＲ
ＤＡＴを選択し、セレクタ２０６は内部回路２０４の出
力を選択する。これにより、通常のデータ受信及び送信
動作が行われる。

一方、ユーザが、上記ループ試験フラグとしてループ試
験を行う旨のフラグｒ１．を設定したときは、第５図Ｓ
１の判定はＹＥＳとなり、次の５２において、送信デー
タ試験を行うのか受信データ試験を行うのかが判別され
る。これは、ｉ　／　Ｏレジスタ群２０３のうちのｌ１
０００に設定されている試験種別フラグを参照すること
により判別される。

ユーザが、上記試験種別フラグとして送信データ試験を
行う旨のフラグ「０」を設定したときは、まず、Ｓ、に
進み、第２図の内部回路２０４が内部のビットマスクパ
ターンを変更する。ここで、ビットマスクパターンとは
、セレクタ２０５を介して入力される各タイムスロット
（第３図参照）のデータの所定のピント位置のみを有効
なデータとして取り込むためのマスクパターンである。

通常のデータ処理時には、内部回路２０４は受信データ
ＲＤＡＴのデータフォーマットに合わせたピントマスク
パターンを選択している。これに対して、送信データ試
験時には送信データが取り込まれるため、送信データの
データフォーマットに合わせたビットマスクパターンに
変更される。これが、第５図Ｓ、の処理である。この処
理により、送信データ５ＤＡＴのデータフォーマットが
受信データＲＤＡＴのデータフォーマットと異なっても
、内部回路２０４は、送信データ試験時に試験用送信デ
ータを適切にＲＡＭ２０２の受信データエリアに取り込
むことが可能となる。

以上の処理の後、内部回路２０４が通常のデータ処理時
と同様に動作する。この場合、Ｉ１０レジスタ群２０３
のｌ１０００からのループ試験を行う旨のループ試験フ
ラグ「１」によりセレクタ２０５が試験用データ２１１
を選択し、また、ｌ１０００からの送信データ試験を行
う旨の試験種別フラグ「０」によりアンド回路２１０が
オフとなり、セレクタ２０６は内部回路２０６からの送
信データ５ＤＡＴを試験用データ２１１として選択する
。そして、内部回路２０４は、ユーザがＲＡＭ２０２の
送信データエリアに予め設定した試験用送信データを通
常の送信処理によりセレクタ２０６に向けて送出し、こ
のデータがセレクタ２０６において試験用データ２１１
として選択され、セレクタ２０５を介して内部回路２０
４の受信側で受信される。そして、このデータは送信デ
ータ用のビットマスクパターンを介して取り込まれ、Ｒ
ＡＭ２０２の受信データエリアに格納される。これによ
り、ユーザは、ＲＡＭ２０２の送信データエリアの内容
と受信データエリアの内容とを比較することで、内部回
路２０４が正常な送信動作を行っているか否かを試験す
ることができる。

一方、受信データ試験を行う場合は、ユーザは予め、Ｉ
１０レジスタ群２０３のｌ１０００の試験種別フラグに
「１」をセットし、ｌ１００１に試験用受信データをセ
ットし、更に、ｌ１００２に試験を行うべきフレームナ
ンバを格納し、ｌ１００３に試験を行うべきＤＬＣナン
バを格納しておく。ここで、フレームナンバは、第３図
のフレームＦＯ−Ｆ９５のいずれかであり、Ｄ　Ｌ　Ｃ
ナンパハ、第３図のタイムスロットＴＳＯ−ＴＳ６３の
いずれかである。

これにより、受信データ試験時には、第５図５２から５
４に進む。ここでは、フレームマツチャ２０８によって
、内部回路２０４内の特には図示しないカウンタ回路か
ら出力される現在のフレームナンバ出力と、ｌ１００２
からのフレームナンバ出力とを比較し、一致した時点で
ハイレベル信号を出力し、Ｓ４の判定がＹＥＳとなり、
Ｓ、に進む。

Ｓ、では、ＤＬＣナンバマツチャ２０９は、内部回路２
０４からの現在のＤＬＣナンバ出力と、ｌ１００２から
のＤＬＣナンバ出力とを比較し、致した時点でハイレベ
ル信号を出力し、Ｓ、の判定がＹＥＳとなり、Ｓ、に進
む。

これにより、Ｓ６において、アンド回路２１０がオンと
なり（Ｉｌｏｏｏからの試験種別フラグは「１」である
）、セレクタ２０６がｌ１００１からの試験用受信デー
タを選択する。

以上の処理の後、内部回路２０４が通常のデータ処理時
と同様に動作し、ユーザがｌ１００１に予め設定した試
験用受信データが、セレクタ２０６において試験用デー
タ２１１として選択され、セレクタ２０５を介して内部
回路２０４の受信側で受信される。そして、このデータ
は受信データ用のビットマスクパターンを介して取り込
まれ、ＲＡＭ２０２の受信データエリアに格納される。

これにより、ユーザは、ｌ１００１の試験用受信データ
の内容と、受信データエリアの１１００２及びｌ１００
３で設定したフレームナンバ及びＤＬＣナンバに対応す
るアドレスの受信データの内容とを比較することにより
、内部回路２０４が正しいフレーム及びタイムスロット
で正しい受信動作を行っているか否かを試験することが
できる。

〔発明の効果〕

本発明によれば、受信データと送信データとの間に位相
差が存在しても、集積回路１０１の外部に位相差を吸収
するための回路を必要とすることなく、集積回路の送信
データ試験を行うことが可能となる。

また、受信データと送信データのデータフォーマットが
異なっても、受信手段が送信データ試験時に試験用送信
データを適切に取り込むことができるため、外部に専用
のエミュレータ等を必要とすることなく、集積回路にお
ける通常の送信動作及び受信動作を利用して、集積回路
単体で同回路の送信データ試験を容易に行うことが可能
となる。

一方、集積回路の受信データ試験時には、個別の受信タ
イミングとそれに対応する試験用受信データを設定でき
るため、詳細な受信データ試験を行うことが可能となる
。

この場合においても、集積回路における通常の受信動作
を利用し、集積回路単体で同回路の受信データ試験を簡
単に行うことが可能となる。

なお、折り返し手段及び試験用受信データ入力手段は、
簡単なセレクタ及びゲート回路等のみで構成できるため
、集積回路の回路規模及び製造コストをほとんど増加さ
せることなく、本発明の機能を実現することが可能とな
る。

【図面の簡単な説明】

第１図は、本発明のブロック図、第２図は、本発明の実施例の構成図、第３図は、受信／送信データのマルチフレームフォーマ
ットを示した図、第４図は、受信データと送信データ及び試験用データの
位相差の説明図、第５図は、ループ試験時の動作フローチャート、第６図
は、従来例の構成図、第７図は、受信データと送信データの位相差の説明図で
ある。１０１・・・集積回路、１０２・・・受信手段、１０３・・・送信手段、１０４・・・位相差付加手段、１０５・・・折り返し手段、１０６・・・フォーマット変換手段、１０７・・・試験用受信データ入力手段、１０８・・・
受信データ、１０９・・・送信データ、１１０・・・送信データ試験指示、１１１・・・試験用送信データ、１１２・・・受信データ試験指示、１１３・・・受信タイミング、１１４・・・試験用受信データ。

Claims

【特許請求の範囲】１）受信データ（１０８）を受信する受信手段（１０２
）と、送信データ（１０９）を送信する送信手段（１０
３）と、前記送信データ（１０９）の送信タイミングに
前記受信データ（１０８）の受信タイミングに対して位
相差を付加する位相差付加手段（１０４）とを有する集
積回路（１０１）におけるループ試験方式において、前
記集積回路内（１０１）に、該集積回路の外部からの送
信データ試験指示（１１０）に基づいて、前記送信手段
（１０３）から送信され前記位相差付加手段（１０４）
に入力する前の送信データを試験用送信データ（１１１
）として前記受信手段（１０２）に折り返す折り返し手
段（１０５）と、前記受信手段（１０２）内に、前記折り返し手段（１０
５）で折り返された前記試験用送信データ（１１１）を
前記送信データ（１０２）のデータフォーマットで受信
するフォーマット変換手段（１０６）と、前記集積回路
内（１０１）に、該集積回路の外部からの受信データ試
験指示（１１２）に基づいて、前記集積回路（１０１）
の外部から指示される受信タイミング（１１３）で、前
記集積回路（１０１）の外部から前記受信手段（１０２
）に試験用受信データ（１１４）を入力する試験用受信
データ入力手段（１０７）と、を有することを特徴とす
る集積回路におけるループ試験方式。２）受信データを受信する受信手段と、送信データを送
信する送信手段と、前記送信データの送信タイミングに
前記受信データの受信タイミングに対して位相差を付加
する位相差付加手段とを有する集積回路におけるループ
試験方式において、前記集積回路内に、該集積回路の外
部からの送信データ試験指示に基づいて、前記送信手段
から送信され前記位相差付加手段に入力する前の送信デ
ータを試験用送信データとして前記受信手段に折り返す
折り返し手段と、前記受信手段内に、前記折り返し手段で折り返された前
記試験用送信データを前記送信データのデータフォーマ
ットで受信するフォーマット変換手段と、を有することを特徴とする集積回路におけるループ試験
方式。３）受信データを受信する受信手段を有する集積回路に
おけるループ試験方式において、前記集積回路内に、該集積回路の外部からの受信データ
試験指示に基づいて、前記集積回路の外部から指示され
る受信タイミングで、前記集積回路の外部から前記受信
手段に試験用受信データを入力する試験用受信データ入
力手段を有することを特徴とする集積回路におけるルー
プ試験方式。