JPH03267993A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH03267993A JPH03267993A JP2067681A JP6768190A JPH03267993A JP H03267993 A JPH03267993 A JP H03267993A JP 2067681 A JP2067681 A JP 2067681A JP 6768190 A JP6768190 A JP 6768190A JP H03267993 A JPH03267993 A JP H03267993A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- repetitive waveform
- period
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マトリクス型液晶表示装置などの表示装置に
関する。
関する。
従来の技術
第４図は、−殻内なマトリクス型液晶表示装置の概略的
な構成を示すブロック図である。表示パネル１は液晶や
複数の電極などによって構成された液晶表示素子からな
り、マトリクス状に配列された複数の画素を持つ。ゲー
ト駆動回路２は表示パネル１の画素の各行を順次指定す
る回路であり、ソース駆動回路３はゲート駆動回路２に
よって指定された行の各画素に表示データに対応する駆
動電圧を印加する回路であり、このゲート駆動回路２お
よびソース駆動回路３によって表示パネル１の各画素は
行順次に駆動される。
な構成を示すブロック図である。表示パネル１は液晶や
複数の電極などによって構成された液晶表示素子からな
り、マトリクス状に配列された複数の画素を持つ。ゲー
ト駆動回路２は表示パネル１の画素の各行を順次指定す
る回路であり、ソース駆動回路３はゲート駆動回路２に
よって指定された行の各画素に表示データに対応する駆
動電圧を印加する回路であり、このゲート駆動回路２お
よびソース駆動回路３によって表示パネル１の各画素は
行順次に駆動される。
表示制御回路４は、液晶表示装置の外部から与えられる
表示データＲ，Ｇ、Ｂおよび同期信号ＳＹＮを入力し、
表示パネル１の画素を駆動するのに必要な各種のタイミ
ング信号を生成するための回路であり、そのタイミング
信号生成にはＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ ）回路５も併用される。
表示データＲ，Ｇ、Ｂおよび同期信号ＳＹＮを入力し、
表示パネル１の画素を駆動するのに必要な各種のタイミ
ング信号を生成するための回路であり、そのタイミング
信号生成にはＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ ）回路５も併用される。
直流電圧生成回ＦＩ＠（以下、ＤＣ／ＤＣコンバー夕と
略称する）６は所定の電源電圧ＶＤＤＩ、ＶＤＤ２．Ｇ
ＮＤに基づきゲート駆動回路２、ソース駆動回路３およ
び表示制御回路４に供給する各種の直流電圧を生成する
ための信号変換回路である。
略称する）６は所定の電源電圧ＶＤＤＩ、ＶＤＤ２．Ｇ
ＮＤに基づきゲート駆動回路２、ソース駆動回路３およ
び表示制御回路４に供給する各種の直流電圧を生成する
ための信号変換回路である。
バックライト７は表示パネル１の背部に配置される光源
であり蛍光灯からなる。インバータ８は所定の電源電圧
ＶＤＤ３．ＧＮＤに基づき上記バックライト７−を高周
波点灯するための高周波信号を生成する信号変換回路で
ある。
であり蛍光灯からなる。インバータ８は所定の電源電圧
ＶＤＤ３．ＧＮＤに基づき上記バックライト７−を高周
波点灯するための高周波信号を生成する信号変換回路で
ある。
第５図は、従来のマトリクス型液晶表示装置における上
記ＤＣ／ＤＣコンバータ６の回路構成の一例を示す回路
図である。入力端子９から電源電圧ＶＤＤＩを受ける発
振回路１０は一定の周波数ｆ１の繰返し波形信号ａを生
成する回路であり、その繰返し波形信号ａは抵抗１１を
介してＰＮＰトランジスタ１２のベースに入力される。
記ＤＣ／ＤＣコンバータ６の回路構成の一例を示す回路
図である。入力端子９から電源電圧ＶＤＤＩを受ける発
振回路１０は一定の周波数ｆ１の繰返し波形信号ａを生
成する回路であり、その繰返し波形信号ａは抵抗１１を
介してＰＮＰトランジスタ１２のベースに入力される。
ＰＮＰトランジスタ１２のエミッタは入力端子９に接続
され、そのコレクタはコイル１３を介して接地されると
ともに、ツェナーダイオード１４およびコンデンサ１５
の直列回路を介して接地され、ツェナーダイオード１４
とコンデンサ１５との接続点は出力端子１６に接続され
ている。このＤＣ／ＤＣＣ／式−タ６では、発振回路１
０から出力される周波数ｆ１の繰返し波形信号ａによっ
てＰＮＰトランジスタ１２がオン・オフ動作を繰返し、
その結果ツェナーダイオード１４の端子間電圧がツェナ
電圧に達するまでコンデンサ１５への充電が行われて出
力端子１６から負の直流電圧Ｖｏが出力される。
され、そのコレクタはコイル１３を介して接地されると
ともに、ツェナーダイオード１４およびコンデンサ１５
の直列回路を介して接地され、ツェナーダイオード１４
とコンデンサ１５との接続点は出力端子１６に接続され
ている。このＤＣ／ＤＣＣ／式−タ６では、発振回路１
０から出力される周波数ｆ１の繰返し波形信号ａによっ
てＰＮＰトランジスタ１２がオン・オフ動作を繰返し、
その結果ツェナーダイオード１４の端子間電圧がツェナ
電圧に達するまでコンデンサ１５への充電が行われて出
力端子１６から負の直流電圧Ｖｏが出力される。
第６図は、従来のマトリクス型液晶表示装置における上
記インバータ８の回路構成の一例を示す回路図である。
記インバータ８の回路構成の一例を示す回路図である。
端子１７から電源電圧ＶＤＤ３を受ける発振回路１８は
一定の周波数ｆ２の繰返し波形信号すを生成する回路で
あり、その繰返し波形信号すは１つのＮＰＮ トランジ
スタ１９のベースに、またその繰返し波形信号すの反転
信号はもう１つのＮＰＮ）ランジスタ２０のベースにそ
れぞれ与えられ、それによってこれらのトランジスタ１
．９．２０が交互にオン・オフ動作するようにされてい
る。２つのトランジスタ１９．２０はトランス２１の一
次巻線２１ａに直列に接続されて閉回路を構成し、トラ
ンジスタ１９．２０の接続点は接地されており、それら
のオン・オフ動作によって上記−次巻線２１ａに周波数
ｆ２の交流電圧が励起される。トランス２１の第１の二
次巻線２１ｂは上述したバックライト７を構成する蛍光
灯の電極に接続され、トランス２１の第２の二次巻線２
１ｃは予熱回路２２を介して蛍光灯の予熱用フィラメン
トに接続されている。
一定の周波数ｆ２の繰返し波形信号すを生成する回路で
あり、その繰返し波形信号すは１つのＮＰＮ トランジ
スタ１９のベースに、またその繰返し波形信号すの反転
信号はもう１つのＮＰＮ）ランジスタ２０のベースにそ
れぞれ与えられ、それによってこれらのトランジスタ１
．９．２０が交互にオン・オフ動作するようにされてい
る。２つのトランジスタ１９．２０はトランス２１の一
次巻線２１ａに直列に接続されて閉回路を構成し、トラ
ンジスタ１９．２０の接続点は接地されており、それら
のオン・オフ動作によって上記−次巻線２１ａに周波数
ｆ２の交流電圧が励起される。トランス２１の第１の二
次巻線２１ｂは上述したバックライト７を構成する蛍光
灯の電極に接続され、トランス２１の第２の二次巻線２
１ｃは予熱回路２２を介して蛍光灯の予熱用フィラメン
トに接続されている。
発明が解決しようとする課題
しかしながら、上述したようにＤＣ／ＤＣＣ／式−タ６
やインバータ８などの信号変換回路を、第５図や第６図
に示すように独自の周波数ｆ１ｆ２の繰返し波形信号ａ
、ｂを生成する発振回路ど １０．１８を含む構成とした従来のマトリクス型液晶表
示装置の場合には、それらの繰返し波形信号ａ、ｂが液
晶表示装置内部で設定される水平同期信号に対して非同
期であるため、以下に述べるように繰返し波形信号ａ、
ｂの周波数ｆｌ、ｆ２に起因するノイズが表示画面に現
れて表示品位３著しく低下させるという問題点を有する
。
やインバータ８などの信号変換回路を、第５図や第６図
に示すように独自の周波数ｆ１ｆ２の繰返し波形信号ａ
、ｂを生成する発振回路ど １０．１８を含む構成とした従来のマトリクス型液晶表
示装置の場合には、それらの繰返し波形信号ａ、ｂが液
晶表示装置内部で設定される水平同期信号に対して非同
期であるため、以下に述べるように繰返し波形信号ａ、
ｂの周波数ｆｌ、ｆ２に起因するノイズが表示画面に現
れて表示品位３著しく低下させるという問題点を有する
。
第７図は、上記問題点を説明するために、液晶表示装置
の表示パネル１と、液晶表示装置内部で生成される水平
同期信号Ｈ１上記ＤＣ／ＤＣコンバータ６の発振回路１
０で生成される周波数ｆ１の繰返し波形信号ａおよび上
記インバータ８の発振回路１８で生成される周波数ｆ２
の繰返し波形信号すとを対応付けて示した図である。水
平同期信号Ｈは表示パネル１の各１行分の画素の駆動を
開始するタイミングを与える信号であって、たとえば表
示パネル１の表示領域１ａのうちのｉ番目の行の画素が
駆動される期間をＴｉとすると、このｉ番目の行つまり
ｉ番目の走査ラインに対応する水平同期信号Ｈｉはその
駆動期間Ｔｉの直前に出力される。
の表示パネル１と、液晶表示装置内部で生成される水平
同期信号Ｈ１上記ＤＣ／ＤＣコンバータ６の発振回路１
０で生成される周波数ｆ１の繰返し波形信号ａおよび上
記インバータ８の発振回路１８で生成される周波数ｆ２
の繰返し波形信号すとを対応付けて示した図である。水
平同期信号Ｈは表示パネル１の各１行分の画素の駆動を
開始するタイミングを与える信号であって、たとえば表
示パネル１の表示領域１ａのうちのｉ番目の行の画素が
駆動される期間をＴｉとすると、このｉ番目の行つまり
ｉ番目の走査ラインに対応する水平同期信号Ｈｉはその
駆動期間Ｔｉの直前に出力される。
一方、周波数ｆ１の繰返し波形信号ａや周波数ｆ２の繰
返し波形信号すは、上述したように水平同期信号Ｈに対
して非同期であるので、たとえば周波数ｆ１の繰返し波
形信号ａに着目した場合、その信号ａの波形が図中にＯ
印で示すようにハイからローあるいはローからハイに切
換わるタイミングは上記ｉ番目の走査ラインの駆動期間
Ｔｉ内にも生じ得る。繰返し波形信号ａの波形が切り換
わるタイミングとは、すなわち電流や電圧が変化するタ
イミングであり、これにともなって電界や磁界にも変化
が発生し、その誘導によってノイズが誘発され易くなる
。このノイズは駆動中の画素の輝度に影響を及ぼすこと
になり、ｉ番目の走査ラインを駆動中には繰返し波形信
号ａの波形の切換わりに対応して画面のｉ番目の走査ラ
イン上のＱ印で示す位置にノイズが現れることになる。
返し波形信号すは、上述したように水平同期信号Ｈに対
して非同期であるので、たとえば周波数ｆ１の繰返し波
形信号ａに着目した場合、その信号ａの波形が図中にＯ
印で示すようにハイからローあるいはローからハイに切
換わるタイミングは上記ｉ番目の走査ラインの駆動期間
Ｔｉ内にも生じ得る。繰返し波形信号ａの波形が切り換
わるタイミングとは、すなわち電流や電圧が変化するタ
イミングであり、これにともなって電界や磁界にも変化
が発生し、その誘導によってノイズが誘発され易くなる
。このノイズは駆動中の画素の輝度に影響を及ぼすこと
になり、ｉ番目の走査ラインを駆動中には繰返し波形信
号ａの波形の切換わりに対応して画面のｉ番目の走査ラ
イン上のＱ印で示す位置にノイズが現れることになる。
この現象は他の走査ラインについても同様であり、画面
全体にわたって繰返し波形信号ａの周波数ｆ１に起因す
るノイズが現れる。周波数ｆ２の繰返し波形信号すの画
面に与える影響についても全く同様である。
全体にわたって繰返し波形信号ａの周波数ｆ１に起因す
るノイズが現れる。周波数ｆ２の繰返し波形信号すの画
面に与える影響についても全く同様である。
このようなノイズを画面から取除く対策として、上述し
たＤＣ／ＤＣコンバータ６やインバータ８をシールドし
たり配線について誘導を拾わないような工夫を施すこと
などが考えられるが、実際にはそのような対策によって
上記ノイズの画面への影響を完全に無くすことは非常に
困難である。
たＤＣ／ＤＣコンバータ６やインバータ８をシールドし
たり配線について誘導を拾わないような工夫を施すこと
などが考えられるが、実際にはそのような対策によって
上記ノイズの画面への影響を完全に無くすことは非常に
困難である。
したがって、本発明の目的は、ＤＣ／ＤＣＣ／式−タや
バックライ１〜用インバータなどの信号変換回路で取扱
われる繰返し波形信号に起因するノイズが画面に現れる
のを防ぐことのできる表示品位の良好な表示装置を提供
することである。
バックライ１〜用インバータなどの信号変換回路で取扱
われる繰返し波形信号に起因するノイズが画面に現れる
のを防ぐことのできる表示品位の良好な表示装置を提供
することである。
課題を解決するための手段
本発明は、一定周波数の繰返し波形信号に基づき特定の
信号を生成する信号変換回路を含み、マトリクス状に配
列した複数の画素の各行を水平同期信号で順次指定して
、各画素をその行順次に駆動するようにした表示装置に
おいて、 前記水平同期信号を生成する回路から、その水平同期信
号の整数倍の周期を持つ信号であって、かつ立上がりお
よび立下がりのタイミングが１行分の画素の駆動が終了
し次の１行分の画素の駆動が開始されるまでの期間内と
なる信号を同時に生成し、この信号を繰返し波形信号と
して前記信号変換回路に与えるようにしたことを特徴と
する表示装置である。
信号を生成する信号変換回路を含み、マトリクス状に配
列した複数の画素の各行を水平同期信号で順次指定して
、各画素をその行順次に駆動するようにした表示装置に
おいて、 前記水平同期信号を生成する回路から、その水平同期信
号の整数倍の周期を持つ信号であって、かつ立上がりお
よび立下がりのタイミングが１行分の画素の駆動が終了
し次の１行分の画素の駆動が開始されるまでの期間内と
なる信号を同時に生成し、この信号を繰返し波形信号と
して前記信号変換回路に与えるようにしたことを特徴と
する表示装置である。
作 用
本発明に従えば、信号変換回路で取扱われる繰返し波形
信号の立上がりおよび立下がりのタイミングは各行の画
素の駆動期間外となるため、その繰返し波形信号の周波
数に起因するノイズが画面中に現れることがない。
信号の立上がりおよび立下がりのタイミングは各行の画
素の駆動期間外となるため、その繰返し波形信号の周波
数に起因するノイズが画面中に現れることがない。
実施例
第１図は、本発明の一実施例である表示装置の要部の構
成を示す回路図である。この実施例の表示装置はマトリ
クス型液晶表示装置であって、その概略的な構成につい
ては第４図に示した一般的なマトリクス型液晶表示装置
と同じであるので、ここではその概略的な構成について
は説明を省略する。
成を示す回路図である。この実施例の表示装置はマトリ
クス型液晶表示装置であって、その概略的な構成につい
ては第４図に示した一般的なマトリクス型液晶表示装置
と同じであるので、ここではその概略的な構成について
は説明を省略する。
表示制御回路２４は、液晶表示装置の外部から与えられ
る表示データや外部水平同期信号Ｈｏなとの同期信号を
入力し、表示パネルの画素を駆動するのに必要な各種の
タイミング信号を生成するための回路であり、そのタイ
ミング信号生成にはｐ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）回路２５が併用される。
る表示データや外部水平同期信号Ｈｏなとの同期信号を
入力し、表示パネルの画素を駆動するのに必要な各種の
タイミング信号を生成するための回路であり、そのタイ
ミング信号生成にはｐ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）回路２５が併用される。
ＰＬＬ回路２５は、位相比較器２６、ローパスフィルタ
２７、電圧制御発振器２８などによって構成され、液晶
表示装置外部から表示制御回路２４に与えられる外部水
平同期信号Ｈｏと同期を取ることによって液晶表示装置
内部で使用する内部水平同期信号Ｈを生成する機能を持
つ。ＰＬＬ回路２５中の可変抵抗２９は、生成すべき内
部同期信号Ｈの周期を可変調整するための素子である。
２７、電圧制御発振器２８などによって構成され、液晶
表示装置外部から表示制御回路２４に与えられる外部水
平同期信号Ｈｏと同期を取ることによって液晶表示装置
内部で使用する内部水平同期信号Ｈを生成する機能を持
つ。ＰＬＬ回路２５中の可変抵抗２９は、生成すべき内
部同期信号Ｈの周期を可変調整するための素子である。
上記内部水平同期信号Ｈは、表示パネルの各１行分の画
素の駆動を開始するタイミングを与える信号である。
素の駆動を開始するタイミングを与える信号である。
表示制御回路２４には、上記ＰＬＬ回路２５とによって
生成される内部水平同期信号Ｈに基づき、この内部水平
同期信号Ｈの２倍の周期を持つ周波数ｆの繰返し波形信
号ｇを生成する機能が与えられている。また、この繰返
し波形信号ｇは、その波形の立上がりおよび立下がりの
タイミングが、表示パネルにおける１行分の画素の駆動
が終了してから次の１行分の画素の駆動が開始されるま
での期間、つまり画素の駆動が行われない期間内に対応
するように設定される。
生成される内部水平同期信号Ｈに基づき、この内部水平
同期信号Ｈの２倍の周期を持つ周波数ｆの繰返し波形信
号ｇを生成する機能が与えられている。また、この繰返
し波形信号ｇは、その波形の立上がりおよび立下がりの
タイミングが、表示パネルにおける１行分の画素の駆動
が終了してから次の１行分の画素の駆動が開始されるま
での期間、つまり画素の駆動が行われない期間内に対応
するように設定される。
ＤＣ／ＤＣコンバータ３０は、所定の電源電圧Ｖｉに基
づきゲート駆動回路、ソース駆動回路および表示制御回
路２４に供給する各種の直流電圧を生成するための信号
変換回路であって、ここでは所定の負の電圧■０を生成
する回路構成が示されている。
づきゲート駆動回路、ソース駆動回路および表示制御回
路２４に供給する各種の直流電圧を生成するための信号
変換回路であって、ここでは所定の負の電圧■０を生成
する回路構成が示されている。
すなわち、入力端子３１から電源電圧Ｖｉをエミッタに
受けるＰＮＰトランジスタ３２のベースには抵抗３３を
介してＮＰＮ）ランジスタ３４のコレクタが接続され、
そのＮＰＮトランジスタ３４のエミッタは接地されてい
る。ＮＰＮトランジスタ３４のベースにはバッファ３５
、抵抗３６を介して上述した表示制御回路２４で生成さ
れる繰返し波形信号ｇが与えられ、それによってＮＰＮ
トランジスタ３３がオン・オフ動作し、さらにＰＮＰ）
−ランジスタ３２がオン・オフ動作する。ＰＮＰ）ラン
ジスタ３２のコレクタはコイル３７を介して接地される
とともに、ダイオード３８およびコンデンサ３９の直列
回路を介して接地され、ダイオード３８とコンデンサ３
９の接続点は出力端子４０に接続されている。また、出
力端子４０はツェナーダイオード４１、ＮＰＮトランジ
スタ４２および抵抗４３の直列回路を介して接地されて
いる。
受けるＰＮＰトランジスタ３２のベースには抵抗３３を
介してＮＰＮ）ランジスタ３４のコレクタが接続され、
そのＮＰＮトランジスタ３４のエミッタは接地されてい
る。ＮＰＮトランジスタ３４のベースにはバッファ３５
、抵抗３６を介して上述した表示制御回路２４で生成さ
れる繰返し波形信号ｇが与えられ、それによってＮＰＮ
トランジスタ３３がオン・オフ動作し、さらにＰＮＰ）
−ランジスタ３２がオン・オフ動作する。ＰＮＰ）ラン
ジスタ３２のコレクタはコイル３７を介して接地される
とともに、ダイオード３８およびコンデンサ３９の直列
回路を介して接地され、ダイオード３８とコンデンサ３
９の接続点は出力端子４０に接続されている。また、出
力端子４０はツェナーダイオード４１、ＮＰＮトランジ
スタ４２および抵抗４３の直列回路を介して接地されて
いる。
インバータ４４は、表示パネルのバックライトを構成す
る蛍光灯を高周波点灯するための高周波信号を生成する
信号変換回路であり、トランス４５の一次巻線４５ａに
２つのＮＰＮトランジスタ４６．４７を直列に接続して
閉回路が構成され、２つのＮＰＮ）ランジスタ４６，４
７の接続点は接地される。一方のＮＰＮトランジスタ４
７のベースには上記表示制御回路２４で生成される繰返
し波形信号ｇがバッファ４８および抵抗４９を介して与
えられ、他方のＮＰＮトランジスタ４６のベースには上
記繰返し波形信号ｇをインバータ５０で反転した信号が
バッファ５１および抵抗５２を介して与えられ、それに
よってこれらのトランジスタ４６．４７が交互にオン・
オフ動作するようにされている。トランス４５の第１の
二次巻線４５ｂは上述したバックライトを構成する蛍光
灯の電極に接続され、トランス４５の第２の二次巻線４
５ｃは図示しない予熱回路を介して蛍光灯の予熱用フィ
ラメントに接続されている。
る蛍光灯を高周波点灯するための高周波信号を生成する
信号変換回路であり、トランス４５の一次巻線４５ａに
２つのＮＰＮトランジスタ４６．４７を直列に接続して
閉回路が構成され、２つのＮＰＮ）ランジスタ４６，４
７の接続点は接地される。一方のＮＰＮトランジスタ４
７のベースには上記表示制御回路２４で生成される繰返
し波形信号ｇがバッファ４８および抵抗４９を介して与
えられ、他方のＮＰＮトランジスタ４６のベースには上
記繰返し波形信号ｇをインバータ５０で反転した信号が
バッファ５１および抵抗５２を介して与えられ、それに
よってこれらのトランジスタ４６．４７が交互にオン・
オフ動作するようにされている。トランス４５の第１の
二次巻線４５ｂは上述したバックライトを構成する蛍光
灯の電極に接続され、トランス４５の第２の二次巻線４
５ｃは図示しない予熱回路を介して蛍光灯の予熱用フィ
ラメントに接続されている。
第２図は液晶表示装置の表示パネル１と、表示制御回路
２４で生成される内部水平同期信号Ｈ１同じく表示制御
回路２４で生成される内部水平同期信号Ｈの２倍の周期
の分周信号Ｈ／２およびこの分周信号Ｈ／２に同期した
繰返し波形信号ｇとを対応付けて示した図である。
２４で生成される内部水平同期信号Ｈ１同じく表示制御
回路２４で生成される内部水平同期信号Ｈの２倍の周期
の分周信号Ｈ／２およびこの分周信号Ｈ／２に同期した
繰返し波形信号ｇとを対応付けて示した図である。
上記マトリクス型液晶表示装置において、表示制御回路
２４とＰＬＬ回路２５との働きによって内部水平同期信
号Ｈが生成されるとともに、上述したように表示制御回
路２４ではその内部水平同期信号Ｈの２倍の周期の分周
信号Ｈ／２と、この分周信号Ｈ／２に同期した繰返し波
形信号ｇが生成され、繰返し波形信号ｇはＤＣ／ＤＣイ
ンバータ３０およびバックライト用インバータ４４に与
えられる。
２４とＰＬＬ回路２５との働きによって内部水平同期信
号Ｈが生成されるとともに、上述したように表示制御回
路２４ではその内部水平同期信号Ｈの２倍の周期の分周
信号Ｈ／２と、この分周信号Ｈ／２に同期した繰返し波
形信号ｇが生成され、繰返し波形信号ｇはＤＣ／ＤＣイ
ンバータ３０およびバックライト用インバータ４４に与
えられる。
ＤＣ／ＤＣコンバータ６では、表示制御回路２４から与
えられる繰返し波形信号ｇによってＮＰＮトランジスタ
３４がオン・オフ動作を繰返す。
えられる繰返し波形信号ｇによってＮＰＮトランジスタ
３４がオン・オフ動作を繰返す。
すなわち、この場合のＮＰＮ）−ランジスタ３４は第５
図に示した従来のＤＣ／ＤＣコンバータ６における発振
回路１０と同等の機能を担う。ＮＰＮｌ・ランジスタ３
４のオン・オフ動作にともないＰＮＰトランジスタ３２
がオン・オフ動作し、コンデンサ３９への充電が行われ
る。これにともなって出力端子４０の電位は負のレベル
へ降下して行き、ツェナーダイオード４１の端子間電圧
がツェナー電圧となってＮＰＮ）−ランジスタ４２から
ツェナーダイオード４１を経て電流が流れる時点でコン
デンサ３９への充電が停まり、出力端子４０は負の一定
電位に落ち着く、この負の電位が変換された直流電圧■
０として出力端子４０から取り出される。
図に示した従来のＤＣ／ＤＣコンバータ６における発振
回路１０と同等の機能を担う。ＮＰＮｌ・ランジスタ３
４のオン・オフ動作にともないＰＮＰトランジスタ３２
がオン・オフ動作し、コンデンサ３９への充電が行われ
る。これにともなって出力端子４０の電位は負のレベル
へ降下して行き、ツェナーダイオード４１の端子間電圧
がツェナー電圧となってＮＰＮ）−ランジスタ４２から
ツェナーダイオード４１を経て電流が流れる時点でコン
デンサ３９への充電が停まり、出力端子４０は負の一定
電位に落ち着く、この負の電位が変換された直流電圧■
０として出力端子４０から取り出される。
一方、バックライト用インバータ４４では、表水制御回
路２４からの繰返し波形信号ｇをベースに受けるＮＰＮ
トランジスタ４７と、その繰返し波形信号ｇをインバー
タ５０で反転した信号をベースに受けるＮＰＮトランジ
スタ４６とが交互にオン・オフ動作し、それによってト
ランス４５の一次巻線２１ａに繰返し波形信号ｇの周波
数に相当する交流電圧が励起される。
路２４からの繰返し波形信号ｇをベースに受けるＮＰＮ
トランジスタ４７と、その繰返し波形信号ｇをインバー
タ５０で反転した信号をベースに受けるＮＰＮトランジ
スタ４６とが交互にオン・オフ動作し、それによってト
ランス４５の一次巻線２１ａに繰返し波形信号ｇの周波
数に相当する交流電圧が励起される。
上記繰返し波形信号ｇは、第２図に示すように内部水平
同期信号Ｈの２倍の周期を持つ分周信号Ｈ／２に同期し
たデユーティ５０％の信号であり、したがってその波形
の立上がりおよび立下がりのタイミングは図中に○印で
示すようにほぼ内部水平同期信号Ｈのハイの期間と一致
している。ところで、内部水平同期信号Ｈは表示パネル
１の表示領域１ａの画素の各１行分が駆動される期間を
Ｔとすると、１行分の駆動期間Ｔの終了時点から次の１
行分の駆動期間Ｔが開始されるまでの非駆動期間ｔ、つ
まり表示駆動の行われない期間に現れるようにタイミン
グを設定した信号であることから、上記繰返し波形信号
ｇの立上がりおよび立下がりの時点も表示駆動の行われ
ない非駆動期間を内にあることになる。その結果、繰返
し波形信号ｇの立上がりおよび立下がりにともなってノ
イズが発生しても、そのノイズは表示パネル１上の表示
画面に現れることはない。すなわち、繰返し波形信号ｇ
の周波数に起因して表示品位が低下してしまうことはな
い。
同期信号Ｈの２倍の周期を持つ分周信号Ｈ／２に同期し
たデユーティ５０％の信号であり、したがってその波形
の立上がりおよび立下がりのタイミングは図中に○印で
示すようにほぼ内部水平同期信号Ｈのハイの期間と一致
している。ところで、内部水平同期信号Ｈは表示パネル
１の表示領域１ａの画素の各１行分が駆動される期間を
Ｔとすると、１行分の駆動期間Ｔの終了時点から次の１
行分の駆動期間Ｔが開始されるまでの非駆動期間ｔ、つ
まり表示駆動の行われない期間に現れるようにタイミン
グを設定した信号であることから、上記繰返し波形信号
ｇの立上がりおよび立下がりの時点も表示駆動の行われ
ない非駆動期間を内にあることになる。その結果、繰返
し波形信号ｇの立上がりおよび立下がりにともなってノ
イズが発生しても、そのノイズは表示パネル１上の表示
画面に現れることはない。すなわち、繰返し波形信号ｇ
の周波数に起因して表示品位が低下してしまうことはな
い。
上述した分周信号Ｉ（／２の周波数は、０Ａ（Ｏｆｆｉ
ｃｅ Ａｕｔｏｍａｔｉｏｎ）ｌｆｌ器に用いられるマ
トリクス型液晶表示装置では約１５ｋＨｚであり、ＡＶ
（八ｕｄｉｏ Ｖｉｓｕａｌ）機器に用いられるマト
リクス型液晶表示装置では約７．９ｋＨｚである。
ｃｅ Ａｕｔｏｍａｔｉｏｎ）ｌｆｌ器に用いられるマ
トリクス型液晶表示装置では約１５ｋＨｚであり、ＡＶ
（八ｕｄｉｏ Ｖｉｓｕａｌ）機器に用いられるマト
リクス型液晶表示装置では約７．９ｋＨｚである。
ちなみに、上記繰返し波形信号ｇが分周信号１−（／２
と同じ周期であっても、その位相が上述した場合と異な
るときには第３図に示すように表示画面にノイズが現れ
ることになる。
と同じ周期であっても、その位相が上述した場合と異な
るときには第３図に示すように表示画面にノイズが現れ
ることになる。
すなわち、第３図は液晶表示装置の表示パネル１と、表
示制御回ＦＩＩＩ２４で生成される内部水平同期信号Ｈ
１同じく表示制御回路２４で生成される内部水平同期信
号Ｈの２倍の周期の分周信号Ｈ／２およびこの分周信号
Ｈ／２に同期しているが上述した繰返し波形信号ｇと位
相が異なる繰返し波形信号ｇｌ、ｇ２とを対応付けて示
した図である。
示制御回ＦＩＩＩ２４で生成される内部水平同期信号Ｈ
１同じく表示制御回路２４で生成される内部水平同期信
号Ｈの２倍の周期の分周信号Ｈ／２およびこの分周信号
Ｈ／２に同期しているが上述した繰返し波形信号ｇと位
相が異なる繰返し波形信号ｇｌ、ｇ２とを対応付けて示
した図である。
この場合の繰返し波形信号ｇｌ、ｇ２は先の繰返し波形
信号ｇと位相が異なるため、その立上がりおよび立下が
りのタシミングは表示パネル１の表示領域１ａに対応す
る駆動期間Ｔ内となる。しかも、周期は内部水平同期信
号Ｈの２倍であるから、その繰返し波形信号ｇｌ、ｇ２
の立上がり時点および立下がり時点は表示領域１ａの各
走査ラインの同一位置に対応することになり、その結果
これらの繰返し波形信号ｇｌ、ｇ２に起因する画面上で
のノイズは図中に示すような縦縞ｄｉ、ｄ２となって現
れることになる。
信号ｇと位相が異なるため、その立上がりおよび立下が
りのタシミングは表示パネル１の表示領域１ａに対応す
る駆動期間Ｔ内となる。しかも、周期は内部水平同期信
号Ｈの２倍であるから、その繰返し波形信号ｇｌ、ｇ２
の立上がり時点および立下がり時点は表示領域１ａの各
走査ラインの同一位置に対応することになり、その結果
これらの繰返し波形信号ｇｌ、ｇ２に起因する画面上で
のノイズは図中に示すような縦縞ｄｉ、ｄ２となって現
れることになる。
なお、上記実施例では繰返し波形信号ｇの周期を内部水
平同期信号Ｈの２倍とした場合について示したが、−殻
内に内部水平同期信号Ｈの周期の整数倍とすることによ
って同様の結果を得ることができる。たとえば繰返し波
形信号ｇのデユーティを十分小さく設定する場合には、
内部水平同期信号■（に同期させた繰返し波形信号ｇで
も、その立上がりおよび立下がりのタイミングを非駆動
期間を内に収めることができる。
平同期信号Ｈの２倍とした場合について示したが、−殻
内に内部水平同期信号Ｈの周期の整数倍とすることによ
って同様の結果を得ることができる。たとえば繰返し波
形信号ｇのデユーティを十分小さく設定する場合には、
内部水平同期信号■（に同期させた繰返し波形信号ｇで
も、その立上がりおよび立下がりのタイミングを非駆動
期間を内に収めることができる。
また、上記実施例はマトリクス型液晶表示装置の場合に
ついて説明したが、これに限らすＥＬ表示装置など他の
マトリクス型表示装置の場合にも同様に適用できる。
ついて説明したが、これに限らすＥＬ表示装置など他の
マトリクス型表示装置の場合にも同様に適用できる。
発明の効果
以上のように、本発明の表示装置によれば、水平同期信
号を生成する回路から、その水平同期信号の整数倍の周
期を持つ信号であって、かつ立上がりおよび立下がりの
タイミングが１行分の画素の駆動が終了し次の１行分の
画素の駆動が開始されるまでの期間内となる信号を同時
に生成し、この信号を繰返し波形信号として信号変換回
路に与えるように構成しているので、信号変換回路で取
扱われる繰返し波形信号の立上がりおよび立下がりのタ
イミングが各行の画素の駆動期間外となり、その繰返し
波形信号の周波数に起因するノイズが表示画面中に現れ
るのを回避でき、表示品位を向上させることができる。
号を生成する回路から、その水平同期信号の整数倍の周
期を持つ信号であって、かつ立上がりおよび立下がりの
タイミングが１行分の画素の駆動が終了し次の１行分の
画素の駆動が開始されるまでの期間内となる信号を同時
に生成し、この信号を繰返し波形信号として信号変換回
路に与えるように構成しているので、信号変換回路で取
扱われる繰返し波形信号の立上がりおよび立下がりのタ
イミングが各行の画素の駆動期間外となり、その繰返し
波形信号の周波数に起因するノイズが表示画面中に現れ
るのを回避でき、表示品位を向上させることができる。
第１図は本発明の一実施例である表示装置の要部の構成
を示す回路図、第２図はその表示装置における繰返し波
形信号が表示画面に与える影響を示す図、第３図はその
表示装置における繰返し波形信号の位相を変えた場合に
表示画面に与える影響を示す図、第４図は一般的なマト
リクス型液晶表示装置の概略的な構成を示すブロック図
、第５図は従来のマトリクス型液晶表示装置におけるＤ
Ｃ／ＤＣコンバータの構成を示す回路図、第６図は従来
のマトリクス型液晶表示装置におけるインバータの構成
を示す図、第７図は従来のマトリクス型液晶表示装置に
おける繰返し波形信号が表示画面に与える影響を示す図
である。 １・・・表示パネル、１ａ・・表示領域、２４・・・表
示制御回路、２５・・・ＰＬＬ回路、３０・・・Ｄ Ｃ
／Ｄ Ｃコンバータ、４４・・・バックライト用インバ
ータ、Ｈ・・・内部水平同期信号、ｇ・・・繰返し波形
信号、Ｔ・・・駆動期間、ｔ・・・非駆動期間 第 図 第 ５ 図
を示す回路図、第２図はその表示装置における繰返し波
形信号が表示画面に与える影響を示す図、第３図はその
表示装置における繰返し波形信号の位相を変えた場合に
表示画面に与える影響を示す図、第４図は一般的なマト
リクス型液晶表示装置の概略的な構成を示すブロック図
、第５図は従来のマトリクス型液晶表示装置におけるＤ
Ｃ／ＤＣコンバータの構成を示す回路図、第６図は従来
のマトリクス型液晶表示装置におけるインバータの構成
を示す図、第７図は従来のマトリクス型液晶表示装置に
おける繰返し波形信号が表示画面に与える影響を示す図
である。 １・・・表示パネル、１ａ・・表示領域、２４・・・表
示制御回路、２５・・・ＰＬＬ回路、３０・・・Ｄ Ｃ
／Ｄ Ｃコンバータ、４４・・・バックライト用インバ
ータ、Ｈ・・・内部水平同期信号、ｇ・・・繰返し波形
信号、Ｔ・・・駆動期間、ｔ・・・非駆動期間 第 図 第 ５ 図
Claims (1)
- 【特許請求の範囲】 一定周波数の繰返し波形信号に基づき特定の信号を生成
する信号変換回路を含み、マトリクス状に配列した複数
の画素の各行を水平同期信号で順次指定して、各画素を
その行順次に駆動するようにした表示装置において、 前記水平同期信号を生成する回路から、その水平同期信
号の整数倍の周期を持つ信号であって、かつ立上がりお
よび立下がりのタイミングが１行分の画素の駆動が終了
し次の１行分の画素の駆動が開始されるまでの期間内と
なる信号を同時に生成し、この信号を繰返し波形信号と
して前記信号変換回路に与えるようにしたことを特徴と
する表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067681A JP2638250B2 (ja) | 1990-03-17 | 1990-03-17 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067681A JP2638250B2 (ja) | 1990-03-17 | 1990-03-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03267993A true JPH03267993A (ja) | 1991-11-28 |
| JP2638250B2 JP2638250B2 (ja) | 1997-08-06 |
Family
ID=13351982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067681A Expired - Fee Related JP2638250B2 (ja) | 1990-03-17 | 1990-03-17 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638250B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004326091A (ja) * | 2003-04-21 | 2004-11-18 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2005274742A (ja) * | 2004-03-23 | 2005-10-06 | Mitsubishi Electric Corp | 映像表示機器用電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185126U (ja) * | 1987-05-20 | 1988-11-29 |
-
1990
- 1990-03-17 JP JP2067681A patent/JP2638250B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185126U (ja) * | 1987-05-20 | 1988-11-29 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004326091A (ja) * | 2003-04-21 | 2004-11-18 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2005274742A (ja) * | 2004-03-23 | 2005-10-06 | Mitsubishi Electric Corp | 映像表示機器用電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638250B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144203A (en) | Circuit for driving an electric field luminous lamp | |
| EP1484740B1 (en) | Device and method of driving a light source in display devices with improved generation of a reference signal | |
| US20020050973A1 (en) | Liquid crystal display | |
| TW556445B (en) | Discharge lamp apparatus and driving apparatus for discharge lamp | |
| JPH095705A (ja) | 液晶表示装置におけるバックライト駆動方法およびインバータ回路 | |
| US8159145B2 (en) | Synchronous operating system for discharge tube lighting apparatuses, discharge tube lighting apparatus, and semiconductor integrated circuit | |
| JP4200542B2 (ja) | 液晶表示装置 | |
| JPH03267993A (ja) | 表示装置 | |
| KR100890023B1 (ko) | 액정 표시 장치용 인버터 장치 | |
| US4890043A (en) | Arrangement for generating a sawtooth current | |
| US8648789B2 (en) | Control device for controlling the output of one or more full-bridges | |
| JPH02282220A (ja) | 液晶表示装置のバックライト用蛍光ランプ駆動回路 | |
| KR20040040802A (ko) | 액정 표시 장치용 인버터 장치 | |
| JP2757643B2 (ja) | 蛍光表示装置 | |
| JP4111588B2 (ja) | Ｅｌ駆動装置及びｅｌ駆動方法 | |
| JPS61112187A (ja) | 表示装置の駆動回路 | |
| JP2586451B2 (ja) | 放電管駆動回路 | |
| KR960003379Y1 (ko) | 고화질 디지탈 tv의 디지탈 신호 처리부 전원안정회로 | |
| JPH0745387A (ja) | 放電管点灯回路 | |
| JP2573987Y2 (ja) | 螢光表示管フィラメント駆動回路 | |
| KR20060012252A (ko) | 전계 발광 디스플레이 | |
| JP2000231998A (ja) | 放電管点灯用電源回路 | |
| JPH039711B2 (ja) | ||
| JPH06265655A (ja) | 駆動回路及び電子機器 | |
| JPS62238597A (ja) | デイスプレイ装置の水平偏向回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |