JPH03268005A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH03268005A JPH03268005A JP2066792A JP6679290A JPH03268005A JP H03268005 A JPH03268005 A JP H03268005A JP 2066792 A JP2066792 A JP 2066792A JP 6679290 A JP6679290 A JP 6679290A JP H03268005 A JPH03268005 A JP H03268005A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- user program
- microcomputer
- sequence processor
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/656—Updates while running
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13153—Modification, change of program in real time
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はプログラマブルコントローラに係り、特に、Ｒ
ＵＮ中にユーザプログラムの内容を変更するのに好適な
プログラマブルコントローラに関する。
ＵＮ中にユーザプログラムの内容を変更するのに好適な
プログラマブルコントローラに関する。
［従来の技術］
ユーザプログラム実行中にこのユーザプログラムの内容
を変更する機能を搭載したプログラマブルコントローラ
が一般的になってきている。例えば特開昭６３−２１４
８０６号公報記載の従来技術では、シーケンスプロセッ
サが実行するユーザプログラムＡを格納した第１メモリ
の他に、別のユーザプログラムＢを格納した第２のメモ
リを設け、書替命令によりこの第２メモリの内容を第１
メモリに転送し、シーケンスプロセッサが実行するユー
ザプログラムをＡからＢに変更している。
を変更する機能を搭載したプログラマブルコントローラ
が一般的になってきている。例えば特開昭６３−２１４
８０６号公報記載の従来技術では、シーケンスプロセッ
サが実行するユーザプログラムＡを格納した第１メモリ
の他に、別のユーザプログラムＢを格納した第２のメモ
リを設け、書替命令によりこの第２メモリの内容を第１
メモリに転送し、シーケンスプロセッサが実行するユー
ザプログラムをＡからＢに変更している。
［発明が解決しようとする課題］
シーケンスプロセッサが実行するユーザプログラムを上
記従来技術により変更する場合、第２メモリから第１メ
モリへ新たなユーザプログラムを転送するのに時間がか
かり、この転送時間中はシーケンス処理が中断してしま
うという問題がある。
記従来技術により変更する場合、第２メモリから第１メ
モリへ新たなユーザプログラムを転送するのに時間がか
かり、この転送時間中はシーケンス処理が中断してしま
うという問題がある。
特に、大型のユーザプログラムを用いる場合、この問題
の影響は大きい。
の影響は大きい。
これに対し、シーケンスプロセッサがアクセスする第１
メモリ中のユーザプログラム自体の一部を直接書き替え
る機能を設けることで、上記転送の問題を回避すること
ができる。しかし、間違って書き替えた場合、例えばジ
ャンプ命令を追加しそのジャンプ先に何も無いような場
合、その書替えは不正となるが、シーケンスプロセッサ
はその第１メモリ内のユーザプログラムを順次実行中の
ため、同時に検証用プログラムを起動してチエツクする
のは難しく、書替えミスが生じたときは対処のしようが
無いという問題がある。
メモリ中のユーザプログラム自体の一部を直接書き替え
る機能を設けることで、上記転送の問題を回避すること
ができる。しかし、間違って書き替えた場合、例えばジ
ャンプ命令を追加しそのジャンプ先に何も無いような場
合、その書替えは不正となるが、シーケンスプロセッサ
はその第１メモリ内のユーザプログラムを順次実行中の
ため、同時に検証用プログラムを起動してチエツクする
のは難しく、書替えミスが生じたときは対処のしようが
無いという問題がある。
本発明の目的は、ユーザプログラムの書替えを容易且つ
迅速にできるプログラマブルコントローラを提供するこ
とにある。
迅速にできるプログラマブルコントローラを提供するこ
とにある。
［課題を解決するための手段］
上記目的は、同一アドレスでアクセス可能な２つのメモ
リと、いずれか一方のメモリに格納したユーザプログラ
ムを実行するシーケンスプロセッサと、他方のメモリに
格納されたユーザプログラムを前記シーケンスプロセッ
サのバス非使用時にアクセスし書き替える管理用プロセ
ッサと、前記両メモリのうち前記シーケンスプロセッサ
及び前記管理用プロセッサがアクセスするメモリを選択
するメモリ選択手段とを備えることで、達成される。
リと、いずれか一方のメモリに格納したユーザプログラ
ムを実行するシーケンスプロセッサと、他方のメモリに
格納されたユーザプログラムを前記シーケンスプロセッ
サのバス非使用時にアクセスし書き替える管理用プロセ
ッサと、前記両メモリのうち前記シーケンスプロセッサ
及び前記管理用プロセッサがアクセスするメモリを選択
するメモリ選択手段とを備えることで、達成される。
上記目的は、また、シーケンスプロセッサが実行するユ
ーザプログラムを格納し同一アドレスでアクセス可能な
２つのメモリと、いずれか一方のメモリを選択してシー
ケンスプロセッサが実行するユーザプログラムを選択す
るメモリ選択手段と、他方のメモリ中のユーザプログラ
ムを書き替える手段とを備えることで、達成される。
ーザプログラムを格納し同一アドレスでアクセス可能な
２つのメモリと、いずれか一方のメモリを選択してシー
ケンスプロセッサが実行するユーザプログラムを選択す
るメモリ選択手段と、他方のメモリ中のユーザプログラ
ムを書き替える手段とを備えることで、達成される。
［作用］
シーケンスプロセッサが同一アドレスでアクセスするメ
モリを２つ設け、シーケンスプロセッサがいずれか一方
のメモリに格納されているユーザプログラムを実行して
いる最中に、他方のメモリを利用して別のユーザプログ
ラムの編集等を行う。
モリを２つ設け、シーケンスプロセッサがいずれか一方
のメモリに格納されているユーザプログラムを実行して
いる最中に、他方のメモリを利用して別のユーザプログ
ラムの編集等を行う。
別のメモリを利用しての編集等のため、検証用プログラ
ムにてチエツクが可能となる。そして、ユーザプログラ
ムを変更する場合には、ユーザプログラムを転送するの
ではなく、シーケンスプロセッサがアクセスするメモリ
を切り替えるので、シーケンス処理を中断させる必要は
なくなる。
ムにてチエツクが可能となる。そして、ユーザプログラ
ムを変更する場合には、ユーザプログラムを転送するの
ではなく、シーケンスプロセッサがアクセスするメモリ
を切り替えるので、シーケンス処理を中断させる必要は
なくなる。
［実施例］
以下、本発明の一実施例を図面を参照して説明する。
第１図は１本発明の一実施例に係るプログラマブルコン
トローラの構成図である。プログラマブルコントローラ
のＣＰＵモジュール１５と、入力モジュールｌ ２ａ
ｐ １２ ｂ ｔ・・・、出力モジュール１３ａ、１３
ｂ、−とはＰＩ１０バス１４にて接続されている。
トローラの構成図である。プログラマブルコントローラ
のＣＰＵモジュール１５と、入力モジュールｌ ２ａ
ｐ １２ ｂ ｔ・・・、出力モジュール１３ａ、１３
ｂ、−とはＰＩ１０バス１４にて接続されている。
ＣＰＵモジュール１５は、シーケンスプロセッサである
プログラム実行マイコン３と、前記ＰＩ１０バス１４が
接続されるＰＩ／○バスコントローラ７と、マイコン３
から同一アドレスにてアクセスされる２つのユーザプロ
グラムメモリ５ａ。
プログラム実行マイコン３と、前記ＰＩ１０バス１４が
接続されるＰＩ／○バスコントローラ７と、マイコン３
から同一アドレスにてアクセスされる２つのユーザプロ
グラムメモリ５ａ。
５ｂと、これらを相互に接続するシーケンサバス９とを
備える。また、ユーザプログラムの検証や管理を行うプ
ログラム管理用マイコン１と、プログラム管理用マイコ
ンシステムプログラム格納メモリ２と、両者を相互に接
続するマイコンバス８とを備え、前記シーケンサバス９
とこのマイコンパス８とは、バスインタフェース４にて
接続されている。
備える。また、ユーザプログラムの検証や管理を行うプ
ログラム管理用マイコン１と、プログラム管理用マイコ
ンシステムプログラム格納メモリ２と、両者を相互に接
続するマイコンバス８とを備え、前記シーケンサバス９
とこのマイコンパス８とは、バスインタフェース４にて
接続されている。
本実施例のＣＰＵモジュール１５は更に、メモリ選択レ
ジスタ６を備え、ユーザプログラムメモ１Ｊ５ａ、５ｂ
の一方を選択信号１１ａ、ｆｌｂにて選択しシーケンサ
バス９に接続するようになっている。このメモリ選択レ
ジスタ６は、管理用マイコン１のメモリアクセス信号１
０ａと実行マイコン３のメモリアクセス信号１０ｂ及び
管理マイコン１からの設定値信号を入力とし、選択信号
１１ａ、ｌｌｂを出力する。尚、メモリ５ａ内に格納さ
れたユーザプログラムを＃１とし、メモリ５ｂ内に格納
されたユーザプログラムを＃２として以下説明する。
ジスタ６を備え、ユーザプログラムメモ１Ｊ５ａ、５ｂ
の一方を選択信号１１ａ、ｆｌｂにて選択しシーケンサ
バス９に接続するようになっている。このメモリ選択レ
ジスタ６は、管理用マイコン１のメモリアクセス信号１
０ａと実行マイコン３のメモリアクセス信号１０ｂ及び
管理マイコン１からの設定値信号を入力とし、選択信号
１１ａ、ｌｌｂを出力する。尚、メモリ５ａ内に格納さ
れたユーザプログラムを＃１とし、メモリ５ｂ内に格納
されたユーザプログラムを＃２として以下説明する。
設定値信号として本実施例では第２図に示す様に４種類
が用意され、設定値「１」がレジスタ６に設定されると
両マイコン１，３からのアクセス信号１０ａ、１０ｂが
あるとき選択信号１１ａにてメモリ５ａが選択される。
が用意され、設定値「１」がレジスタ６に設定されると
両マイコン１，３からのアクセス信号１０ａ、１０ｂが
あるとき選択信号１１ａにてメモリ５ａが選択される。
設定値「２」がレジスタ６に設定されると、両マイコン
１，３からのアクセス信号１０ａ、１０ｂがあるとき選
択信号１１ｂにてメモリ５ｂが選択される。設定値「３
」がレジスタ６に設定されると、実行用マイコン３から
のアクセス信号１０ｂがあるとき選択信号１１ａを出力
してメモリ５ａを選択し、管理用マイコン１からのアク
セス信号１０ａがあるとき選択信号１１ｂを出力してメ
モリ５ｂが選択される。
１，３からのアクセス信号１０ａ、１０ｂがあるとき選
択信号１１ｂにてメモリ５ｂが選択される。設定値「３
」がレジスタ６に設定されると、実行用マイコン３から
のアクセス信号１０ｂがあるとき選択信号１１ａを出力
してメモリ５ａを選択し、管理用マイコン１からのアク
セス信号１０ａがあるとき選択信号１１ｂを出力してメ
モリ５ｂが選択される。
設定値［４」がレジスタ６に設定されると、実行用マイ
コン３からのアクセス信号１０ｂがあるとき選択信号１
１ｂを出力してメモリ５ｂを選択し、管理用マイコン１
からのアクセス信号１０ａがあるとき選択信号１１ａを
出力してメモリ５ａが選択される。
コン３からのアクセス信号１０ｂがあるとき選択信号１
１ｂを出力してメモリ５ｂを選択し、管理用マイコン１
からのアクセス信号１０ａがあるとき選択信号１１ａを
出力してメモリ５ａが選択される。
第３図は、実行用マイコン３の命令実行サイクル説明図
である。マイコン３の１命令サイクルは、命令フェッチ
ａと、デコードｂと、アドレス計算Ｃと、Ｉ１０アクセ
スｄと、実行ｄとからなるが、このうち、命令フェッチ
ａとＩ１０アクセスｄのときにシーケンサバス９を占有
する。従って、マイコン３がデコードｂ、アドレス計算
Ｃ２実行ｄを行っているときは、シーケンサバス９は空
いているので、このときに管理用マイコン１がこのシー
ケンサバス９を使用することが可能となる。
である。マイコン３の１命令サイクルは、命令フェッチ
ａと、デコードｂと、アドレス計算Ｃと、Ｉ１０アクセ
スｄと、実行ｄとからなるが、このうち、命令フェッチ
ａとＩ１０アクセスｄのときにシーケンサバス９を占有
する。従って、マイコン３がデコードｂ、アドレス計算
Ｃ２実行ｄを行っているときは、シーケンサバス９は空
いているので、このときに管理用マイコン１がこのシー
ケンサバス９を使用することが可能となる。
次に、上述した構成のプログラマブルコントローラの動
作について説明する。
作について説明する。
管理用マイコン１がレジスタ６に「１」を設定したとき
、実行用マイコン３がアクセス信号１゜ｂをレジスタ６
に出力すると共にメモリからユーザプログラムの命令を
読むためにアドレス信号をシーケンサバス９に出力する
と、レジスタ６によってメモリ５ａが選択されているの
で、前記アドレス信号にてメモリ５ａのユーザプログラ
ム＃１がアクセスされ、実行用マイコン３は命令を取り
込み、命令を実行する。ここで、管理用マイコン１が実
行中のユーザプログラム＃１を読み出して例えば外部記
憶装置にコピーを取る場合、実行用マイコン３がシーケ
ンサバス９を使用していないサイクルにおいて、アクセ
ス信号１０ａをレジスタ６に出力すると共に、アドレス
信号をマイコンパス８に出力する。レジスタ６の選択信
号１１ａにてメモリ５ａが選択されているので、このア
ドレス信号がバスインタフェース４を介してシーケンサ
バス９に入力されると、メモリ５ａからニーザブログラ
ム＃１が読み出される。実行中のユーザプログラムがメ
モリ５ｂに格納されている場合には、レジスタ６に「２
」を設定し、以下同様とする。
、実行用マイコン３がアクセス信号１゜ｂをレジスタ６
に出力すると共にメモリからユーザプログラムの命令を
読むためにアドレス信号をシーケンサバス９に出力する
と、レジスタ６によってメモリ５ａが選択されているの
で、前記アドレス信号にてメモリ５ａのユーザプログラ
ム＃１がアクセスされ、実行用マイコン３は命令を取り
込み、命令を実行する。ここで、管理用マイコン１が実
行中のユーザプログラム＃１を読み出して例えば外部記
憶装置にコピーを取る場合、実行用マイコン３がシーケ
ンサバス９を使用していないサイクルにおいて、アクセ
ス信号１０ａをレジスタ６に出力すると共に、アドレス
信号をマイコンパス８に出力する。レジスタ６の選択信
号１１ａにてメモリ５ａが選択されているので、このア
ドレス信号がバスインタフェース４を介してシーケンサ
バス９に入力されると、メモリ５ａからニーザブログラ
ム＃１が読み出される。実行中のユーザプログラムがメ
モリ５ｂに格納されている場合には、レジスタ６に「２
」を設定し、以下同様とする。
金波りに、メモリ５ａに格納されている実行中のユーザ
プログラム＃１に変更を加えたい場合には、レジスタ６
に「３」を設定する。これにより、実行用マイコン３は
継続してメモリ５ａのユーザプログラム＃１を読み出し
て実行するが、管理用マイコン１はメモリ５ｂにアクセ
ス可能となる。
プログラム＃１に変更を加えたい場合には、レジスタ６
に「３」を設定する。これにより、実行用マイコン３は
継続してメモリ５ａのユーザプログラム＃１を読み出し
て実行するが、管理用マイコン１はメモリ５ｂにアクセ
ス可能となる。
従って、前述した様にして外部記憶装置に取り出したユ
ーザプログラム＃１に修正を加え、修正後のユーザプロ
グラム＃２を管理用マイコン１によりメモリ５ｂに格納
することが可能となる。この修正を外部のプログラミン
グ装置で行い、修正にミスがあるか無いかを検証しても
よく、また、メモリ５ｂに格納した後に管理用マイコン
１にて検証してもよい、また、外部のプログラミング装
置を使用せずに、ユーザプログラム＃１をメモリ５ｂに
コピーした後、管理用マイコン１にてメモリ５ｂ内のユ
ーザプログラムに修正を加えるようにしてもよい。尚、
実行中のユーザプログラムが＃２で、これに修正を加え
る場合には、レジスタ６に「４」を設定して、以下同様
とする。
ーザプログラム＃１に修正を加え、修正後のユーザプロ
グラム＃２を管理用マイコン１によりメモリ５ｂに格納
することが可能となる。この修正を外部のプログラミン
グ装置で行い、修正にミスがあるか無いかを検証しても
よく、また、メモリ５ｂに格納した後に管理用マイコン
１にて検証してもよい、また、外部のプログラミング装
置を使用せずに、ユーザプログラム＃１をメモリ５ｂに
コピーした後、管理用マイコン１にてメモリ５ｂ内のユ
ーザプログラムに修正を加えるようにしてもよい。尚、
実行中のユーザプログラムが＃２で、これに修正を加え
る場合には、レジスタ６に「４」を設定して、以下同様
とする。
欣に、ユーザプログラム＃１を実行中に実行対象ユーザ
プログラムを＃２に変更する手順を説明する。前述した
様に、レジスタ６の設定値をｒ３Ｊとして実行マイコン
３がユーザプログラム＃１を実行し管理用マイコン１が
メモリ５ｂにアクセス可能状態にする。そして、管理用
マイコンｌによってメモリ５ｂにユーザプログラム＃２
を格納する。そして、実行マイコン３によるユーザプロ
グラム＃１のスキャンエンドを待機する。スキャンエン
ドになったとき、実行マイコン３は管理用マイコン１に
割込みをかけ、この割込みを受は付けた管理用マイコン
１はメモリ選択レジスタ６に例えば「４」を設定する。
プログラムを＃２に変更する手順を説明する。前述した
様に、レジスタ６の設定値をｒ３Ｊとして実行マイコン
３がユーザプログラム＃１を実行し管理用マイコン１が
メモリ５ｂにアクセス可能状態にする。そして、管理用
マイコンｌによってメモリ５ｂにユーザプログラム＃２
を格納する。そして、実行マイコン３によるユーザプロ
グラム＃１のスキャンエンドを待機する。スキャンエン
ドになったとき、実行マイコン３は管理用マイコン１に
割込みをかけ、この割込みを受は付けた管理用マイコン
１はメモリ選択レジスタ６に例えば「４」を設定する。
これにより、実行マイコン３が出力するアドレス信号に
てメモリ５ｂのユーザプログラム＃２がアクセスされる
ことになる。
てメモリ５ｂのユーザプログラム＃２がアクセスされる
ことになる。
この様に、実行対象のユーザプログラムを＃１がら＃２
に変更する場合、実行マイコンがアクセスするメモリを
切り替えることで行うので、実行マイコン３は変更を意
識すること無く、また、シーケンス処理を中断すること
無く、切り替えができる。
に変更する場合、実行マイコンがアクセスするメモリを
切り替えることで行うので、実行マイコン３は変更を意
識すること無く、また、シーケンス処理を中断すること
無く、切り替えができる。
［発明の効果］
本発明によれば、シーケンス処理を中断することなくユ
ーザプログラムの変更ができ、また、この変更後のユー
ザプログラムの実行前の検証も可能となる。
ーザプログラムの変更ができ、また、この変更後のユー
ザプログラムの実行前の検証も可能となる。
第１図は本発明の一実施例におけるプログラマブルコン
トローラの構成図、第２図はレジスタによる２つのメモ
リの選択状態を説明する図、第３図はシーケンスプロセ
ッサの１命令サイクル説明図、第４図はユーザプログラ
ム変更手順を示すフローチャートである。 １・・・管理用マイコン（管理用プロセッサ）、３・・
・実行用マイコン（シーケンスプロセッサ）、５ａ・・
・ユーザプログラム＃１用メモリ、５ｂ・・・ユーザプ
ログラム＃２用メモリ、６・・・メモリ選択レジスタ、
９・・・シーケンサバス。 第１図
トローラの構成図、第２図はレジスタによる２つのメモ
リの選択状態を説明する図、第３図はシーケンスプロセ
ッサの１命令サイクル説明図、第４図はユーザプログラ
ム変更手順を示すフローチャートである。 １・・・管理用マイコン（管理用プロセッサ）、３・・
・実行用マイコン（シーケンスプロセッサ）、５ａ・・
・ユーザプログラム＃１用メモリ、５ｂ・・・ユーザプ
ログラム＃２用メモリ、６・・・メモリ選択レジスタ、
９・・・シーケンサバス。 第１図
Claims (1)
- 【特許請求の範囲】 １、同一アドレスでアクセス可能な２つのメモリと、い
ずれか一方のメモリに格納したユーザプログラムを実行
するシーケンスプロセッサと、他方のメモリに格納され
たユーザプログラムを前記シーケンスプロセッサのバス
非使用時にアクセスし書き替える管理用プロセッサと、
前記両メモリのうち前記シーケンスプロセッサ及び前記
管理用プロセッサがアクセスするメモリを選択するメモ
リ選択手段とを備えることを特徴とするプログラマブル
コントローラ。 ２、請求項１において、シーケンスプロセッサがアクセ
スするメモリをスキャンエンド時に前記メモリ選択手段
にて切り替えシーケンスプロセッサが実行するユーザプ
ログラムを変更する手段を備えることを特徴とするプロ
グラマブルコントローラ。 ３、シーケンスプロセッサが実行するユーザプログラム
を格納し同一アドレスでアクセス可能な２つのメモリと
、いずれか一方のメモリを選択してシーケンスプロセッ
サが実行するユーザプログラムを選択するメモリ選択手
段と、他方のメモリ中のユーザプログラムを書き替える
手段とを備えることを特徴とするプログラマブルコント
ローラ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066792A JP2875842B2 (ja) | 1990-03-19 | 1990-03-19 | プログラマブルコントローラ |
| DE69033031T DE69033031T2 (de) | 1990-03-19 | 1990-12-31 | Programmierbares Steuergerät |
| EP90125864A EP0447685B1 (en) | 1990-03-19 | 1990-12-31 | Programmable controller |
| ES90125864T ES2133268T3 (es) | 1990-03-19 | 1990-12-31 | Controlador programable. |
| US08/231,642 US5600807A (en) | 1990-03-19 | 1994-04-22 | Programmable controller capable of updating a user program during operation by switching between user program memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066792A JP2875842B2 (ja) | 1990-03-19 | 1990-03-19 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03268005A true JPH03268005A (ja) | 1991-11-28 |
| JP2875842B2 JP2875842B2 (ja) | 1999-03-31 |
Family
ID=13326072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066792A Expired - Lifetime JP2875842B2 (ja) | 1990-03-19 | 1990-03-19 | プログラマブルコントローラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5600807A (ja) |
| EP (1) | EP0447685B1 (ja) |
| JP (1) | JP2875842B2 (ja) |
| DE (1) | DE69033031T2 (ja) |
| ES (1) | ES2133268T3 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077265A (ja) * | 2006-09-20 | 2008-04-03 | Fuji Electric Fa Components & Systems Co Ltd | プログラマブルコントローラのプログラム更新方法 |
| JP2011501294A (ja) * | 2007-10-17 | 2011-01-06 | ジーイー・インテリジェント・プラットフォームズ・インコーポレイテッド | 補修および診断論理スキャンの装置ならびに方法 |
| JP2013232190A (ja) * | 2012-04-30 | 2013-11-14 | General Electric Co <Ge> | 産業用コントローラのセキュアな動作のためのシステムおよび方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2997005B2 (ja) * | 1990-04-12 | 2000-01-11 | キヤノン株式会社 | 出力装置 |
| US5831852A (en) * | 1992-12-14 | 1998-11-03 | Carrier Corporation | Method and apparatus for loading a control program into a refrigeration system |
| JP2000339008A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | プログラマブルコントローラ |
| US6678274B1 (en) * | 1999-07-30 | 2004-01-13 | Riverstone Networks, Inc. | Method and system for managing forwarding tables |
| US7228538B1 (en) * | 2000-05-02 | 2007-06-05 | International Business Machines Corporation | Method, system, and program for updating firmware to a storage system comprised of multiple controllers |
| JP3594035B2 (ja) * | 2003-03-13 | 2004-11-24 | オムロン株式会社 | 制御装置、ｃｐｕユニット、プログラマブルコントローラのユーザプログラム編集方法、及びオンラインエディットされる際のプログラマブルコントローラの処理方法 |
| WO2008058101A2 (en) * | 2006-11-07 | 2008-05-15 | Sandisk Corporation | Memory controllers for performing resilient firmware upgrades to a functioning memory |
| US20080109647A1 (en) * | 2006-11-07 | 2008-05-08 | Lee Merrill Gavens | Memory controllers for performing resilient firmware upgrades to a functioning memory |
| US8286156B2 (en) * | 2006-11-07 | 2012-10-09 | Sandisk Technologies Inc. | Methods and apparatus for performing resilient firmware upgrades to a functioning memory |
| JP5906972B2 (ja) * | 2012-07-05 | 2016-04-20 | 富士ゼロックス株式会社 | 画像形成装置および画像読取装置 |
| US9116774B2 (en) | 2013-05-14 | 2015-08-25 | Sandisk Technologies Inc. | Firmware updates for multiple product configurations |
| JP5937637B2 (ja) * | 2014-04-30 | 2016-06-22 | ファナック株式会社 | シーケンスプログラムの切り替え時に、切り替え予告信号を出力する制御装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4257095A (en) * | 1978-06-30 | 1981-03-17 | Intel Corporation | System bus arbitration, circuitry and methodology |
| US4257097A (en) * | 1978-12-11 | 1981-03-17 | Bell Telephone Laboratories, Incorporated | Multiprocessor system with demand assignable program paging stores |
| DE3610155A1 (de) * | 1986-03-26 | 1987-10-08 | Joachim Bauer | Mehrprozessorsystem fuer paralleles schreiben und lesen von informationen |
| US5012408A (en) * | 1990-03-15 | 1991-04-30 | Digital Equipment Corporation | Memory array addressing system for computer systems with multiple memory arrays |
| US5144242A (en) * | 1990-08-23 | 1992-09-01 | The Regents Of The University Of California | Continually loadable microcode store for MRI control sequencers |
-
1990
- 1990-03-19 JP JP2066792A patent/JP2875842B2/ja not_active Expired - Lifetime
- 1990-12-31 DE DE69033031T patent/DE69033031T2/de not_active Expired - Lifetime
- 1990-12-31 ES ES90125864T patent/ES2133268T3/es not_active Expired - Lifetime
- 1990-12-31 EP EP90125864A patent/EP0447685B1/en not_active Expired - Lifetime
-
1994
- 1994-04-22 US US08/231,642 patent/US5600807A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077265A (ja) * | 2006-09-20 | 2008-04-03 | Fuji Electric Fa Components & Systems Co Ltd | プログラマブルコントローラのプログラム更新方法 |
| JP2011501294A (ja) * | 2007-10-17 | 2011-01-06 | ジーイー・インテリジェント・プラットフォームズ・インコーポレイテッド | 補修および診断論理スキャンの装置ならびに方法 |
| JP2013232190A (ja) * | 2012-04-30 | 2013-11-14 | General Electric Co <Ge> | 産業用コントローラのセキュアな動作のためのシステムおよび方法 |
| US9935933B2 (en) | 2012-04-30 | 2018-04-03 | General Electric Company | Systems and methods for secure operation of an industrial controller |
| US10419413B2 (en) | 2012-04-30 | 2019-09-17 | General Electric Company | Systems and methods for secure operation of an industrial controller |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0447685B1 (en) | 1999-03-31 |
| DE69033031T2 (de) | 1999-12-16 |
| EP0447685A2 (en) | 1991-09-25 |
| US5600807A (en) | 1997-02-04 |
| ES2133268T3 (es) | 1999-09-16 |
| DE69033031D1 (de) | 1999-05-06 |
| EP0447685A3 (en) | 1992-11-19 |
| JP2875842B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5765025A (en) | Digital signal processor with on board program having arithmetic instructions and direct memory access instructions for controlling direct memory access thereof | |
| JP2875842B2 (ja) | プログラマブルコントローラ | |
| JPH02267634A (ja) | 割込み処理装置 | |
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| JPH09319569A (ja) | マイクロコンピュータ | |
| JP2001256044A (ja) | データ処理装置 | |
| JP2552738B2 (ja) | データ処理装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JPH0333951A (ja) | マイクロコンピュータシステム | |
| JP2581298B2 (ja) | メモリアクセス権情報供給機構 | |
| JP2004062319A (ja) | データ処理装置 | |
| JP3208789B2 (ja) | 情報処理装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS60142450A (ja) | 記憶システム | |
| JPH02183332A (ja) | プログラムド制御方式 | |
| JPH02183330A (ja) | データ処理装置 | |
| JP2002366370A (ja) | 情報処理装置 | |
| JPS62209650A (ja) | メモリアクセスシステム | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPH03111949A (ja) | マイクロコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |