JPH03268013A - Ic memory card - Google Patents
Ic memory cardInfo
- Publication number
- JPH03268013A JPH03268013A JP2067640A JP6764090A JPH03268013A JP H03268013 A JPH03268013 A JP H03268013A JP 2067640 A JP2067640 A JP 2067640A JP 6764090 A JP6764090 A JP 6764090A JP H03268013 A JPH03268013 A JP H03268013A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- switch
- supplied
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
〔産業上の利用分野〕
本発明はICメモリカードに関し、特にバックアップ用
の電源が内蔵されたRAMカードに関する。DETAILED DESCRIPTION OF THE INVENTION [Overview] [Field of Industrial Application] The present invention relates to an IC memory card, and particularly to a RAM card with a built-in backup power supply.
従来携帯可能な記憶媒体としては磁気カードが広く使わ
れていたが、記憶容量はごく限られたものでしか無かっ
た。このため、近年磁気カードに代わり記憶容量が温か
に大きな記憶媒体としてICメモリカードが普及し始め
ている。Magnetic cards have traditionally been widely used as portable storage media, but their storage capacity is extremely limited. For this reason, in recent years, IC memory cards have begun to become popular as storage media with a relatively large storage capacity in place of magnetic cards.
ICメモリカードのうち、記憶媒体にSRAMを使用し
たRAMカードは一般に複数のSRAM−ICより構成
され、大容量化を実現している。Among IC memory cards, a RAM card using SRAM as a storage medium is generally composed of a plurality of SRAM-ICs and has a large capacity.
またRAMカードはSRAM内に書き込まれたデータを
保存するためにバックアップ用の電池を内蔵している。Further, the RAM card has a built-in backup battery to save data written in the SRAM.
上記の内蔵電池の寿命は複数のSRAMのスタンバイ電
流の総和で決まるため、構成素子数が多くなる程電池寿
命は短くなってしまう。Since the life of the built-in battery is determined by the sum of standby currents of the plurality of SRAMs, the battery life becomes shorter as the number of components increases.
二のためICメモリカードの大容量化を実現しようとす
ると、電池寿命が短く記憶内容の長期保存が出来なくな
る。またICメモリカードはその厚さが極めて薄いもの
であるため、内蔵電池の大容量化による電池寿命の長期
化は困難である。For this reason, if an attempt is made to increase the capacity of an IC memory card, the battery life will be short and the stored contents cannot be stored for a long period of time. Furthermore, since the IC memory card is extremely thin, it is difficult to extend the battery life by increasing the capacity of the built-in battery.
また自由に書き換えができるRAMカードは自由に書き
換えが可能であるため、ファイルとして使用されること
が多い。そしてファイルの使用領域はメモリ容量の10
0%を占めることはごくまれであり、せいぜい数10パ
ーセントである場合が多いので、複数のSRAMのうち
情報を記憶していないチップにまで電源を供給するのは
限られた電池容量の浪費である。Furthermore, since RAM cards can be freely rewritten, they are often used as files. And the file usage area is 10 of the memory capacity
It is extremely rare for the battery to occupy 0%, and in most cases it is only a few tens of percent at most, so supplying power to chips that do not store information among multiple SRAMs is a waste of the limited battery capacity. be.
本発明は複数のRAM−ICより構成される大容量のI
Cメモリカードにおいて、内蔵電池の長寿命化によって
記憶内容の長期保存を可能とすることを目的とする。The present invention provides a large-capacity I
The purpose of this invention is to enable long-term preservation of memory contents in a C memory card by extending the lifespan of a built-in battery.
上記の課題を解決するために、本発明のICメモリカー
ドは、
読み書き可能なメモリと、前記メモリのバックアップ用
電源と、外部装置と接続されて情報の入出力をするため
の入出力端子とを備えたICメモリカードであって、
外部装置から前記入出力端子を介して入力されるスイッ
チ切替情報を保持するレジスタを設けると共に、前記メ
モリは複数のブロックに分割されて、該ブロック毎に前
記バックアップ用電源との間に接続されて前記レジスタ
の保持するスイッチ切替情報の値により前記バックアッ
プ用電源の供給をオンオフするスイッチ回路を設けて構
成する。In order to solve the above problems, the IC memory card of the present invention includes a readable/writable memory, a backup power source for the memory, and an input/output terminal for connecting to an external device and inputting/outputting information. The IC memory card is equipped with a register for holding switch switching information inputted from an external device through the input/output terminal, and the memory is divided into a plurality of blocks, and the backup data is stored in each block. A switch circuit is connected between the backup power supply and the backup power supply and turns on and off the supply of the backup power supply according to the value of switch switching information held by the register.
即ち本発明のICメモリカードは、RAMを独立して電
源が供給される複数のブロックに分割しそれぞれの電源
ラインにスイッチ回路を挿入し、使用されているブロッ
クのみに電源を供給する構成としたものである。そして
上記のスイッチ回路の状態は当該ICメモリカードをア
クセスする外部装置により入力されるスイッチ信号をレ
ジスタに記憶して、このレジスタより送出されるスイッ
チ信号によりオンオフされる。That is, the IC memory card of the present invention has a structure in which the RAM is divided into a plurality of blocks to which power is supplied independently, a switch circuit is inserted into each power line, and power is supplied only to the blocks in use. It is something. The state of the above-mentioned switch circuit is turned on or off by storing a switch signal inputted by an external device accessing the IC memory card in a register, and a switch signal sent from this register.
以下図面を参照して本発明の詳細な説明する。 The present invention will be described in detail below with reference to the drawings.
第1図は本発明の第1の実施例の構成を示すブロック図
である。FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention.
図中、1は本実施例のICメモリカードであり、端子5
1〜57を介して外部装置2の図示しない接続機構と接
続されている。In the figure, 1 is the IC memory card of this embodiment, and terminal 5
It is connected to a connection mechanism (not shown) of the external device 2 via terminals 1 to 57.
このICメモリカード1の情報記憶部はは4チツプのR
AMII〜14により構成されており、それぞれのメモ
リにはアドレス・バス、リード/ライト等の制御信号線
、データ・バスが共通接続されており、アドレス・バス
端子53、制御信号端子54、データ・バス端子55を
介して外部装置2とインタフェースされる。勿論RAM
のチップ数は4個に限定されるものではなく、2個以上
にすれば本発明を適用することができる。The information storage section of this IC memory card 1 has 4 chips.
AMII to 14 are connected to each memory, and an address bus, control signal lines such as read/write, and a data bus are commonly connected to each memory. It is interfaced with external device 2 via bus terminal 55 . Of course RAM
The number of chips is not limited to four, and the present invention can be applied to two or more chips.
30はICメモリカードのバックアップ用電源であり、
ダイオード62および電源ライン31を通して後述する
スイッチ回路21〜24とレジスタ40に電源を供給し
ている。また電源ライン31はダイオード61を介して
電源端子51とも接続されており、ICメモリカード1
が外部装置2に接続されている場合にはこの電源端子5
1およびダイオード61を介して外部装置2より電源が
供給されており、GND端子52を介して外部装置2と
アースがとられている。30 is a backup power source for the IC memory card;
Power is supplied to switch circuits 21 to 24 and a resistor 40, which will be described later, through a diode 62 and a power supply line 31. The power line 31 is also connected to the power terminal 51 via a diode 61, and the IC memory card 1
is connected to external device 2, this power terminal 5
1 and a diode 61, and is connected to the external device 2 via a GND terminal 52.
40はレジスタであり、スイッチ・データ端子57を介
して外部装置2より送られてくるスイッチ・データを保
持するものである。このレジスタ40はRAMII〜1
4のそれぞれの電源供給の有無の情報を格納するために
4ビツトのものである。レジスタの各桁の内容はスイッ
チ信号として21〜24のスイッチ回路に送出される。A register 40 holds switch data sent from the external device 2 via the switch data terminal 57. This register 40 is RAMII~1
It is a 4-bit one to store information on the presence or absence of power supply for each of the 4 bits. The contents of each digit of the register are sent to switch circuits 21 to 24 as switch signals.
なおスイッチ・データはシリアルに送られてくるため、
クロック端子56を介して外部装置2より送られてくる
クロックをシフトクロックとして該スイッチ・データを
読み込む。Note that the switch data is sent serially, so
The switch data is read using the clock sent from the external device 2 via the clock terminal 56 as a shift clock.
スイッチ回路21〜24は具体的にはMOS−FETで
あって、ゲートにスイッチ信号を印加することによって
電源供給ラインから装置からの電源電圧あるいはICメ
モリカード内の電池電圧が接続されているRAMII〜
14に供給される。The switch circuits 21 to 24 are specifically MOS-FETs, and RAM II to 24 are connected to the power supply voltage from the device or the battery voltage in the IC memory card from the power supply line by applying a switch signal to their gates.
14.
本実施例においてはデータの書き込み時および読み出し
時に外部装置2のソフトウェアがファイルの使用状況を
判別して、RAMII〜14のうち有効なRAMチップ
のみ電源を供給するようにレジスタ40にスイッチ・デ
ータを書き込む。このレジスタに保持されたスイッチ・
データの対応するビットが“1”であるスイッチ回路に
のみスイッチ信号が供給されて、接続されているRAM
に電源が供給される。In this embodiment, when writing and reading data, the software of the external device 2 determines the usage status of the file, and sets switch data to the register 40 so that power is supplied only to valid RAM chips among RAM II-14. Write. The switch held in this register
A switch signal is supplied only to the switch circuit whose data corresponds to "1", and the connected RAM
Power is supplied to the
次に本発明の第2図を用いて本発明の第2の実施例を説
明する。図中第1図と同一の部分は同一の参照符号を付
してこれを示している。Next, a second embodiment of the present invention will be described using FIG. 2 of the present invention. In the figure, the same parts as in FIG. 1 are indicated by the same reference numerals.
この実施例はスイッチのオンオフのデータを伝送する4
ビツトのスイッチバスと、RAMII〜14に書き込み
または読みだしを行うデータ・バスとをセレクタ41で
接続し、外部装置2とは共用バス端子58を介してイン
ターフェースを行うようにしている。そして外部装置2
より選択信号端子59を介して入力される選択信号によ
りRAMのデータかスイッチのオンオフのデータかを選
択する。This embodiment transmits switch on/off data.
A bit switch bus and a data bus for writing to or reading from RAM II-14 are connected by a selector 41, and interfaced with the external device 2 via a shared bus terminal 58. and external device 2
A selection signal input via the selection signal terminal 59 selects between RAM data and switch on/off data.
例えば選択信号“0′が入力された場合、共用バス端子
58よりインターフェースがなされるのはRAMに読み
書きを行うべきデータであるため、セレクタ41はデー
タ・バス側を選択して共用バスと接続する。For example, when the selection signal "0" is input, the data to be interfaced from the shared bus terminal 58 is data to be read or written to the RAM, so the selector 41 selects the data bus side and connects it to the shared bus. .
一方選択信号゛1゛が入力された場合はセレクタ41は
スイッチ・バスを選択して共用バスの下位4ビツトを用
いて外部装置2より入力されるスイッチ・データをレジ
スタ40に書き込む。また、レジスタ40に印加される
クロックはスイッチのオンオフのデータのラッチクロッ
クとして用いられる。On the other hand, when the selection signal "1" is input, the selector 41 selects the switch bus and writes the switch data input from the external device 2 into the register 40 using the lower four bits of the shared bus. Further, the clock applied to the register 40 is used as a latch clock for switch on/off data.
なお本実施例の上記以外の構成部分、および電源のオン
オフの制御については第1の実施例と基本的に同一なの
で、説明を省略する。Note that the components of this embodiment other than those described above and the power on/off control are basically the same as those of the first embodiment, so their explanations will be omitted.
以上説明したように、本発明によればデータを記憶して
いるRAMチップにのみ電源が供給され、データが書き
込まれていないRAMには電源が供給されない。このた
め内蔵電池の消耗を少なくすることができるため、IC
メモリカードがより長寿命化される。As described above, according to the present invention, power is supplied only to the RAM chips that store data, and power is not supplied to the RAM chips to which no data is written. This reduces the consumption of the built-in battery, so the IC
Memory cards have a longer lifespan.
第1図は本発明の第1の実施例の構成を示すブロック図
、
第2図は本発明の第2の実施例の構成を示すブロック図
である。
図において、
1 ・・・ ICメモリカード、
2 ・・・ 外部装置、
11〜14 ・・・ RAMチップ、
21〜2
4
スイッチ回路、
0
内蔵電池、
0
レジスタ、
セレクタ、
1〜59
(外部接続)端子。
1〜62
ダイオード。
本発明の竿−の碇施イタ・)の準成F示寸プロ・ツク画
策 1 図FIG. 1 is a block diagram showing the configuration of a first embodiment of the invention, and FIG. 2 is a block diagram showing the configuration of a second embodiment of the invention. In the figure, 1... IC memory card, 2... External device, 11-14... RAM chip, 21-24 Switch circuit, 0 Built-in battery, 0 Register, Selector, 1-59 (External connection) terminal. 1-62 Diode. Figure 1: Semi-fabricated F measurement plan for anchoring the rod of the present invention.
Claims (1)
用電源と、外部装置と接続されて情報の入出力をするた
めの入出力端子とを備えたICメモリカードであって、
外部装置から前記入出力端子を介して入力されるスイッ
チ切替情報を保持するレジスタを設けると共に、前記メ
モリは複数のブロックに分割されて、該ブロック毎に前
記バックアップ用電源との間に接続されて前記レジスタ
の保持するスイッチ切替情報の値により前記バックアッ
プ用電源の供給をオンオフするスイッチ回路を設けたこ
とを特徴とするICメモリカード。An IC memory card comprising a readable and writable memory, a backup power source for the memory, and an input/output terminal for connecting to an external device and inputting and outputting information, the IC memory card comprising:
A register is provided for holding switch switching information input from an external device through the input/output terminal, and the memory is divided into a plurality of blocks, each of which is connected between the block and the backup power source. An IC memory card characterized in that a switch circuit is provided for turning on and off the supply of the backup power source according to the value of switch switching information held by the register.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067640A JPH03268013A (en) | 1990-03-16 | 1990-03-16 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067640A JPH03268013A (en) | 1990-03-16 | 1990-03-16 | Ic memory card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268013A true JPH03268013A (en) | 1991-11-28 |
Family
ID=13350802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067640A Pending JPH03268013A (en) | 1990-03-16 | 1990-03-16 | Ic memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03268013A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191425A3 (en) * | 2000-08-29 | 2003-10-01 | Sony Corporation | Electronic apparatus couplable to a host system, and methods of controlling power consumption therein |
| CN111179996A (en) * | 2019-12-31 | 2020-05-19 | 苏州普源精电科技有限公司 | Data calibration device and calibration data storing and writing method thereof |
-
1990
- 1990-03-16 JP JP2067640A patent/JPH03268013A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191425A3 (en) * | 2000-08-29 | 2003-10-01 | Sony Corporation | Electronic apparatus couplable to a host system, and methods of controlling power consumption therein |
| US6971035B2 (en) | 2000-08-29 | 2005-11-29 | Sony Corporation | Method and system for reducing power consumption of a multi-function electronic apparatus that is adapted to receive power from a host system |
| CN111179996A (en) * | 2019-12-31 | 2020-05-19 | 苏州普源精电科技有限公司 | Data calibration device and calibration data storing and writing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276642A (en) | Method for performing a split read/write operation in a dynamic random access memory | |
| US6018478A (en) | Random access memory with separate row and column designation circuits for reading and writing | |
| JPS6238590A (en) | Semiconductor memory device | |
| JPS61161562A (en) | Hierarchical memory system | |
| JPH0887876A (en) | NAND flash memory IC card | |
| JPH0466079B2 (en) | ||
| KR0142033B1 (en) | Micro computer | |
| JPH04141794A (en) | Ic card | |
| US5172341A (en) | Serial dram controller with multi generation interface | |
| EP1761932B1 (en) | Dram with half and full density operation | |
| JPH03268013A (en) | Ic memory card | |
| JPS6045994A (en) | Information storage method using PROM | |
| JPH0863969A (en) | Semiconductor memory device | |
| JPH06119510A (en) | Memory card | |
| US6631441B2 (en) | DRAM read and write circuit | |
| JP2701323B2 (en) | Semiconductor external storage device | |
| CN218547984U (en) | Linux kernel log recording device based on MRAM | |
| JPH09213092A (en) | Semiconductor integrated circuit device | |
| JP2590701B2 (en) | Semiconductor storage device | |
| JPH02232752A (en) | Memory control method | |
| JPH0729378A (en) | Memory and its control circuit | |
| JPS5931154B2 (en) | semiconductor storage device | |
| JPH04347786A (en) | Storage medium incorporating ic memory | |
| JPH0676581A (en) | Synchronous type static memory | |
| JPS5833632B2 (en) | semiconductor storage device |