JPH03268521A - ディジタルｐｌｌに基づく周波数検出器 - Google Patents
ディジタルｐｌｌに基づく周波数検出器Info
- Publication number
- JPH03268521A JPH03268521A JP2330862A JP33086290A JPH03268521A JP H03268521 A JPH03268521 A JP H03268521A JP 2330862 A JP2330862 A JP 2330862A JP 33086290 A JP33086290 A JP 33086290A JP H03268521 A JPH03268521 A JP H03268521A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- detector
- detection
- phase detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 230000035945 sensitivity Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 74
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 102100029952 Double-strand-break repair protein rad21 homolog Human genes 0.000 abstract description 5
- 101000584942 Homo sapiens Double-strand-break repair protein rad21 homolog Proteins 0.000 abstract description 5
- 208000033766 Prolymphocytic Leukemia Diseases 0.000 description 36
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 36
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- IRLPACMLTUPBCL-KQYNXXCUSA-N 5'-adenylyl sulfate Chemical compound C1=NC=2C(N)=NC=NC=2N1[C@@H]1O[C@H](COP(O)(=O)OS(O)(=O)=O)[C@@H](O)[C@H]1O IRLPACMLTUPBCL-KQYNXXCUSA-N 0.000 description 2
- 101000655188 Homo sapiens Tachykinin-3 Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 102100033009 Tachykinin-3 Human genes 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 208000036822 Small cell carcinoma of the ovary Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 201000002044 ossification of the posterior longitudinal ligament of spine Diseases 0.000 description 1
- 208000001040 ossification of the posterior longitudinal ligament of the spine Diseases 0.000 description 1
- 201000005292 ovarian small cell carcinoma Diseases 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Complex Calculations (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Optical Communication System (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、無線電話に用いられる周波数検出器に関し、
この検出器は処理される信号から形成された矩形波の入
力信号をクロック周波数に同期させるための回路と、処
理される同期入力信号からディジタル出力信号を再生す
るディジタルＰＬＬ（ＯＰＬＬ）回路であって入力信号
に対する出力信号の位相差が同期入力信号の周波数とＰ
ＬＬ回路の選択可能な平均周波数との差に直線的に依存
するものと、周波数検出器に到達した処理すべき信号が
予於定約られた周波数範囲内にあるか否かを検出するデ
ィジタル検出部とを具備している。本発明はＴＡＣ３お
よびＡＭＰＳ方式の自動車電話のためのモデム回路のＳ
ＡＴ検出器に適用される。
この検出器は処理される信号から形成された矩形波の入
力信号をクロック周波数に同期させるための回路と、処
理される同期入力信号からディジタル出力信号を再生す
るディジタルＰＬＬ（ＯＰＬＬ）回路であって入力信号
に対する出力信号の位相差が同期入力信号の周波数とＰ
ＬＬ回路の選択可能な平均周波数との差に直線的に依存
するものと、周波数検出器に到達した処理すべき信号が
予於定約られた周波数範囲内にあるか否かを検出するデ
ィジタル検出部とを具備している。本発明はＴＡＣ３お
よびＡＭＰＳ方式の自動車電話のためのモデム回路のＳ
ＡＴ検出器に適用される。
ＡＭＰＳおよびＴＡＣ３方式の無線電話システムにおい
て、基地局は発呼期間中にアナログ正弦波制御信号のい
わゆるＳＡＴ （ｓｕｐｅｒｖｉｓｏｒｙ ａｕｄｉｏ
ｔｏｎｅ）信号を送信し、その目的は自動車電話と基
地局との間の接続の品質を監視することである。自動車
電話はＳＡＴ信号を受信し、予め定められた公称周波数
としてそれを正しく解釈し、再生されたＳＡＴ信号を基
地局へ再送信することが可能でなければならない。ＳＡ
Ｔ信号の公称周波数は５９７０ 。
て、基地局は発呼期間中にアナログ正弦波制御信号のい
わゆるＳＡＴ （ｓｕｐｅｒｖｉｓｏｒｙ ａｕｄｉｏ
ｔｏｎｅ）信号を送信し、その目的は自動車電話と基
地局との間の接続の品質を監視することである。自動車
電話はＳＡＴ信号を受信し、予め定められた公称周波数
としてそれを正しく解釈し、再生されたＳＡＴ信号を基
地局へ再送信することが可能でなければならない。ＳＡ
Ｔ信号の公称周波数は５９７０ 。
６０００ 、または６０３０ヘルツである。発呼が完了
しオフフックされたときに、自動車電話は基地局が送信
するディジタル制御メツセージから使用可能なＳＡＴ周
波数に関する情報を受は取り、仮の周波数が割り当てら
れる。自動車電話が予め定められた期間内にＳＡＴ信号
を受信しない場合、または受信された周波数が制御メツ
セージで与えられたものと異なる場合には電話は接続さ
れない。
しオフフックされたときに、自動車電話は基地局が送信
するディジタル制御メツセージから使用可能なＳＡＴ周
波数に関する情報を受は取り、仮の周波数が割り当てら
れる。自動車電話が予め定められた期間内にＳＡＴ信号
を受信しない場合、または受信された周波数が制御メツ
セージで与えられたものと異なる場合には電話は接続さ
れない。
加入者端末のモデム回路内においてＳＡＴ信号を検出す
るものとして、アナログＰＬＬとその出力信号パルスの
カウントとによる回路の使用が公知である。
るものとして、アナログＰＬＬとその出力信号パルスの
カウントとによる回路の使用が公知である。
そこにおいて到来したＳＡＴ信号は５ＴＩＦ帯域フイル
タを介してアナログ比較器へ入力されて、信号から矩形
波が形成される。その後、信号はアナログＰＬＬ回路と
ＳＡＴ周波数検出器とへ供給される。検出器は受信され
た矩形波をモデム回路の水晶発振器の周波数と比較する
ことによって機能する。比較は直列のカウンタの助けで
行なわれ、モデム回路は３５ｍ５ｅｃに１回結果を報告
する。この種のシステムの欠点は、入力信号ノイズに弱
く出力信号に位相ノイズがあり、そのためＳＡＴ周波数
の両側にスペクトルが拡がること、構成要素の数が多く
なること、回路カードに必要な表面積の問題、および製
造中に調整が必要なことである。
タを介してアナログ比較器へ入力されて、信号から矩形
波が形成される。その後、信号はアナログＰＬＬ回路と
ＳＡＴ周波数検出器とへ供給される。検出器は受信され
た矩形波をモデム回路の水晶発振器の周波数と比較する
ことによって機能する。比較は直列のカウンタの助けで
行なわれ、モデム回路は３５ｍ５ｅｃに１回結果を報告
する。この種のシステムの欠点は、入力信号ノイズに弱
く出力信号に位相ノイズがあり、そのためＳＡＴ周波数
の両側にスペクトルが拡がること、構成要素の数が多く
なること、回路カードに必要な表面積の問題、および製
造中に調整が必要なことである。
ＳＡＴ信号の検出のためにディジタルＰＬＬによるシス
テムを使用してアナログＰＬＬによる問題を解消するこ
ともまた公知である。例えばその１つがＳＡＴ回路であ
る３つのマイクロ回路を使用したモデム回路が使用され
ている。この回路の大きさは約３．０００ゲート相当で
あり、８０ピンのＩＣパッケージに封入されている、そ
の検出部はＰＬＬのロック状態のみを調べるものであり
、むしろ回路規模は大である。他のモデム回路は２つの
マイクロ回路を有し、機能するためには１７個の外付は
部品を必要とする。ディジタルＰＬＬであるにもかかわ
らず、その検出部はアナログ積分によるＰＬＬのロック
の検出に基づくものである。
テムを使用してアナログＰＬＬによる問題を解消するこ
ともまた公知である。例えばその１つがＳＡＴ回路であ
る３つのマイクロ回路を使用したモデム回路が使用され
ている。この回路の大きさは約３．０００ゲート相当で
あり、８０ピンのＩＣパッケージに封入されている、そ
の検出部はＰＬＬのロック状態のみを調べるものであり
、むしろ回路規模は大である。他のモデム回路は２つの
マイクロ回路を有し、機能するためには１７個の外付は
部品を必要とする。ディジタルＰＬＬであるにもかかわ
らず、その検出部はアナログ積分によるＰＬＬのロック
の検出に基づくものである。
他の公知のシステムもまた外付は部品を必要とする。
本発明の目的はディジタルＰＬＬに基づ＜ＳＡＴ検出器
であり、外付は部品を必要とせずに１つのマイクロ回路
に集積することが容易であり、製造時に調整および試験
の必要がなく、雑音の多い人力に対しても良く動作する
ＳＡＴ検出器を提供することにある。
であり、外付は部品を必要とせずに１つのマイクロ回路
に集積することが容易であり、製造時に調整および試験
の必要がなく、雑音の多い人力に対しても良く動作する
ＳＡＴ検出器を提供することにある。
本発明は、周波“数検出器の検出部がその終端において
検出部の出力信号が更新される所望の長さの検出シーケ
ンスを形成する検出タイマと、検出ウィンドウを有する
第１の位相検出器であって検出ウィンドウ内においてウ
ィンドウと一致する同期入力信号の立ち上がりまたは立
ち下がりエツジをカウントする第１の位相検出器と、同
様に独自の検出ウィンドウを有する第２の位相検出器で
あって検出ウィンドウ内においてウィンドウと一致する
同期入力信号の立ち上がりまたは立ち下がりエツジをカ
ウントする第２の位相検出器とを具備し、検出ウィンド
ウはディジタルＰＬＬで形成されるＳＡＴ信号とその高
調波から形成され、検出シーケンスの終端において第１
の位相検出器のカウンタが予め定められた闇値を超え第
２の位相検出器のカウンタが予め定められた閾値以下で
あるならば検出部は受信信号が正しいと解釈することを
特徴としている。
検出部の出力信号が更新される所望の長さの検出シーケ
ンスを形成する検出タイマと、検出ウィンドウを有する
第１の位相検出器であって検出ウィンドウ内においてウ
ィンドウと一致する同期入力信号の立ち上がりまたは立
ち下がりエツジをカウントする第１の位相検出器と、同
様に独自の検出ウィンドウを有する第２の位相検出器で
あって検出ウィンドウ内においてウィンドウと一致する
同期入力信号の立ち上がりまたは立ち下がりエツジをカ
ウントする第２の位相検出器とを具備し、検出ウィンド
ウはディジタルＰＬＬで形成されるＳＡＴ信号とその高
調波から形成され、検出シーケンスの終端において第１
の位相検出器のカウンタが予め定められた闇値を超え第
２の位相検出器のカウンタが予め定められた閾値以下で
あるならば検出部は受信信号が正しいと解釈することを
特徴としている。
発呼の初期またはオフフックの状態において（基地局か
ら他への送信）、基地局はＳＣＣコード（ＳＡＴカラー
コード）を含むディジタル制御メツセージを送信する。
ら他への送信）、基地局はＳＣＣコード（ＳＡＴカラー
コード）を含むディジタル制御メツセージを送信する。
ＳＣＣコードは発呼期間中に用いられるＳＡＴ周波数を
次の様に指定する。
次の様に指定する。
ＳＣＣＩ Ｓ［：ＣＯＳ Ａ Ｔ周波数０
０ ５９７０Ｈｚ ０ １ ６０００七 １ ０ ６０３０Ｈｚ １ １ 未使用 これらのコードＳＣＣ１およびｓｃｃ ｏ はディジタ
ル１次ＰＬＬへ供給される。ＰＬＬの平均周波数は上記
の表に従ってそれらの組み合わせで示される周波数とな
る。上記の周波数のうち任意の１つのＳＡＴ信号に加え
て音声またはデータを含むアナログ入力信号が電話のモ
デム回路の検出器へ到達する。入力信号は帯域フィルタ
においてろ波され、比較器において量子化され、例えば
フリップフロップ回路において検出器のクロック信号と
同期され、その後、ディジタルＰＬＬ回路へ供給される
。ＰＬＬ回路自身は標準的な回路で良く、その構造は本
発明の一部を構成するものではない。
０ ５９７０Ｈｚ ０ １ ６０００七 １ ０ ６０３０Ｈｚ １ １ 未使用 これらのコードＳＣＣ１およびｓｃｃ ｏ はディジタ
ル１次ＰＬＬへ供給される。ＰＬＬの平均周波数は上記
の表に従ってそれらの組み合わせで示される周波数とな
る。上記の周波数のうち任意の１つのＳＡＴ信号に加え
て音声またはデータを含むアナログ入力信号が電話のモ
デム回路の検出器へ到達する。入力信号は帯域フィルタ
においてろ波され、比較器において量子化され、例えば
フリップフロップ回路において検出器のクロック信号と
同期され、その後、ディジタルＰＬＬ回路へ供給される
。ＰＬＬ回路自身は標準的な回路で良く、その構造は本
発明の一部を構成するものではない。
ＰＬＬ回路は再生されたＳＡＴ信号とその２次、４次お
よび８次高調波をディジタル形式で生成し、それらから
基地局へ送信すべきアナログの再生ＳＡＴ信号を形成し
得る。Ｐ Ｌ Ｌ回路から得られたＳＡＴ信号は本発明
に係る検出部へ供給される。
よび８次高調波をディジタル形式で生成し、それらから
基地局へ送信すべきアナログの再生ＳＡＴ信号を形成し
得る。Ｐ Ｌ Ｌ回路から得られたＳＡＴ信号は本発明
に係る検出部へ供給される。
検出部はその検出シーケンスの終端においてその出力信
号に正しい周波数のＳＡＴ信号が受信されたか否かの情
報を提供する。
号に正しい周波数のＳＡＴ信号が受信されたか否かの情
報を提供する。
添付図面を参照して本発明をさらに詳細に説明する。
第１図に示した周波数検出器のブロック図において、入
力信号ＩＮはモデム回路に到達した検出器のアナログ入
力信号であり、ＳＡＴ信号に加えて音声およびデータを
含む信号である。入力信号は帯域フィルタ１においてろ
波され、比較器２において量子化され（矩形波へ変換さ
れ）、例えばフリップフロップ回路である回路３におい
てＰＬＬ４のクロック信号と同期される。帯域フィルタ
１の出力のＤＣレベルは比較器２のＤＣレベルと同じで
なければならず、その理由は量子化された信号が対称で
なければならないからである。クロック信号と信号ＩＮ
に加えて、モデム回路の指令語から信号ＳＴＳが検出器
へ到達し、信号ＳＣＣ１とｓｃｃ ｏが到達する。信号
ＳＴＳは検出器の感度の選択を行ない（信号は検出器が
機能する２つの雑音レベルの１つを選択するために用い
られる）、信号ＳＣＣ１およびＳＣＣＯは前述したよう
なＰＬＬの平均周波数を定する。ＰＬＬ回路４は１次の
ディジタルＰＬＬであり、検出部としてのその本質的な
特徴は入力および出力信号の位相差が入力信号周波数と
ＰＬＬの平均周波数との差に直線的に依存することであ
る。
力信号ＩＮはモデム回路に到達した検出器のアナログ入
力信号であり、ＳＡＴ信号に加えて音声およびデータを
含む信号である。入力信号は帯域フィルタ１においてろ
波され、比較器２において量子化され（矩形波へ変換さ
れ）、例えばフリップフロップ回路である回路３におい
てＰＬＬ４のクロック信号と同期される。帯域フィルタ
１の出力のＤＣレベルは比較器２のＤＣレベルと同じで
なければならず、その理由は量子化された信号が対称で
なければならないからである。クロック信号と信号ＩＮ
に加えて、モデム回路の指令語から信号ＳＴＳが検出器
へ到達し、信号ＳＣＣ１とｓｃｃ ｏが到達する。信号
ＳＴＳは検出器の感度の選択を行ない（信号は検出器が
機能する２つの雑音レベルの１つを選択するために用い
られる）、信号ＳＣＣ１およびＳＣＣＯは前述したよう
なＰＬＬの平均周波数を定する。ＰＬＬ回路４は１次の
ディジタルＰＬＬであり、検出部としてのその本質的な
特徴は入力および出力信号の位相差が入力信号周波数と
ＰＬＬの平均周波数との差に直線的に依存することであ
る。
ＰＬＬ回路４から再生ＳＡＴ信号（Ｓｏｌ）とその２次
、４次および８次の高調波（ＳＯ２、ＳＯ４。
、４次および８次の高調波（ＳＯ２、ＳＯ４。
５Ｏ８）がディジタル形式で得られ、それから基地局へ
送信すべきアナログ入力信号が形成される。
送信すべきアナログ入力信号が形成される。
必要なときは、上記に加えて他の高調波成分も同様にＰ
ＬＬから得ることが可能である。
ＬＬから得ることが可能である。
第２図にブロック図で示された検出８５は動作において
重要なものである。検出部の入力信号はディジタルＰＬ
Ｌの出力信号ＳＯＩ 、 ３０２ 、５Ｏ４ＳＯ８と受
信したＳＡＴ信号５ＳＡＴでありクロック信号と同期し
たもの、並びに感度選択信号ＳＴＳと４．８ＭＨｚのク
ロック信号である。検出部は検出タイマ６を含み、所望
の長さの検出シーケンスを形成し、正しい周波数のＳＡ
Ｔ信号を受信したことを示す出力信号５ＡＴＶＡＬはこ
の検出シーケンスの終端において更新される。検出部５
はカウンタに基づく２つの位相検出器■１と■２を含み
、それらは参照番号７．８で示される。検出器■１と■
２の各々はＰＬＬから得られた信号Ｓｏｌとその高調波
からつくられる検出ウィンドウをそれぞれ有している。
重要なものである。検出部の入力信号はディジタルＰＬ
Ｌの出力信号ＳＯＩ 、 ３０２ 、５Ｏ４ＳＯ８と受
信したＳＡＴ信号５ＳＡＴでありクロック信号と同期し
たもの、並びに感度選択信号ＳＴＳと４．８ＭＨｚのク
ロック信号である。検出部は検出タイマ６を含み、所望
の長さの検出シーケンスを形成し、正しい周波数のＳＡ
Ｔ信号を受信したことを示す出力信号５ＡＴＶＡＬはこ
の検出シーケンスの終端において更新される。検出部５
はカウンタに基づく２つの位相検出器■１と■２を含み
、それらは参照番号７．８で示される。検出器■１と■
２の各々はＰＬＬから得られた信号Ｓｏｌとその高調波
からつくられる検出ウィンドウをそれぞれ有している。
検出器■１と■２は検出ウィンドウと一致する入力信号
５ＳＡＴの立ち上がりまたは立ち下がりエツジの数をカ
ウントする。この例では立ち下がりエツジがカウントさ
れる。ウィンドウはＰＬＬ回路４がその引き込み範囲内
の成る周波数内でロックしているとき■１は連続的にカ
ウントし■２はカウントしないような位置に設定されて
いる。
５ＳＡＴの立ち上がりまたは立ち下がりエツジの数をカ
ウントする。この例では立ち下がりエツジがカウントさ
れる。ウィンドウはＰＬＬ回路４がその引き込み範囲内
の成る周波数内でロックしているとき■１は連続的にカ
ウントし■２はカウントしないような位置に設定されて
いる。
ＰＬＬ回路４がロック状態にあるときの入力および出力
信号に対する代表的な位相ウィンドウの幅と位置が第３
図に示されている。位相検出器■１のウィンドウは入力
信号５ＳＡＴの立ち下がりエツジにあり、ウィンドウ■
２は立ち上がりエツジにある。立ち下がりエツジがカウ
ントされるのであるから、■１のみがカウントする。さ
らに、この例では例えばノイズのために１個以上の立ち
下がりエツジがあっても、■１はウィンドウあたり１個
の立ち下がりエツジのみをカウントする。検出タイマ６
は検出シーケンスの長さを定め、カウンタの値は検出シ
ーケンスの初めに常にゼロに設定される。入力信号５Ｓ
ＡＴが所望の周波数内にあるか否かは検出シーケンスの
最後におけるカウンタの最終値によって決定することが
できる。なぜならば、■１は入力信号のすべての立ち下
がりエツジをカウントするはずであり、■２は入力信号
のエツジを１つもカウントしないはずであるからである
。ノイズのために入力信号５ＳＡＴのエツジの位置は通
常正確に予測し得ないのであるから、カウンタ■１の閾
値としてはノイズよりも幾分低い値が選ばれ、カウンタ
■２の閾値としてはノイズよりも幾分高い値が選ばれる
。検出シーケンスの最後においてカウンタ■１の値が閾
値を超えカウンタ■２の値が閾値以下であれば、検出部
は肯定的な結果（すなわち受信信号は真のＳＡＴ信号で
あるという結果）を与える。これらの２つの条件は同時
に満足されなければならない。条件はＡＮＤゲート９に
おいてチエツクされる。
信号に対する代表的な位相ウィンドウの幅と位置が第３
図に示されている。位相検出器■１のウィンドウは入力
信号５ＳＡＴの立ち下がりエツジにあり、ウィンドウ■
２は立ち上がりエツジにある。立ち下がりエツジがカウ
ントされるのであるから、■１のみがカウントする。さ
らに、この例では例えばノイズのために１個以上の立ち
下がりエツジがあっても、■１はウィンドウあたり１個
の立ち下がりエツジのみをカウントする。検出タイマ６
は検出シーケンスの長さを定め、カウンタの値は検出シ
ーケンスの初めに常にゼロに設定される。入力信号５Ｓ
ＡＴが所望の周波数内にあるか否かは検出シーケンスの
最後におけるカウンタの最終値によって決定することが
できる。なぜならば、■１は入力信号のすべての立ち下
がりエツジをカウントするはずであり、■２は入力信号
のエツジを１つもカウントしないはずであるからである
。ノイズのために入力信号５ＳＡＴのエツジの位置は通
常正確に予測し得ないのであるから、カウンタ■１の閾
値としてはノイズよりも幾分低い値が選ばれ、カウンタ
■２の閾値としてはノイズよりも幾分高い値が選ばれる
。検出シーケンスの最後においてカウンタ■１の値が閾
値を超えカウンタ■２の値が閾値以下であれば、検出部
は肯定的な結果（すなわち受信信号は真のＳＡＴ信号で
あるという結果）を与える。これらの２つの条件は同時
に満足されなければならない。条件はＡＮＤゲート９に
おいてチエツクされる。
周波数範囲、およびノイズに対する感度のような周波数
検出器の特性は成るパラメータについて適切な値を選択
することによって変更することができる。このようなパ
ラメータは次のものを含んでいる（括弧内の値は特にＳ
ＡＴへの適用に関するものである）ニ ー検出シーケンスの長さ（８０ｍｓｅｃ）−ＰＬＬの平
均周波数（前述のように信号ｓｃｃ 。
検出器の特性は成るパラメータについて適切な値を選択
することによって変更することができる。このようなパ
ラメータは次のものを含んでいる（括弧内の値は特にＳ
ＡＴへの適用に関するものである）ニ ー検出シーケンスの長さ（８０ｍｓｅｃ）−ＰＬＬの平
均周波数（前述のように信号ｓｃｃ 。
とＳＣＣ１の状態に依存する）
一位相ロツクの帯域幅（＋／ −３１Ｈｚ）−ＶＩＩの
検出ウィンドウの幅（９０°）とその中心位置く出力信
号の立ち下がりエツジの９０゜後の位置） −ＶＩ２の検出ウィンドウの幅（Ｓ６０°、すなわちカ
ウンタはすべてのエツジをカウントする）とその中心位
置 −ＶＩＩのカウンタの閾値（１９２または２２４． Ｓ
ＴＳ信号状態による）と■２のカウンタの閾値（６４
０） 一検出器の基本クロック周波数（４，８ＭＨｚ）検出シ
ーケンスの長さは検出器のスピードとそのノイズの性質
の間の妥協点として選択されなければならない。ＰＬＬ
の平均周波数として検出すべき周波数帯域の平均周波数
を選択することが好適である。この場合、第３図に示す
ように出力信号Ｓ０１の立ち下がりエツジから９０°の
位置を■１の検出ウィンドウの中心点の位置に選択し出
力信号の立ち下がりエツジから２７０°の位置を■２の
検出ウィンドウの中心点の位置に選択すべきである。Ｐ
ＬＬの帯域幅は検出帯域の幅より大きいか等しくなけれ
ばならない。ＰＬＬの帯域幅を拡くするとそのステップ
応答が迅速になるが、出力信号におけるノイズが増加す
る。一方、ＰＬＬの帯域幅が検出帯域の幅に非常に近い
と、検出帯域のエツジにおけるノイズ特性は検出帯域の
中央におけるよりも明確に悪い。検出帯域幅の２倍がＳ
ＡＴへの適用における適切なＰＬＬ帯域幅であることが
見い出された。適切なＰＬＬ帯域幅が選択されたら、■
１の検出ウィンドウの幅は次式に基づいて選択される。
検出ウィンドウの幅（９０°）とその中心位置く出力信
号の立ち下がりエツジの９０゜後の位置） −ＶＩ２の検出ウィンドウの幅（Ｓ６０°、すなわちカ
ウンタはすべてのエツジをカウントする）とその中心位
置 −ＶＩＩのカウンタの閾値（１９２または２２４． Ｓ
ＴＳ信号状態による）と■２のカウンタの閾値（６４
０） 一検出器の基本クロック周波数（４，８ＭＨｚ）検出シ
ーケンスの長さは検出器のスピードとそのノイズの性質
の間の妥協点として選択されなければならない。ＰＬＬ
の平均周波数として検出すべき周波数帯域の平均周波数
を選択することが好適である。この場合、第３図に示す
ように出力信号Ｓ０１の立ち下がりエツジから９０°の
位置を■１の検出ウィンドウの中心点の位置に選択し出
力信号の立ち下がりエツジから２７０°の位置を■２の
検出ウィンドウの中心点の位置に選択すべきである。Ｐ
ＬＬの帯域幅は検出帯域の幅より大きいか等しくなけれ
ばならない。ＰＬＬの帯域幅を拡くするとそのステップ
応答が迅速になるが、出力信号におけるノイズが増加す
る。一方、ＰＬＬの帯域幅が検出帯域の幅に非常に近い
と、検出帯域のエツジにおけるノイズ特性は検出帯域の
中央におけるよりも明確に悪い。検出帯域幅の２倍がＳ
ＡＴへの適用における適切なＰＬＬ帯域幅であることが
見い出された。適切なＰＬＬ帯域幅が選択されたら、■
１の検出ウィンドウの幅は次式に基づいて選択される。
この後、■２の検出ウィンドウの幅についてはて何ら絶
対的な要求はなく、例えば■１のウィンドウの幅と同じ
値に設定して良い。その他のパラメータが選択されたら
、カウンタの閾値は所望のノイズ特性が達成されるよう
なレベルに実験的に決定される。■１のカウンタの閾値
を高＜シ■２のカウンタの閾値を低くすると、検出器の
耐ノイズ特性が低下する。
対的な要求はなく、例えば■１のウィンドウの幅と同じ
値に設定して良い。その他のパラメータが選択されたら
、カウンタの閾値は所望のノイズ特性が達成されるよう
なレベルに実験的に決定される。■１のカウンタの閾値
を高＜シ■２のカウンタの閾値を低くすると、検出器の
耐ノイズ特性が低下する。
前述のパラメータの値と式とによれば、ＳＡＴへの適用
における検出帯域の幅は＋／−１５Ｈｚである。
における検出帯域の幅は＋／−１５Ｈｚである。
本発明に係る検出器の動作を種々の無線信号レベルと種
々のＳＡＴ周波数において調べ、第４図に示す曲線が得
られた。ＰＬＬについて選択された平均周波数は６００
０ Ｈｚであり■１の閾値は１９２であった。破線はそ
の下側においてＰＬＬがロック状態となる領域を示す。
々のＳＡＴ周波数において調べ、第４図に示す曲線が得
られた。ＰＬＬについて選択された平均周波数は６００
０ Ｈｚであり■１の閾値は１９２であった。破線はそ
の下側においてＰＬＬがロック状態となる領域を示す。
下側の実線よりも下側では５ＡＴＶＡＬの信号はＨレベ
ルであり上側の実線よりも上側では５ＡＴＶＡＬ信号は
Ｌレベルであった。これらの線の間では５ＡＴＶＡＬ信
号はその状態が変化した。
ルであり上側の実線よりも上側では５ＡＴＶＡＬ信号は
Ｌレベルであった。これらの線の間では５ＡＴＶＡＬ信
号はその状態が変化した。
本図によれば、高周波信号レベルが一１２３ｄＢｍであ
るとき検出器はまだ機能している。シリコンチップ上に
集積した場合、−感度は一１２３ｄＢｍであった。
るとき検出器はまだ機能している。シリコンチップ上に
集積した場合、−感度は一１２３ｄＢｍであった。
全体としてディジタル回路で実現されているため、本発
明に係る検出器は全体として容易に１つのマイクロ回路
に集積することが可能であり、製造の際に調整および試
験の必要がない。モデム回路の外付は部品が削減される
ため製造のコストおよび労力が削減される。本システム
は必要なシリコンチップの面積が般分少ない。その理由
はＰＬＬから得られるＳＡＴ周波数の高調波成分により
出力される。ＳＡＴ信号のアナログ成分が同様な態様で
生成されることが可能となるからである。本システムに
おいて出力信号のノイズレベルは低く、基地局の可聴領
域の端部においてもＳＡＴ信号の検知は良好である。
明に係る検出器は全体として容易に１つのマイクロ回路
に集積することが可能であり、製造の際に調整および試
験の必要がない。モデム回路の外付は部品が削減される
ため製造のコストおよび労力が削減される。本システム
は必要なシリコンチップの面積が般分少ない。その理由
はＰＬＬから得られるＳＡＴ周波数の高調波成分により
出力される。ＳＡＴ信号のアナログ成分が同様な態様で
生成されることが可能となるからである。本システムに
おいて出力信号のノイズレベルは低く、基地局の可聴領
域の端部においてもＳＡＴ信号の検知は良好である。
前述したように本発明は無線電話のモデム回路における
ＳＡＴ信号の検出について特に記述されているが、周波
数検出が必要な他の分野においても使用可能であること
は自ずと明白である。このような可能性を秘めた用途は
、入力信号が所望の周波数範囲内にあるか否かの情報が
要求される測定および通信における種々の応用を含んで
いる。
ＳＡＴ信号の検出について特に記述されているが、周波
数検出が必要な他の分野においても使用可能であること
は自ずと明白である。このような可能性を秘めた用途は
、入力信号が所望の周波数範囲内にあるか否かの情報が
要求される測定および通信における種々の応用を含んで
いる。
ＳＡＴへの適用の場合のように入力信号内の制御メツセ
ージから周波数に関する情報が得られない場合には、様
々な基本クロック周波数、ＰＬＬの平均周波数、および
検出器の感度（ＶＩＩと■２のカウンタの閾値と検出ウ
ィンドウの幅）について試←ることによって入力信号周
波数を探し求めるように周波数検出器を変形することが
可能である。
ージから周波数に関する情報が得られない場合には、様
々な基本クロック周波数、ＰＬＬの平均周波数、および
検出器の感度（ＶＩＩと■２のカウンタの閾値と検出ウ
ィンドウの幅）について試←ることによって入力信号周
波数を探し求めるように周波数検出器を変形することが
可能である。
第１図は周波数検出器のブロック図、
第２図は周波数検出器の検出部のブロック図、第３図は
位相検出器の検出ウィンドウの代表的な位置と幅を表わ
す図、 第４図はノイズを含む入力信号に対する周波数検出器の
動作を表わす図。 図において、 １・・・帯域フィルタ、 ２・・・比較器、３・・・
同期化回路、 ４・・・ディジタルＰＬＬ回路、 ５・・・検出部、 ６・・・検出タイマ、７
．８・・・位相検ａ器。
位相検出器の検出ウィンドウの代表的な位置と幅を表わ
す図、 第４図はノイズを含む入力信号に対する周波数検出器の
動作を表わす図。 図において、 １・・・帯域フィルタ、 ２・・・比較器、３・・・
同期化回路、 ４・・・ディジタルＰＬＬ回路、 ５・・・検出部、 ６・・・検出タイマ、７
．８・・・位相検ａ器。
Claims (1)
- 【特許請求の範囲】 １、処理すべき信号（ＩＮ）から形成された矩形波の入
力信号（ＤＳＡＴ）をクロック周波数と同期せしめる回
路（１）と、処理すべき同期入力信号（ＳＳＡＴ）から
再生されたディジタル出力信号（Ｓ０１）を生成するデ
ィジタルＰＬＬ回路（４）であって、入力信号に対する
出力信号の位相差は線形に同期した入力信号（ＳＳＡＴ
）の周波数とディジタルＰＬＬ回路（４）の選択可能な
平均周波数との差に依存するディジタルＰＬＬ回路（４
）と、到達した信号（ＳＳＡＴ）が予め定められた周波
数範囲内にあるか否かを検出するディジタル検出部（５
）とを具備する周波数検出器、特に無線電話システムに
おけるＳＡＴ周波数検出器において、周波数検出器の検
出部（５）はその終端において検出部（５）の出力信号
（ＳＡＴＶＡＬ）が更新される所望の長さの検出シーケ
ンスを形成する検出タイマ（６）と、 検出ウィンドウを有する第１の位相検出器VI１（７）で
あって検出ウィンドウ内においてウィンドウと一致する
同期入力信号（ＳＳＡＴ）の立ち上がりまたは立ち下が
りエッジをカウントする第１の位相検出器VI１（７）と
、 同様に独自の検出ウィンドウを有する第２の位相検出器
VI２（８）であって検出ウィンドウ内においてウィンド
ウと一致する同期入力信号（ＳＳＡＴ）の立ち上がりま
たは立ち下がりエッジをカウントする第２の位相検出器
VI２（８）とを具備し、検出ウィンドウはディジタルＰ
ＬＬで形成されるＳＡＴ信号（Ｓ０１）とその高調波（
Ｓ０２、Ｓ０４、Ｓ０８）から形成され、 検出シーケンスの終端において第１の位相検出器VI１（
７）のカウンタが予め定められ閾値を超え第２の位相検
出器VI２（８）のカウンタが予め定められた閾値以下で
あるならば検出部（５）は受信信号が正しいと解釈する
周波数検出器。 ２、検出部（５）の入力信号は周波数検出器のクロック
周波数に同期した量子化された入力信号（ＳＳＡＴ）と
、クロック信号と、検出感度選択信号（ＳＴＳ）と、デ
ィジタルＰＬＬ回路の出力信号（Ｓ０１、Ｓ０２、Ｓ０
４、Ｓ０８）であり、その出力信号（ＳＡＴＶＡＬ）は
検出シーケンスの終端におけるＡＮＤゲート（９）の出
力であり、該ゲートの入力信号は検出シーケンスの終端
における第１の位相検出器VI１（７）と第２の位相検出
器VI２（８）の出力信号である請求項１記載の周波数検
出器。 ３、ＰＬＬ回路（４）の平均周波数は検出すべき信号（
ＩＮ）の周波数帯域の平均周波数と同じであり、第１の
位相検出器VI１（７）の検出ウィンドウの中心点の位置
は出力信号の立ち下がりエッジの９０°後の位置であり
、第２の位相検出器VI２（８）の検出ウィンドウの中心
点の位置は出力信号の立ち下がりエッジの２７０°後の
位置である請求項２記載の周波数検出器。 ４、第１の位相検出器VI１（７）の検出ウィンドウの幅
（Ｌ）は次式から得られ、 ウィンドウ幅＝検出帯域幅／ＰＬＬ帯域幅×１８０°第
２の位相検出器VI２（８）の検出ウィンドウの幅は自由
に選択可能である請求項２記載の周波数検出器。 ５、その検出感度と耐ノイズ特性は第１の位相検出器V
I１（７）と第２の位相検出器VI２（８）の閾値および
検出ウィンドウの幅の調節によって調節可能である請求
項１記載の周波数検出器。 ６、基本クロックの周波数またはＰＬＬの回路（４）の
平均周波数を変更することによって、同時に検出部（５
）の他のパラメータを変更することなく異なる周波数の
信号の検出に使用し得る請求項１〜５記載の周波数検出
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI895767 | 1989-12-01 | ||
| FI895767A FI87026C (fi) | 1989-12-01 | 1989-12-01 | Pao en digital faslaosningskrets baserad frekvensdetektor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268521A true JPH03268521A (ja) | 1991-11-29 |
Family
ID=8529457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2330862A Pending JPH03268521A (ja) | 1989-12-01 | 1990-11-30 | ディジタルｐｌｌに基づく周波数検出器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5173927A (ja) |
| EP (1) | EP0430605B1 (ja) |
| JP (1) | JPH03268521A (ja) |
| AT (1) | ATE118663T1 (ja) |
| CA (1) | CA2031145C (ja) |
| DE (1) | DE69016949D1 (ja) |
| ES (1) | ES2069708T3 (ja) |
| FI (1) | FI87026C (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379223A (en) * | 1992-06-19 | 1995-01-03 | Alliedsignal Inc. | Inertial measurement and navigation system using digital signal processing techniques |
| US5394444A (en) * | 1993-07-12 | 1995-02-28 | Motorola, Inc. | Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor |
| US5745860A (en) * | 1994-12-16 | 1998-04-28 | Telefonaktiebolaget Lm Ericsson | Method and system of data transmission and reception in a mobile station within a radio telecommunications system |
| US5805002A (en) * | 1995-01-24 | 1998-09-08 | Ic Works, Inc. | Slow transition time phase frequency detector and method |
| WO1996038010A1 (en) * | 1995-05-23 | 1996-11-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for supporting delivery of short message service messages to sleeping mobile stations in a cellular communications system |
| FI102580B1 (fi) | 1996-06-17 | 1998-12-31 | Nokia Mobile Phones Ltd | Menetelmä matkaviestimen aiheuttamien häiriöiden eliminoimiseksi |
| US5909433A (en) * | 1996-08-30 | 1999-06-01 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for acquiring low duty-cycle reference signals in a mobile communications environment |
| US6212375B1 (en) | 1997-05-15 | 2001-04-03 | Nokia Mobile Phones Limited | Method and apparatus providing residential base carrier inactivation after line failure or line in use |
| US6020765A (en) * | 1997-05-30 | 2000-02-01 | Sun Microsystems, Inc. | Frequency difference detector for use with an NRZ signal |
| US6286122B1 (en) | 1997-07-03 | 2001-09-04 | Nokia Mobile Phones Limited | Method and apparatus for transmitting DTX—low state information from mobile station to base station |
| US6240304B1 (en) | 1998-02-11 | 2001-05-29 | Nokia Mobile Phones Ltd. | Mobile terminal having RF power consumption optimization of extended standby mode |
| US6987817B1 (en) * | 2000-07-17 | 2006-01-17 | Lsi Logic Corporation | Digital clock recovery PLL |
| US20030206994A1 (en) * | 2001-01-03 | 2003-11-06 | Brechet & Richter Company | Microwave baking additive |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4025853A (en) * | 1976-02-12 | 1977-05-24 | Bell Telephone Laboratories, Incorporated | Method and apparatus for radio system cochannel interference suppression |
| US4197502A (en) * | 1978-10-16 | 1980-04-08 | Motorola, Inc. | Digital signal detector |
| US4534043A (en) * | 1983-06-27 | 1985-08-06 | Racal Data Communications, Inc. | Test tone detector apparatus and method modem using same |
| US4614910A (en) * | 1984-03-12 | 1986-09-30 | Victor Company Of Japan, Ltd. | Quarternary differential PSK demodulator |
| US4698769A (en) * | 1985-02-04 | 1987-10-06 | American Telephone And Telegraph Company | Supervisory audio tone detection in a radio channel |
| US4626796A (en) * | 1985-03-01 | 1986-12-02 | General Electric Company | Digital apparatus and method for programmably phase shifting an audio tone |
| US4733169A (en) * | 1986-04-15 | 1988-03-22 | E. F. Johnson Company | Digital frequency detector |
| US4829545A (en) * | 1986-08-25 | 1989-05-09 | Guzik Technical Enterprises, Inc. | Method and apparatus for data window centering ina multifrequency data separator |
| CA1284361C (en) * | 1986-08-29 | 1991-05-21 | Mitel Corporation | Analog phase locked loop |
| JPH01144738A (ja) * | 1987-11-30 | 1989-06-07 | Nec Home Electron Ltd | ウインドウ法同期保護回路 |
-
1989
- 1989-12-01 FI FI895767A patent/FI87026C/fi not_active IP Right Cessation
-
1990
- 1990-11-23 EP EP90312797A patent/EP0430605B1/en not_active Expired - Lifetime
- 1990-11-23 ES ES90312797T patent/ES2069708T3/es not_active Expired - Lifetime
- 1990-11-23 AT AT90312797T patent/ATE118663T1/de not_active IP Right Cessation
- 1990-11-23 DE DE69016949T patent/DE69016949D1/de not_active Expired - Lifetime
- 1990-11-29 CA CA002031145A patent/CA2031145C/en not_active Expired - Fee Related
- 1990-11-29 US US07/621,089 patent/US5173927A/en not_active Expired - Lifetime
- 1990-11-30 JP JP2330862A patent/JPH03268521A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5173927A (en) | 1992-12-22 |
| FI895767A7 (fi) | 1991-06-02 |
| EP0430605B1 (en) | 1995-02-15 |
| ATE118663T1 (de) | 1995-03-15 |
| FI87026C (fi) | 1992-11-10 |
| FI895767A0 (fi) | 1989-12-01 |
| CA2031145A1 (en) | 1991-06-02 |
| EP0430605A3 (en) | 1992-05-13 |
| CA2031145C (en) | 2001-10-23 |
| FI87026B (fi) | 1992-07-31 |
| EP0430605A2 (en) | 1991-06-05 |
| ES2069708T3 (es) | 1995-05-16 |
| DE69016949D1 (de) | 1995-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03268521A (ja) | ディジタルｐｌｌに基づく周波数検出器 | |
| US5402448A (en) | Burst mode receiver control | |
| US4626796A (en) | Digital apparatus and method for programmably phase shifting an audio tone | |
| EP0020606A1 (en) | System for the communication of radio signals. | |
| US4733197A (en) | Extended range phaselocked loop | |
| EP0158302B1 (en) | Receiver capable of quickly establishing stable frame synchronization | |
| US4388730A (en) | Noise detector and data signal receiver for a frequency modulation system | |
| JP3816976B2 (ja) | 可変伝送遅延の管理を許す無線通信システム | |
| CA2071552C (en) | Frequency and time slot synchronization using adaptive filtering | |
| CN1227856C (zh) | 时钟恢复方法、时钟恢复电路和具有时钟恢复电路的接收机 | |
| US6181923B1 (en) | Automatic frequency control circuit and method of automatic frequency control | |
| EP1472841A1 (en) | Fast settling data slicer comprising a low-pass filter with switchable cut-off frequency and a notch filter | |
| US4024343A (en) | Circuit arrangement for synchronizing an output signal in accordance with a periodic pulsatory input signal | |
| JP4159618B2 (ja) | 外部網への位相連続同期を伴う通信装置 | |
| JPS613543A (ja) | 送受信装置 | |
| JP4436998B2 (ja) | 移動通信用無線基地局装置 | |
| JP3218803B2 (ja) | コードレス電話機 | |
| JP2000022576A (ja) | 周波数ずれ監視回路 | |
| KR0141301B1 (ko) | 위상조정이 가능한 데이타클럭신호 생성회로 | |
| JPS61205053A (ja) | 無線通信機のｍｓｋ波遅延検波方式 | |
| CA1127244A (en) | System for detecting one of a group of spectrally adjacent tones | |
| JPS62128216A (ja) | ト−ンスケルチ回路 | |
| JPS60194637A (ja) | 同期回路 | |
| JPH04262639A (ja) | 双方向ディジタル伝送装置 | |
| JPH04319827A (ja) | 信号検出回路 |