JPH03269807A - 磁気ディスク装置の書き込み補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置の書き込み補償回路に関し、
特に磁気ディスク装置にデータを書き込む際にライトデ
ータ信号の書き込みタイミングをずらせる磁気ディスク
装置の書き込み補償回路に関する。

〔従来の技術〕

従来、磁気ディスク装置の書き込み補償回路は、例えば
、ハードディスク装置の場合には、書き込むタイミング
をＩｏｎｓ前後本来のタイミングからずらして書き込む
ような構成になっている。

第７図はかかる従来の一例を示す磁気ディスク装置の書
き込み補償回路図である。

第７図に示すように、従来の補償回路は、ホスト側から
くるライトデータ信号の入力端子１と、ホスト側からく
るライトデータ信号の書き込みタイミングを本来より早
くしたり遅くしたりする制御信号端子２および３とを有
し、インダクタンスおよびキャパシタンス等からなる遅
延回路１１Ａを介し入力端子１のライトデータ信号を一
定量だけずらした信号１２〜１４に出力する。さらに、
制御信号端子２，３の制御信号の組み合せによって遅延
回路１１Ａからの信号１２〜１４のいずれかをライトデ
ータ信号選択回路１５により選択し、出力端子４に磁気
ディスク装置に書き込むライトデータ信号を出力する。

例えば、信号１２〜１４が遅延回路１■Ａにより元信号
の入力端子ｌのライトデータ信号に対して、各々１０．
２０．３０ｎｓ遅延しているものとすれば、信号１２は
信号１３に対して１０ｎｓタイミングが進んでおり、ま
た信号１４は信号１３に対して１Ｑｎｓタイミングが遅
れていることになる。これらの信号を制御信号端子２，
３の組み合せで選択することにより、磁気ディスク装置
に書き込むライトデータのタイミングを制御している。

また、ハードディスク装置に対して比較的データ転送レ
ートの遅いフロッピィディスク装置においては、遅延回
路１１Ａに替わって、高速なりロックを持つシフトレジ
スタを使うことにより実現している。

〔発明が解決しようとする課題〕

上述した従来の磁気ディスクの書き込み補償回路は、例
えばハードディスク装置では、遅延回路がインダクタン
スやキャパシタンス等からなるデイレイラインであるの
で、集積化することができないという欠点がある。

また、ハードディスク装置において、フロッピィディス
ク装置のようにシフトレジスタで高速なりロックを使っ
て実現しようとした場合、遅延量がＩｏｎｓ前後となる
ことから、１００ＭＨｚのクロックがこの回路だけのた
めに必要になり、クロック発生回路の負担増や高速動作
のシフトレジスタを必要とするという欠点がある。

更に、最近では２０〜４０　Ｍ　ｂ　ｐ　ｓのデータ転
送レートを実現するハードディスクが開発されてきてい
る。しかしながら、これらのディスクでは、遅延量が５
ｎｓＷ後と極めて小さくなってきており、微小遅延量に
伴う遅延回路の高性能化により価格アップになるという
欠点も生じてきている。

本発明の目的は、かかる高速クロックを用いず、比較的
簡単に且つ安定に実現しうるとともに、遅延回路を集積
化することのできる磁気ディスク装置の書き込み補償回
路の提供することにある。

〔課題を解決するための手段〕

本発明の磁気ディスク装置の書き込み補償回路は、電圧
制御型発振器と、基準信号および前記電圧制御型発振器
の出力信号の位相および周波数を比較する位相周波数検
出器と前記位相周波検出器の出力である誤差信号を帯域
制限する低域通過濾波器とを有し前記低域通過濾波器の
出力を前記電圧制御型発振器に負帰還するフェイズ・ロ
ックド・ループと、ライトデータ信号を複数個に遅延さ
せる遅延回路と、外部制御信号に応じて前記遅延回路の
各出力を一意的に選択し且つ磁気ディスク装置のライト
信号とするライトデータ信号選択出力回路とを具備し、
前記低域通過濾波器の出力信号により前記遅延回路の遅
延ｌを制御するように構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を示す磁気ディスフ装置
の書き込み補償回路図である。

第１図に示すように、本実施例は基準信号５および電圧
制御型発振器（ｖｃｏ＞　ｓの出力信号を入力し且つそ
の位相および周波数を比較する位相周波数検出器６とそ
の位相周波数検出器６の出力である誤差信号を帯域制限
する低域通過濾波器（ＬＰＦ＞７およびこの低域通過濾
波器（ＬＰＦ）７の出力１０を負帰還されるｖｃｏｓと
により楕或されるフェイズ・ロックド・ループ（ＰＬＬ
回路〉９と、ライトデータ信号１を複数個のインバータ
で遅延させる遅延回路１１と、外部からの制御信号２．
３に応じて遅延回路１１の各出力１２〜１４を一意的に
選択し且つ磁気ディスク装置のライト信号４を出力する
ライトデータ信号選択出力回路１５とを具備している。

特に、本実施例は低域通過濾波器７の出力信号１０で遅
延回路１１の遅延量を制御している。

すなわち、かかる書き込み補償回路は基準信号入力端子
５からの基準信号の周波数とｖｃｏｓの出力信号の周波
数とを位相周波数検出器６でそれぞれ位相および周波数
を比較し、その誤差信号をＬＰＦ７を介してｖｃｏｓに
負帰還するＰＬＬ回路９を構成している。また、従来例
と同様に、端子ｌはホスト側からくるライトデータ信号
の入力端子であり、端子２および３はホスト側からくる
ライトデータ信号の書き込みタイミングを本来より早く
したり遅くしたりする制御信号の入力端子である。遅延
回路１１はライトデータ信号入力端子ｌのライトデータ
信号を一定量だけずらした信号１２〜１４を出力し、さ
らにライトデータ信号選択出力回路１５は制御端子２お
よび３の制御信号の組み合せによって信号１２〜１４の
いずれかを選択し、ライトデータ信号出力端子４に磁気
ディスク装置に書き込むライトデータ信号を出力する。

第２図は第１図に示すＶＣＯの回路図である。

第２図に示すように、かかるＶＣＯ８において、Ｐチャ
ネルＭＯ３）ランジスタ（Ｐ型トランジスタ）Ｐ３とＮ
チャネルＭＯ８）ランジスタ（Ｎ型トランジスタ）Ｎ３
とはインバータを構成し、このインバータの貫通電流を
Ｐ型トランジスタＰ２およびＮ型トランジスタＮ３ドレ
イン電流で制御している。すなわち、トランジスタＰ２
゜Ｐ３．Ｎ２．Ｎ３によりゲート回路を構成している。

このゲート回路と同様に、トランジスタＰ４．Ｐ５．Ｎ
４．Ｎ５からなるゲート及びトランジスタＰ６．Ｐ７．
Ｎ６．Ｎ７からなるゲートを奇数個従属に接続し、最終
ゲート回路の出力を初段のゲート回路に負帰還する楕或
をとる。また、Ｐ型トランジスタＰＬ、Ｐ２．Ｐ４．・
・・。

Ｐ６はカレントミラー回路を構成し、同様にＮ型トラン
ジスタＮｌ、Ｎ３．Ｎ５．・・・、Ｎ７もカレントミラ
ー回路を構成している。これらのカレントミラー回路の
電流値は、入力端子ＩＮの電圧、すなわち、ＬＰＦ７の
出力１ｏで制御されている。

このＶＣＯ８の発振周波数ｆ　ＶＣＯは、次の（１）式
のように決定される。

ｆｖｃｏ　＝　１／　（２ＸＮＸ　ｔ　ｄ　）　−（１
）尚、Ｎは従属接続するゲートの段数、ｔｄはゲート−
段当りの伝達遅延時間量を表わす。

ここで、ゲート−段当りの伝達遅延時間量ｔｄは貫通電
流量に反比例しており、入力端子ＩＮの電圧により■Ｃ
Ｏ回路８の発振周波数ｆ　ＶＣＯを制御することができ
る。すなわち、ゲート−段当りの伝達遅延時間量ｔｄを
制御することができる。

第３図は第１図に示す遅延回路図である。

第３図に示すように、ががる遅延回路１１において、Ｐ
型トランジスタＰＩＯとＮ型トランジスタＮ９はインバ
ータを楕或し、このインバータの貫通電流をトランジス
タＰ９およびＮＩＯのドレイン電流で制御している。す
なわち、トランジス９Ｐ９．ＰＩＯ，Ｎ９．Ｎ１０でゲ
ート回路を構成している。このゲート回路と同様に、ト
ランジスタｐＨ，ＰＩ３．Ｎｉｌ、Ｎ１２からなるゲー
ト及びトランジスタＰ１３．Ｐ１４．Ｎ１３゜Ｎ１４か
らなるゲートを奇数個従属に接続している。また、Ｐ型
トランジスタＰ８．Ｐ９．ｐＨ、ＰＩ３はカレントミラ
ー回路を構成し、同様にＮ型トランジスタＮ８．Ｎ１０
．Ｎ１２．Ｎ１４もカレントミラー回路を構成している
。これらのカレントミラー回路の電流値は、入力端子Ｉ
Ｎの電圧、すなわちＬＰＦ７の出力１０で制御されてい
る。

かかる遅延回路１１と前述したＶＣＯ８と、ｖｃｏｓの
最終ゲート出力を初段ゲートに帰還するか否かの違いで
あり、集積化した場合に対照性および整合性をとれば、
遅延回路１１とＶＣＯ８の各ゲートの伝達遅延時間量ｔ
ｄを一致させることができる。

従って、ライトデータ信号入力端子１から入力された信
号は、この遅延回路１１の各ゲートで一定量遅延され、
タイミング信号１２〜１４として出力される。

第４図は第１図における各種入出力端子および信号のタ
イミング図である。

第４図に示すように、信号１２は遅延回路１１の初段ゲ
ート出力を示しており、信号１３は同様に２段目のゲー
ト出力を示し、信号１４はＮ（奇数）段目のゲート出力
を示している。また、制御端子２および３は各々アクテ
ィブな時に信号１２および信号１３を選択するものとす
れば、ライトデータ信号出力端子４に出力される信号は
、信号１３を基準として制御端子２，３からの制御信号
によりデータを遅れたり進ませたりすることが可能にな
る。

ここで、伝達遅延時間量ｔｄは、前述した（１）式で決
定されるため、 ｔｄ＝１／　（２ＸＮＸｆｖｃｏ　）・”（２）となる
。

従って、ライトデータ信号入力端子１から入力される信
号の周波数に応じ、この伝達遅延時間量ｔｄを可変設定
することができるので、書き込み補償量を可変設定する
ことが可能になる。

第５図および第６図はそれぞれ本発明の第二の実施例を
説明するための書き込み補償回路における遅延回路図お
よびＶＣＯの回路図である。

第５図および第６図に示すように、本実施例は前述した
第一の実施例に比較すると、すなわち第３図の遅延回路
１１および第２図のｖｃｏｓに対して、各ゲートの出力
に容量素子キャパシタンスＣ１〜Ｃ６を付加した点が異
なっており、全体の動作としては第一の実施例と同様で
ある。この第二の実施例における遅延回路１１およびＶ
ＣＯ８によれば、遅延時間をこのキャパシタンスＣ１〜
Ｃ３およびＣ４〜Ｃ６と貫通電流とによって設定するこ
とができる。これは第一の実施例における遅延回路１１
およびｖｃｏｓが、個々のインバータによりｉｎｓから
Ｉｏｎｓ前後の遅延時間を可変できるのに対して、第二
の実施例ではキャパシタンスＣ１〜Ｃ３およびＣ４〜Ｃ
６と貫通電流量により１０ｎｓからＩｏｎｓ前後と比較
的大きな遅延量を採ることができる。従って、ライトデ
ータ信号入力端子１から入力する周波数を固定した場合
、従属接続するゲートの段数を低減させることが可能に
なる。

〔発明の効果〕

以上説明したとおり、本発明の磁気ディスク装置の書き
込み補償回路は、従来集積できながった遅延回路を集積
化でき、さらに高速なりロックを用いることなく比較的
簡単に且つ安定に実現することができるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示す磁気ディスク装置
の書き込み補償回路図、第２図および第３図はそれぞれ
第１図に示すＶＣＯの回路図および遅延回路図、第４図
は第１図における各種入出力端子および信号のタイミン
グ図、第５図および第６図はそれぞれ本発明の第二の実
施例を説明するための書き込み補償回路における遅延回
路図およびＶＣＯの回路図、第７図は従来の一例を示す
磁気ディスク装置の書き込み補償回路図である。 １・・・ライトデータ信号入力端子、２．３・・・制御
端子、４・・・ライトデータ信号出力端子、５・・・基
準信号入力端子、６・・・位相周波数検出器、７・・・
低域通過濾波器（ＬＰＦ）、８・・・電圧制御型発振器
（ＶＣＯ）、９・・・フェーズ・ロックド・ループ回路
（ＰＬＬ）、１０・・・ＬＰＦ出力、１１・・・遅延回
路、１２〜１４・・・遅延回路出力、１５・・・ライト
デ−タ信号選択出力回路、Ｐ１〜Ｐ４・・Ｐチャネル型
ＭＯＳトランジスタ（Ｐ型トランジスタ）、Ｎ１〜Ｎ１
４・・・Ｎチャネル型ＭＯ３）−ランジスタ（Ｎ型トラ
ンジスタ）、０１〜Ｃ６・・・容量素子（キャバシスタ
ンス）。

Claims (1)

1. 【特許請求の範囲】 １、電圧制御型発振器と、基準信号および前記電圧制御
   型発振器の出力信号の位相および周波数を比較する位相
   周波数検出器と前記位相周波検出器の出力である誤差信
   号を帯域制限する低域通過濾波器とを有し前記低域通過
   濾波器の出力を前記電圧制御型発振器に負帰還するフェ
   イズ・ロックド・ループと、ライトデータ信号を複数個
   に遅延させる遅延回路と、外部制御信号に応じて前記遅
   延回路の各出力を一意的に選択し且つ磁気ディスク装置
   のライト信号とするライトデータ信号選択出力回路とを
   具備し、前記低域通過濾波器の出力信号により前記遅延
   回路の遅延量を制御することを特徴とする磁気ディスク
   装置の書き込み補償回路。 ２、請求項１記載の遅延回路は複数且つ奇数個のゲート
   回路を縦続接続して構成したことを特徴とする磁気ディ
   スク装置の書き込み補償回路。 ３、請求項１記載の電圧制御型発振器は複数且つ奇数個
   のゲート回路を縦続接続して構成したことを特徴とする
   磁気ディスク装置の書き込み補償回路。 ４、請求項１記載の遅延回路および電圧制御発振器は複
   数且つ奇数個のゲート回路を縦続接続し且つ前記ゲート
   回路の出力に容量素子を接続して構成したことを特徴と
   する磁気ディスク装置の書き込み補償回路。