JPH03270337A - クロック同期データ通信方法 - Google Patents
クロック同期データ通信方法Info
- Publication number
- JPH03270337A JPH03270337A JP2070174A JP7017490A JPH03270337A JP H03270337 A JPH03270337 A JP H03270337A JP 2070174 A JP2070174 A JP 2070174A JP 7017490 A JP7017490 A JP 7017490A JP H03270337 A JPH03270337 A JP H03270337A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- error
- command
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、クロック同期データ通信方法、特に、1つの
マスタ・ユニットと複数のスレーブ・ユニットにより構
成されるシステム内のクロック同期データ通信方法に関
する。
マスタ・ユニットと複数のスレーブ・ユニットにより構
成されるシステム内のクロック同期データ通信方法に関
する。
この種の技術は、クロック信号へのノイズが伝送誤りの
原因となりやすいため、従来は下記のような方法でこれ
を避けていた。
原因となりやすいため、従来は下記のような方法でこれ
を避けていた。
1、信号線に耐ノイズ性のよい物を用いる。
2、信号線を追加してエラー検出用として用いる。
3、クロックをデータ伝送レートより高速にしクロック
の誤カウントを無視できるようにする。
の誤カウントを無視できるようにする。
」二連した3方式は、それぞれ下記のような欠点がある
。
。
1、耐ノイズ性のよい信号線はシールド−ケーブル等を
用いるためコストφアップとなる欠点があり、又エラー
が発生した場合の検幽か不可能であるという欠点がある
。
用いるためコストφアップとなる欠点があり、又エラー
が発生した場合の検幽か不可能であるという欠点がある
。
26信号線が多くなり、コストΦアップとなる欠点があ
る。
る。
3、信号線が伝送可能な伝送りロックは、線祠、ケーブ
ル長によって限界があり、クロックをデータ伝送レート
より上げるためには、データ伝送1ノートを下げる必要
がある。
ル長によって限界があり、クロックをデータ伝送レート
より上げるためには、データ伝送1ノートを下げる必要
がある。
本発明のクロック同期デ・−夕通信方法は、信号線とし
て少なくてもクロック信号線、コマンド信号線、データ
転送信号線をもち1台のホスト−ユニットから出力され
るクロックに同期して複数台のスレーブφユニットとデ
ータ通信を行うクロック同期データ通信方法において、
前記コマンド信号線にコマンド信号が出力されていない
ときに、前記ホスト・ユニットがクロックの分周クロッ
クをコマンド信号線に出力し、各スレーブ・ユニットで
はクロックをフリップ−フロップでカウントし、前記カ
ウント値と前記分周クロックとを比較することによりエ
ラーを検出する。
て少なくてもクロック信号線、コマンド信号線、データ
転送信号線をもち1台のホスト−ユニットから出力され
るクロックに同期して複数台のスレーブφユニットとデ
ータ通信を行うクロック同期データ通信方法において、
前記コマンド信号線にコマンド信号が出力されていない
ときに、前記ホスト・ユニットがクロックの分周クロッ
クをコマンド信号線に出力し、各スレーブ・ユニットで
はクロックをフリップ−フロップでカウントし、前記カ
ウント値と前記分周クロックとを比較することによりエ
ラーを検出する。
次に本発明について、図面を参照して説明する。
第亙図は本発明の一実施例のブロック図である。
1のホスト0ユニツトど2〜4の11台のス1/−ブ・
ユニットで構成されており、その間の信号線として、5
のクロック信号、6のコマンド信号。
ユニットで構成されており、その間の信号線として、5
のクロック信号、6のコマンド信号。
7のOUT信号がある。
クロック信号は通信基準となるクロックであり、ホスト
より出力される。コマンド信号はボス)−ユニットから
スレーブ・ユニットへのコマンドが出力される。OUT
信号はスレーブ・ユニットからの伝送データである。
より出力される。コマンド信号はボス)−ユニットから
スレーブ・ユニットへのコマンドが出力される。OUT
信号はスレーブ・ユニットからの伝送データである。
システムの動作は以下のようになる。
ホスト−ユニットがクロックと同期して予め定められた
bit数のコマンドを送信する。コマンドを受信した全
スレーブ−ユニットはクロックをカウントOアップし、
予め各スレーブ・ユニットごとに設定されていたアドレ
スとカウンタの値が一致シタ場合、そのスレーブのユニ
ットがコマンドに応じた出力を行う。
bit数のコマンドを送信する。コマンドを受信した全
スレーブ−ユニットはクロックをカウントOアップし、
予め各スレーブ・ユニットごとに設定されていたアドレ
スとカウンタの値が一致シタ場合、そのスレーブのユニ
ットがコマンドに応じた出力を行う。
コマンド信号にコマンドが送信されていないときは、コ
マンド信号線にはクロックの2分周クロックの出力を行
い、各スレーブ・ユニットはカウンタの下位2bit目
と比較し違いがあればエラーとし2、データ出力を行わ
ない。
マンド信号線にはクロックの2分周クロックの出力を行
い、各スレーブ・ユニットはカウンタの下位2bit目
と比較し違いがあればエラーとし2、データ出力を行わ
ない。
第2図は、上記の動作を実現するためのスレーブ・コー
ニットのインターフェース部分のブロック図である。
ニットのインターフェース部分のブロック図である。
8はコマンドのデコーダ、9はクロックのカウンタ、1
0はカウンタとアトl/スの一致を検出するコンパレー
タ、11はデータ出力バッファである。12〜18は動
作説明中に開時説明を行う。
0はカウンタとアトl/スの一致を検出するコンパレー
タ、11はデータ出力バッファである。12〜18は動
作説明中に開時説明を行う。
以下にス1/−ブ・ユニットの動作を説明する。
8のデコーダはコマンドをクロックに同期してシリアル
・パラレル変換し取り込み、コマンドによっては12に
カウンタ・リセットの信号を出力しホスト・ユニットと
の同期をとる。9のカウンタはクロックをカウントして
1,0のコンパレータで予め設定されていたアドレスと
比較を行い一致した場合に11の出力バッファをイネー
ブルにするためマツチ信号14を出力する。
・パラレル変換し取り込み、コマンドによっては12に
カウンタ・リセットの信号を出力しホスト・ユニットと
の同期をとる。9のカウンタはクロックをカウントして
1,0のコンパレータで予め設定されていたアドレスと
比較を行い一致した場合に11の出力バッファをイネー
ブルにするためマツチ信号14を出力する。
エラーのチエツクは、以下のように行う。コマンド信号
より入力するクロックの2分周クロックと、カウンタの
下位2bitを出力する信号9を比較し不一致の場合は
エラーと判断し16の信号を出力する。この16の信号
と、コマンド・デコード時に発生したエラーを通知する
17の信号とでエラーの検出を行い、出力バッファをイ
ネーブルにする信号18をコントロールする。これによ
り、エラーが発生しないときは、マツチ信号により出力
バッファがイネーブルされコマンドに応じり出力データ
がOUT信号に出力されるが、エラー発生時は出力バッ
ファがディス・イネーブルのままとなり、OUT信号は
ハイ・インピーダンス状態になる。
より入力するクロックの2分周クロックと、カウンタの
下位2bitを出力する信号9を比較し不一致の場合は
エラーと判断し16の信号を出力する。この16の信号
と、コマンド・デコード時に発生したエラーを通知する
17の信号とでエラーの検出を行い、出力バッファをイ
ネーブルにする信号18をコントロールする。これによ
り、エラーが発生しないときは、マツチ信号により出力
バッファがイネーブルされコマンドに応じり出力データ
がOUT信号に出力されるが、エラー発生時は出力バッ
ファがディス・イネーブルのままとなり、OUT信号は
ハイ・インピーダンス状態になる。
ホスト・ユニットでは、スレーブ・ユニットがOUT信
号にデータを出力するときに、ハイ・インピーダンス状
態となるため、スレーブ・ユニットにてエラーを検出し
たことを知ることができる。
号にデータを出力するときに、ハイ・インピーダンス状
態となるため、スレーブ・ユニットにてエラーを検出し
たことを知ることができる。
以上説明したように本発明は、コマンド信号線にクロッ
クの分周クロックを挿入することにより、ホスト・ユニ
ットと複数のスレーブ・ユニット間のクロック同期式デ
ータ通信において、信号線数を増すことなく、又伝送レ
ートを落とすこともなく、容易にエラー発生の検出が可
能となる効果がある。
クの分周クロックを挿入することにより、ホスト・ユニ
ットと複数のスレーブ・ユニット間のクロック同期式デ
ータ通信において、信号線数を増すことなく、又伝送レ
ートを落とすこともなく、容易にエラー発生の検出が可
能となる効果がある。
1・・・ホスト・ユニット、2・・・スレーブ・ユニッ
)(1)、3・・・スレーブ・ユニット(2)、4・・
・スレーブ・ユニット(3)、5・・・クロック信号、
6・・・コマンド信号、7・・・データ出力信号、8・
・・デコーダ、9・・・カウンタ、10・・・コンパレ
ータ、11・・・出力バッファ、12・・・カウンタ・
リセット信号、13・・・カウント・出力、14・・・
マツチ信号、15・・・カウンタ下位2bit出力、1
6・・・クロック・エラー出力、17・・・コマンド・
エラー出力、18・・・出力バッファ出力コントロール
。
)(1)、3・・・スレーブ・ユニット(2)、4・・
・スレーブ・ユニット(3)、5・・・クロック信号、
6・・・コマンド信号、7・・・データ出力信号、8・
・・デコーダ、9・・・カウンタ、10・・・コンパレ
ータ、11・・・出力バッファ、12・・・カウンタ・
リセット信号、13・・・カウント・出力、14・・・
マツチ信号、15・・・カウンタ下位2bit出力、1
6・・・クロック・エラー出力、17・・・コマンド・
エラー出力、18・・・出力バッファ出力コントロール
。
Claims (1)
- 【特許請求の範囲】 1、信号線として少なくてもクロック信号線、コマンド
信号線、データ転送信号線をもち1台のホスト・ユニッ
トから出力されるクロックに同期して複数台のスレーブ
・ユニットとデータ通信を行うクロック同期データ通信
方法において、前記コマンド信号線にコマンド信号が出
力されていないときに、前記ホスト・ユニットがクロッ
クの分周クロックをコマンド信号線に出力し、各スレー
ブ・ユニットではクロックをフリップ・フロップでカウ
ントし、前記カウント値と前記分周クロックとを比較す
ることによりエラーを検出することを特徴としたクロッ
ク同期データ通信方法。 2、コマンド信号線に挿入された2分周クロック信号と
スレーブ・ユニットのカウンタの下位2ビット目とを比
較し、一致しない場合にエラー信号を発生することを特
徴とする請求項1記載のクロック同期データ通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070174A JPH03270337A (ja) | 1990-03-19 | 1990-03-19 | クロック同期データ通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070174A JPH03270337A (ja) | 1990-03-19 | 1990-03-19 | クロック同期データ通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270337A true JPH03270337A (ja) | 1991-12-02 |
Family
ID=13423903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2070174A Pending JPH03270337A (ja) | 1990-03-19 | 1990-03-19 | クロック同期データ通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270337A (ja) |
-
1990
- 1990-03-19 JP JP2070174A patent/JPH03270337A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450572A (en) | Interface for serial data communications link | |
| US4592072A (en) | Decoder for self-clocking serial data communications | |
| GB1566320A (en) | Data transmission system | |
| US5315597A (en) | Method and means for automatically detecting and correcting a polarlity error in twisted-pair media | |
| US4509164A (en) | Microprocessor based digital to digital converting dataset | |
| US4507783A (en) | Error detection circuitry for digital systems | |
| US20030112827A1 (en) | Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers | |
| JP4630288B2 (ja) | 受信したシリアル転送アライメントシーケンスのレートの検証 | |
| US6321288B1 (en) | Serial IRQ slave controller with auto-synchronization | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| US5058106A (en) | Flywheel circuit | |
| JPS58178652A (ja) | フレ−ム信号伝送方式 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2849952B2 (ja) | フレーム同期回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| KR940008114B1 (ko) | 프로세서 통신 접속장치 | |
| JPH04342050A (ja) | マスタスレーブ間ディジタル通信方式 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPH0118607B2 (ja) | ||
| JPH0661965A (ja) | 同期制御方式 |