JPH03273377A - Ｉｃカードおよびｉｃカードのアクセス認証方法 - Google Patents
Ｉｃカードおよびｉｃカードのアクセス認証方法Info
- Publication number
- JPH03273377A JPH03273377A JP2075020A JP7502090A JPH03273377A JP H03273377 A JPH03273377 A JP H03273377A JP 2075020 A JP2075020 A JP 2075020A JP 7502090 A JP7502090 A JP 7502090A JP H03273377 A JPH03273377 A JP H03273377A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- card
- programmable logic
- output
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣカードおよびＩＣカードのアクセス認証方
法に関し、特にＩＣカードの内部情報への不正アクセス
に対する保護を確立するＩＣカードおよびＩＣカードの
アクセス認証方法に関する。
法に関し、特にＩＣカードの内部情報への不正アクセス
に対する保護を確立するＩＣカードおよびＩＣカードの
アクセス認証方法に関する。
従来、この種の２Ｃカードは、内部にパスワード識別手
段を設け、外部からの不正アクセスから内部情報を保護
するためのセキュリティ管理を接続時のパスワード識別
などにより行なっている。
段を設け、外部からの不正アクセスから内部情報を保護
するためのセキュリティ管理を接続時のパスワード識別
などにより行なっている。
上述した従来のＩＣカードおよびそのアクセス確認は、
一般にインターフェース上をパスワード文字列またはそ
の文字列を一定の方法で操作したものが信号として流れ
る場合か多い。
一般にインターフェース上をパスワード文字列またはそ
の文字列を一定の方法で操作したものが信号として流れ
る場合か多い。
しかしながら、かかるパスワードは比較的容易に盗用す
ることができ、パスワード文字列の一致のみによりアク
セスを許可してしまうのは、不正アクセス制限の対策と
しては弱いという欠点がある。
ることができ、パスワード文字列の一致のみによりアク
セスを許可してしまうのは、不正アクセス制限の対策と
しては弱いという欠点がある。
本発明の目的は、かかる不正アクセスを確実に防止する
ことのできるＩＣカードおよびＩＣカードのアクセス認
証方法を提供することにある。
ことのできるＩＣカードおよびＩＣカードのアクセス認
証方法を提供することにある。
本発明のＩＣカードは、マイクロプロセッサおよびメモ
リを有するカード本体回路と、前記カート本体回路とは
論理的に独立し且つ外部ホスト装置との間であらかじめ
ロジックを書き込む書換え可能なプログラマブルロジッ
ク回路と、前記プログラマブルロジック回路等へ無作為
に生成された同一の信号列を供給するパターン発生器と
、前記外部ホスト装置との接続を行なう外部コネクタと
、前記プログラマブルロジック回路の出力および前記外
部ホスト装置からの演算出力を比較する比較回路と、前
記比較回路の一致出力に基づき前記カード本体回路ある
いは前記プログラマブルロジック回路のいずれかを選択
的に前記外部コネクタへ接続するセレクタ回路とを備え
て構成される。
リを有するカード本体回路と、前記カート本体回路とは
論理的に独立し且つ外部ホスト装置との間であらかじめ
ロジックを書き込む書換え可能なプログラマブルロジッ
ク回路と、前記プログラマブルロジック回路等へ無作為
に生成された同一の信号列を供給するパターン発生器と
、前記外部ホスト装置との接続を行なう外部コネクタと
、前記プログラマブルロジック回路の出力および前記外
部ホスト装置からの演算出力を比較する比較回路と、前
記比較回路の一致出力に基づき前記カード本体回路ある
いは前記プログラマブルロジック回路のいずれかを選択
的に前記外部コネクタへ接続するセレクタ回路とを備え
て構成される。
また、本発明のＩＣカードのアクセス認証方法は、ＩＣ
カードのカード本体回路とは論理的に独立したプログラ
マブルロジック回ｎに外部ホスト装置からあらかじめ定
められたロジックを外部コネクタおよびセレクタ回路を
介して書き込み、前記ＩＣカードの内部で無作為に生成
された同一の信号列を前記プログラマブルロジック回路
および前記外部ホスト装置に入力して得られた前記プロ
グラマブルロジック回路の出力および前記ホスト装置側
の演算手段で得た結果を比較回路で比較し、一致した場
合にのみ前記セレクタ回路を前記プログラマブルロジッ
ク回路から前記カード本体回路に切り換え、前記外部ホ
スト装置から前記カード本体回路内の情報アクセスを許
可するように構成される。
カードのカード本体回路とは論理的に独立したプログラ
マブルロジック回ｎに外部ホスト装置からあらかじめ定
められたロジックを外部コネクタおよびセレクタ回路を
介して書き込み、前記ＩＣカードの内部で無作為に生成
された同一の信号列を前記プログラマブルロジック回路
および前記外部ホスト装置に入力して得られた前記プロ
グラマブルロジック回路の出力および前記ホスト装置側
の演算手段で得た結果を比較回路で比較し、一致した場
合にのみ前記セレクタ回路を前記プログラマブルロジッ
ク回路から前記カード本体回路に切り換え、前記外部ホ
スト装置から前記カード本体回路内の情報アクセスを許
可するように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のＩＣカードおよびそのアクセス認証方
法を説明するための一実施例を示すカード内ブロック図
である。
法を説明するための一実施例を示すカード内ブロック図
である。
第１図に示すように、本実施例におけるＩＣカード１は
、内部にＩＣカード本来の機能を実現するカード本体回
路２と、接続時の認証試験回路を書き込むためのプログ
ラマブルロジック回路３と、このプログラマブルロジッ
ク回路３および外部ホスト装置（図示省略）への入力信
号を生成するパターン発生器４と、プログラマブルロジ
ック回路３の出力および外部ホスト装置の演算結果を比
較照合するための比較回路５と、この比較回路らの切換
指示信号に基づきカード本体回路２あるいは７０グラマ
プルロジック回路３のいずれかを切換えるセレクタ回路
６と、このセレクタ回路６の入出力信号を外部ホスト装
置との間でやりとりするための外部コネクタ７とから構
成されている。かかるＩＣカードにおいて、通常外部ホ
スト装置から外部コネクタ７に供給された信号はセレク
タ回路６を介してプログラマブルロジック回路３とパタ
ーン発生器４および比較回路５に転送される。
、内部にＩＣカード本来の機能を実現するカード本体回
路２と、接続時の認証試験回路を書き込むためのプログ
ラマブルロジック回路３と、このプログラマブルロジッ
ク回路３および外部ホスト装置（図示省略）への入力信
号を生成するパターン発生器４と、プログラマブルロジ
ック回路３の出力および外部ホスト装置の演算結果を比
較照合するための比較回路５と、この比較回路らの切換
指示信号に基づきカード本体回路２あるいは７０グラマ
プルロジック回路３のいずれかを切換えるセレクタ回路
６と、このセレクタ回路６の入出力信号を外部ホスト装
置との間でやりとりするための外部コネクタ７とから構
成されている。かかるＩＣカードにおいて、通常外部ホ
スト装置から外部コネクタ７に供給された信号はセレク
タ回路６を介してプログラマブルロジック回路３とパタ
ーン発生器４および比較回路５に転送される。
第２図は第１図に示すプログラマブルロジック回路図で
あり、また第３図は第２図に示すプログラマブルロジッ
ク回路の出カバターン図である。
あり、また第３図は第２図に示すプログラマブルロジッ
ク回路の出カバターン図である。
第２図に示すように、プログラマブルロジック回路３は
、例えばＡ〜Ｄの４ビツト入力およびＷ〜Ｚの４ビツト
比力の論理回路であり、インバータ８．１０〜１２と、
多入力ＡＮＤゲート９と、ＯＲゲート１３およびＥＸ−
ＯＲゲート１４とで構成される。この論理回路による出
力Ｗ〜Ｚの論理式はそれぞれｒ＝ｒ、 Ｘ＝Ａ −Ｂ
−Ｃ−Ｄ、 Ｙ＝ｒ＋［＋ｒ、 Ｚ ＝ Ａ ＋ Ｄで
表わされる。
、例えばＡ〜Ｄの４ビツト入力およびＷ〜Ｚの４ビツト
比力の論理回路であり、インバータ８．１０〜１２と、
多入力ＡＮＤゲート９と、ＯＲゲート１３およびＥＸ−
ＯＲゲート１４とで構成される。この論理回路による出
力Ｗ〜Ｚの論理式はそれぞれｒ＝ｒ、 Ｘ＝Ａ −Ｂ
−Ｃ−Ｄ、 Ｙ＝ｒ＋［＋ｒ、 Ｚ ＝ Ａ ＋ Ｄで
表わされる。
また、第３図に示すように、パターン発生器からのパタ
ーンはパターン番号Ｏ〜１５の１６通りが用意されてお
り、４ビツト入力に対する４ビツト出力のパターンを示
している。
ーンはパターン番号Ｏ〜１５の１６通りが用意されてお
り、４ビツト入力に対する４ビツト出力のパターンを示
している。
次に、上述したＩＣカードにおける認証の手段を第１図
乃至第３図を参照して説明する。
乃至第３図を参照して説明する。
まず、外部コネクタ７にホスト装置が接続されると、パ
ターン発生器４から無作為な信号あるいは信号列が生成
され、これがホスト装置及びプログラマブルロジック回
路３に入力される。ここで、プログラマブルロジック回
路３に論理回路、例えば第２図に示すような４ビツト入
力４ビツト出力の回路が書かれていたとすると、入力信
号に依存した特定の出力が生成され、その出力は比較回
１ｉ’８５に保持される。そのとき、外部ホスト装置が
かかる論理回路をソフトウェア的にシミュレートするた
めに、出力Ｗ〜Ｚの論理式をあらがじめ登録しておけば
、パターン発生器４が生成した信号を入力して論理演算
を施す、このホスト装置で演算した結果を外部コネクタ
７、セレクタ回ｌＩ！８６を介して比較回路５に返すと
、比較回路５ではプログラマブルロジック回路３の出力
との比較照合が行われる。従って、前述したように、出
力Ｗ〜Ｚの論理式が決められている第２図のロジック回
路３はパターン発生器４から４ビツトのパターンを入力
すると、第３図に示すような出力を得ることができる。
ターン発生器４から無作為な信号あるいは信号列が生成
され、これがホスト装置及びプログラマブルロジック回
路３に入力される。ここで、プログラマブルロジック回
路３に論理回路、例えば第２図に示すような４ビツト入
力４ビツト出力の回路が書かれていたとすると、入力信
号に依存した特定の出力が生成され、その出力は比較回
１ｉ’８５に保持される。そのとき、外部ホスト装置が
かかる論理回路をソフトウェア的にシミュレートするた
めに、出力Ｗ〜Ｚの論理式をあらがじめ登録しておけば
、パターン発生器４が生成した信号を入力して論理演算
を施す、このホスト装置で演算した結果を外部コネクタ
７、セレクタ回ｌＩ！８６を介して比較回路５に返すと
、比較回路５ではプログラマブルロジック回路３の出力
との比較照合が行われる。従って、前述したように、出
力Ｗ〜Ｚの論理式が決められている第２図のロジック回
路３はパターン発生器４から４ビツトのパターンを入力
すると、第３図に示すような出力を得ることができる。
例えば、パターン発生器４がパターン番号１５を発生ず
ると、Ａ、Ｂ、Ｃ，Ｉ）−１が入力され、Ｗ＝０．Ｘ＝
１．Ｙ＝０．Ｚ＝Ｏの出力がプログラマブルロジック回
ＩＩ＠ ３からもホスト装置の演算からも得られるので
、比較回路５で−致が検出される。このとき、パターン
発生器４は発生するパターンを無作為に選ぶことができ
なければならない、それにより、この例であれば１６通
りのパターンのうちどれがくるかホスト側に予想できな
くなる。
ると、Ａ、Ｂ、Ｃ，Ｉ）−１が入力され、Ｗ＝０．Ｘ＝
１．Ｙ＝０．Ｚ＝Ｏの出力がプログラマブルロジック回
ＩＩ＠ ３からもホスト装置の演算からも得られるので
、比較回路５で−致が検出される。このとき、パターン
発生器４は発生するパターンを無作為に選ぶことができ
なければならない、それにより、この例であれば１６通
りのパターンのうちどれがくるかホスト側に予想できな
くなる。
またビット数を増加するか順序回路を導入し、入力信号
を時系列のパターンとすれば、入出力の関係はより複雑
になり、内部回路をパターンから予想することはきわめ
て難しくなるので、より一層の秘密性が向上する。尚、
その場合、ホスト装置側の負荷が重くなるときは、ハー
ドウェアによるシミュレータを構成しても良い。
を時系列のパターンとすれば、入出力の関係はより複雑
になり、内部回路をパターンから予想することはきわめ
て難しくなるので、より一層の秘密性が向上する。尚、
その場合、ホスト装置側の負荷が重くなるときは、ハー
ドウェアによるシミュレータを構成しても良い。
このように、比較回路らで照合した結果が一致した場合
にのみセレクタ回路６の切換えが通知される。従って、
セレクタ回路６は外部コネクタ７からの信号をカード本
体ＰｉＩ８２へつなぎ換え、これでホスト装置はカード
本体回路内の情報資源にアクセスすることが可能になる
。一方、もし、比較回路での照合結果が一致しなければ
セレクタ回路６は入力信号をカード本体回路２に供給し
ないので、ホスト装置はカード本体回路２内に囲い込ま
れな情報資源にアクセスすることができない。
にのみセレクタ回路６の切換えが通知される。従って、
セレクタ回路６は外部コネクタ７からの信号をカード本
体ＰｉＩ８２へつなぎ換え、これでホスト装置はカード
本体回路内の情報資源にアクセスすることが可能になる
。一方、もし、比較回路での照合結果が一致しなければ
セレクタ回路６は入力信号をカード本体回路２に供給し
ないので、ホスト装置はカード本体回路２内に囲い込ま
れな情報資源にアクセスすることができない。
要するに、本実施例は、従来の認証にパスワードという
半固定的な文字列情報を使っていたのに代えて、適切な
論理回路をあらかじめプログラムする一方、この論理回
路への入カバターンをランダムに且つ自動的に発生させ
ることにより、出力をその人カバターンに応じてその都
度変化させることかできるので、これら入出力信号から
内部の論理回路を推定することを非常に困難にさせるこ
とができる。
半固定的な文字列情報を使っていたのに代えて、適切な
論理回路をあらかじめプログラムする一方、この論理回
路への入カバターンをランダムに且つ自動的に発生させ
ることにより、出力をその人カバターンに応じてその都
度変化させることかできるので、これら入出力信号から
内部の論理回路を推定することを非常に困難にさせるこ
とができる。
以上説明したように、本発明のＩ ＣカートおよびＩｃ
カードの認証方法は、認証のための機構がインターフェ
ースを流れる信号に直接税れず、且つ信号か複数にでき
ることにより、インターフェース信号などの解析によっ
て認証機構を複製する事を困難にするという効果がある
。また、本発明は認証回路の書き込み部分を書換え可能
なプログラマブルロジック回路とすることにより、１種
類のハードウェアで多数の認証回路を形成でき且つ量産
化を有利にするとともに、消去・再書き込みによりカー
ドの再利用やシステムの変更に対し柔軟性を高めること
ができるという、効果がある。
カードの認証方法は、認証のための機構がインターフェ
ースを流れる信号に直接税れず、且つ信号か複数にでき
ることにより、インターフェース信号などの解析によっ
て認証機構を複製する事を困難にするという効果がある
。また、本発明は認証回路の書き込み部分を書換え可能
なプログラマブルロジック回路とすることにより、１種
類のハードウェアで多数の認証回路を形成でき且つ量産
化を有利にするとともに、消去・再書き込みによりカー
ドの再利用やシステムの変更に対し柔軟性を高めること
ができるという、効果がある。
更に、本発明のＩＣカードおよびＩＣカードの認証方法
は、認証が行われるまでは、情報資源を有する回路ブロ
ックへの信号の接続を分離できるという効果がある。
は、認証が行われるまでは、情報資源を有する回路ブロ
ックへの信号の接続を分離できるという効果がある。
Ｘ−０Ｒゲート、Ａ〜Ｄ・・・入力信号、Ｗ〜Ｚ・・・
出力信号。
出力信号。
Claims (1)
- 【特許請求の範囲】 １、マイクロプロセッサおよびメモリを有するカード本
体回路と、前記カード本体回路とは論理的に独立し且つ
外部ホスト装置との間であらかじめロジックを書き込む
書換え可能なプログラマブルロジック回路と、前記プロ
グラマブルロジック回路等へ無作為に生成された同一の
信号列を供給するパターン発生器と、前記外部ホスト装
置との接続を行なう外部コネクタと、前記プログラマブ
ルロジック回路の出力および前記外部ホスト装置からの
演算出力を比較する比較回路と、前記比較回路の一致出
力に基づき前記カード本体回路あるいは前記プログラマ
ブルロジック回路のいずれかを選択的に前記外部コネク
タへ接続するセレクタ回路とを備えることを特徴とする
ＩＣカード。 ２、ＩＣカードのカード本体回路とは論理的に独立した
プログラマブルロジック回路に外部ホスト装置からあら
かじめ定められたロジックを外部コネクタおよびセレク
タ回路を介して書き込み、前記ＩＣカードの内部で無作
為に生成された同一の信号列を前記プログラマブルロジ
ック回路および前記外部ホスト装置に入力して得られた
前記プログラマブルロジック回路の出力および前記ホス
ト装置側の演算手段で得た結果を比較回路で比較し、一
致した場合にのみ前記セレクタ回路を前記プログラマブ
ルロジック回路から前記カード本体回路に切り換え、前
記外部ホスト装置から前記カード本体回路内の情報アク
セスを許可することを特徴とするＩＣカードのアクセス
認証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2075020A JPH03273377A (ja) | 1990-03-22 | 1990-03-22 | Ｉｃカードおよびｉｃカードのアクセス認証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2075020A JPH03273377A (ja) | 1990-03-22 | 1990-03-22 | Ｉｃカードおよびｉｃカードのアクセス認証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03273377A true JPH03273377A (ja) | 1991-12-04 |
Family
ID=13564079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2075020A Pending JPH03273377A (ja) | 1990-03-22 | 1990-03-22 | Ｉｃカードおよびｉｃカードのアクセス認証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03273377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6283377B1 (en) | 1997-03-28 | 2001-09-04 | Toshinori Takuma | IC card for accumulating degree of interest and system for accumulating degree of interest using such card |
-
1990
- 1990-03-22 JP JP2075020A patent/JPH03273377A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6283377B1 (en) | 1997-03-28 | 2001-09-04 | Toshinori Takuma | IC card for accumulating degree of interest and system for accumulating degree of interest using such card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2196482C (en) | Method and apparatus for enhancing security in and discouraging theft ofvlsi and ulsi devices | |
| US9729317B2 (en) | Optical physical uncloneable function | |
| US4525599A (en) | Software protection methods and apparatus | |
| US5224160A (en) | Process for securing and for checking the integrity of the secured programs | |
| EP1499906B1 (en) | Method and apparatus for secure scan testing | |
| US7634701B2 (en) | Method and system for protecting processors from unauthorized debug access | |
| US7810002B2 (en) | Providing trusted access to a JTAG scan interface in a microprocessor | |
| US7849315B2 (en) | Method for managing operability of on-chip debug capability | |
| JP5480449B2 (ja) | スキャン・チェーンのセキュリティを提供するための方法および装置 | |
| Contreras et al. | Security vulnerability analysis of design-for-test exploits for asset protection in SoCs | |
| JPH0315960A (ja) | コンピュータ・システムとその保安方法 | |
| US20130346928A1 (en) | Method for protecting rtl ip core | |
| Khaleghi et al. | IC piracy prevention via design withholding and entanglement | |
| US5875248A (en) | Method of counterfeit detection of electronic data stored on a device | |
| PL170547B1 (pl) | dostepem PL | |
| Pierce et al. | Enhanced secure architecture for joint action test group systems | |
| CN109902452A (zh) | Fpga授权验证方法、装置及处理设备 | |
| KR20110034631A (ko) | 테스트 동작모드 동안 집적회로 상의 디지털 정보를 보호하기 위한 장치 및 방법 | |
| Lv et al. | Trusted integrated circuits: The problem and challenges | |
| JP2006107274A (ja) | ハッシュ関数演算システム、暗号化システムおよび不正解析・改竄防止システム | |
| Lee et al. | A secure JTAG wrapper for SoC testing and debugging | |
| US5751595A (en) | Method for building and verifying authenticity of a rule system | |
| US8171542B2 (en) | Advanced encryption standard to provide hardware key interface | |
| JPH03273377A (ja) | Ｉｃカードおよびｉｃカードのアクセス認証方法 | |
| Bhakthavatchalu et al. | Verilog design of programmable JTAG controller for digital VLSI IC’s |