JPH0327542A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH0327542A JPH0327542A JP1161978A JP16197889A JPH0327542A JP H0327542 A JPH0327542 A JP H0327542A JP 1161978 A JP1161978 A JP 1161978A JP 16197889 A JP16197889 A JP 16197889A JP H0327542 A JPH0327542 A JP H0327542A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- electrode
- wiring pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体チップの配線基板上への実装に関する
ものである。
ものである。
［従来の技術］
近年液晶表示体やＩＣカード等一定面積の配線基板に、
多数の半導体チップを高密度かつ薄型に実装する需要が
強まっている。これらの要求に対応して半導体チップを
直接実装する方法として、以下の３つの方法が知られて
いる。
多数の半導体チップを高密度かつ薄型に実装する需要が
強まっている。これらの要求に対応して半導体チップを
直接実装する方法として、以下の３つの方法が知られて
いる。
■ 半導体チップに半田バンブを形成し、配線基板との
接続を半田付けにより得る半田バンプ方式。
接続を半田付けにより得る半田バンプ方式。
■ テープキャリャに設けた切欠穴に金バンブ付き半導
体チップを配置し、当該チップの金バンブとテープキャ
リャに設けた多数のフィンガーとをそれぞれ接続したの
ち封止して所望の大きさに切断し、これを回路基板に搭
載してその配線端子と各フィンガーとをそれぞれ接続す
るＴＡＢ方式。
体チップを配置し、当該チップの金バンブとテープキャ
リャに設けた多数のフィンガーとをそれぞれ接続したの
ち封止して所望の大きさに切断し、これを回路基板に搭
載してその配線端子と各フィンガーとをそれぞれ接続す
るＴＡＢ方式。
■ 金属パッドを上面にして半導体チップをダイボンデ
ィングした後、熱や超音波により当該パッドと配線パタ
ーン間を金属ワイヤーで接続するワイヤーボンディング
方式。
ィングした後、熱や超音波により当該パッドと配線パタ
ーン間を金属ワイヤーで接続するワイヤーボンディング
方式。
［発明が解決しようとする課題コ
しかしながら、従来の方式のいずれも半導体チップ電極
ピッチ１００μｍ以下の細密接続が困難であり、今後の
高密度実装の要求を実現できない。
ピッチ１００μｍ以下の細密接続が困難であり、今後の
高密度実装の要求を実現できない。
また、半田バンブ方式においては、温度変化による応力
が接続部に集中するため、半導体チップもしくは、配線
基板にクラックが発生しやすいと言う欠点を有する。
が接続部に集中するため、半導体チップもしくは、配線
基板にクラックが発生しやすいと言う欠点を有する。
その他、半田バンプ方式とＴＡＢ方式は、半田接続時に
２００゜Ｃ以上の加熱が必要なため、耐熱性が低い基板
や部品には使用できない。
２００゜Ｃ以上の加熱が必要なため、耐熱性が低い基板
や部品には使用できない。
また、ＴＡＢ方式はフィンガー ワイヤーボンデイング
方式ではワイヤーの分だけ実装面積が増加し、高密度実
装に適さない。
方式ではワイヤーの分だけ実装面積が増加し、高密度実
装に適さない。
そこで、本発明は上述の問題点を解決するもので、その
目的とするところは、多数の半導体チップを配線基板上
に高密度に実装し、かつ信頼性の高い実装構造を提供す
るものである。
目的とするところは、多数の半導体チップを配線基板上
に高密度に実装し、かつ信頼性の高い実装構造を提供す
るものである。
［課題を解決するための手段］
本発明の半導体装置の実装構造は、半導体チップ上の電
極と、当該電極に対応する外部回路基板上の配線パター
ンとの接続において、導電粒子を含有した導電性樹脂が
当該電極に対応したパターン上のみに配置され、かつ当
該樹脂中の導電粒子が当該パターンの垂直方向に１層の
み存在することを特徴とする。
極と、当該電極に対応する外部回路基板上の配線パター
ンとの接続において、導電粒子を含有した導電性樹脂が
当該電極に対応したパターン上のみに配置され、かつ当
該樹脂中の導電粒子が当該パターンの垂直方向に１層の
み存在することを特徴とする。
［作用］
本発明の作用を図面に基づいて説明する。
第１図の如く、ガラス、エボキシ、セラミック等により
なる配線基板１上に半導体チップの電極に対応させた配
線パターン２を形成する。
なる配線基板１上に半導体チップの電極に対応させた配
線パターン２を形成する。
次に導電性樹脂３を当該チップの電極に対応する部分の
みに塗布し、硬化させる。塗布形状は、第１図のように
なる。また、導電性樹脂を半導体チップの電極部に塗布
してもかまわない。
みに塗布し、硬化させる。塗布形状は、第１図のように
なる。また、導電性樹脂を半導体チップの電極部に塗布
してもかまわない。
吹に半導体チップ搭載部に固定用樹脂６をデイスベンサ
ー等により塗布する。その後半導体チツブ５と配線パタ
ーン２とを位置合わせし、加圧を行いながら、所定の硬
化条件で当該樹脂を硬化させる。 （第２図）この時の
半導体チップ電極４と配線パターン２との接続は第３図
のように導電粒子１層７を介して行なわれている。
ー等により塗布する。その後半導体チツブ５と配線パタ
ーン２とを位置合わせし、加圧を行いながら、所定の硬
化条件で当該樹脂を硬化させる。 （第２図）この時の
半導体チップ電極４と配線パターン２との接続は第３図
のように導電粒子１層７を介して行なわれている。
［実施例］
以下、実施例により本発明の詳細を示す。
（実施例１）
ガラス基板上１にインジウムスズ酸化物及びニッケルメ
ッキにより配線パターン２を形成する。
ッキにより配線パターン２を形成する。
第１図のように半導体チップの電極部に対応するパター
ン部のみに、スクリーン印刷により直径１０μｍの樹脂
ボールの表面に５００〜２０００人のニッケルメッキを
施した導電粒子７を光硬化性樹脂に分散させたもの３を
塗布した。また、分散させた導電粒子７の量は、重量比
で２０〜３５％である。
ン部のみに、スクリーン印刷により直径１０μｍの樹脂
ボールの表面に５００〜２０００人のニッケルメッキを
施した導電粒子７を光硬化性樹脂に分散させたもの３を
塗布した。また、分散させた導電粒子７の量は、重量比
で２０〜３５％である。
次に紫外線を１５００ｍＪ／ｃｍ２で照射し当該樹脂を
硬化した後、ディスペンサーを用いて変性アクリル樹脂
６を半導体チップ搭載部に塗布し、配線パターン２と当
該チップ５の電極４との位置合わせを行い、当該チップ
５をｌＯ〜３０Ｋｇ／ｃｍ２で加圧しながら、基板下部
より２０００ｍＪ／ｃｍ２の紫外線を照射して当該樹脂
６を硬化した。
硬化した後、ディスペンサーを用いて変性アクリル樹脂
６を半導体チップ搭載部に塗布し、配線パターン２と当
該チップ５の電極４との位置合わせを行い、当該チップ
５をｌＯ〜３０Ｋｇ／ｃｍ２で加圧しながら、基板下部
より２０００ｍＪ／ｃｍ２の紫外線を照射して当該樹脂
６を硬化した。
ここで、導電粒子７として下記の表１の（ａ）に示すよ
うなものを使用してもよい。また、導電性樹脂３の基剤
及び半導体チップの固定用樹脂６の硬化方法として下記
の表ｌの（ｂ）に示すようなものを使用してもよい。
うなものを使用してもよい。また、導電性樹脂３の基剤
及び半導体チップの固定用樹脂６の硬化方法として下記
の表ｌの（ｂ）に示すようなものを使用してもよい。
表１
（ａ）導電粒子材料例（直径３μｍ〜２０μｍ）（ｂ）
基剤及び固定用樹脂の硬化方式 熱硬化、紫外線硬化、電子線硬化、 嫌気性硬化、常温硬化、紫外線・熱 併用硬化、等。
基剤及び固定用樹脂の硬化方式 熱硬化、紫外線硬化、電子線硬化、 嫌気性硬化、常温硬化、紫外線・熱 併用硬化、等。
（実施例２）
ガラスエボキシ基板ｌ上に銅配線パターン２を形成した
後、第１図のように半導体チップの電極部に対応するパ
ターン部のみに、スクリーン印刷により径５μｍのニッ
ケル粒子７を光硬化性樹脂に分散させたもの３を塗布し
た。また、分散させたニッケル粒子７の量は、重量比で
２０〜４０％である。
後、第１図のように半導体チップの電極部に対応するパ
ターン部のみに、スクリーン印刷により径５μｍのニッ
ケル粒子７を光硬化性樹脂に分散させたもの３を塗布し
た。また、分散させたニッケル粒子７の量は、重量比で
２０〜４０％である。
次に紫外線を１５００ｍＪ／ｃｍ２で照射し当該樹脂３
を硬化した後、デイスペンサーを用いてエボキシ樹脂６
を半導体チップ搭載部に塗布し、配線パターンと当該チ
ップ５の電極４との位置合わせを行い、当該チップ５を
１０〜３０Ｋｇ／ｃｍ２で加圧すると同時に１５０°Ｃ
で１０秒間加熱して当該樹脂６を硬化させた。
を硬化した後、デイスペンサーを用いてエボキシ樹脂６
を半導体チップ搭載部に塗布し、配線パターンと当該チ
ップ５の電極４との位置合わせを行い、当該チップ５を
１０〜３０Ｋｇ／ｃｍ２で加圧すると同時に１５０°Ｃ
で１０秒間加熱して当該樹脂６を硬化させた。
ここで、導電粒子７として実施例１に示した上記表１の
（ａ）に示すようなものを使用してもよい。また、導電
性樹脂３の基剤及び半導体チップの固定用樹脂６の硬化
方法として実施例１に示した上記表１の（ｂ）に示すよ
うなものを使用してもよい。
（ａ）に示すようなものを使用してもよい。また、導電
性樹脂３の基剤及び半導体チップの固定用樹脂６の硬化
方法として実施例１に示した上記表１の（ｂ）に示すよ
うなものを使用してもよい。
（実施例３）
セラミック基板上１に配線パターン２を形成した後、第
１図のように半導体チップの電極部に対応するパターン
部のみに、オフセット印刷により径１５μｍの金粒子７
をエボキシ樹脂に分散させたもの３を塗布した。また、
分散させた金粒子７の量は、重量比で２０〜５０％であ
る。
１図のように半導体チップの電極部に対応するパターン
部のみに、オフセット印刷により径１５μｍの金粒子７
をエボキシ樹脂に分散させたもの３を塗布した。また、
分散させた金粒子７の量は、重量比で２０〜５０％であ
る。
孜にこれを１５０℃の焼成炉に１時間入れて当該樹脂３
を硬化した後、ディスペンサーを用いてエボキシ樹脂６
を半導体チップ搭載部に塗布し、配線パターン２と当該
チップ５の電極４との位置合わせを行い、当該チップ５
を１０〜３０Ｋｇ／ｃｍ２で加圧すると同時に１５０゜
ＣでＩＯ秒間加熱して当該樹脂６を硬化させた。
を硬化した後、ディスペンサーを用いてエボキシ樹脂６
を半導体チップ搭載部に塗布し、配線パターン２と当該
チップ５の電極４との位置合わせを行い、当該チップ５
を１０〜３０Ｋｇ／ｃｍ２で加圧すると同時に１５０゜
ＣでＩＯ秒間加熱して当該樹脂６を硬化させた。
ここで、導電粒子７として実施例１に示した上記表１の
（ａ）に示すようなものを使用してもよい。また、導電
性樹脂３の基剤及び半導体チップの固定用樹脂６の硬化
方法として実施例１に示した上記表１の（ｂ）に示゛す
ようなものを使用してもよい。
（ａ）に示すようなものを使用してもよい。また、導電
性樹脂３の基剤及び半導体チップの固定用樹脂６の硬化
方法として実施例１に示した上記表１の（ｂ）に示゛す
ようなものを使用してもよい。
［発明の効果］
以上述べたように本発明によれば、半導体チップ上の電
極と、当該電極に対応する外部基板回路上の配線パター
ンとの接続において、導電粒子を含有した導電性樹脂が
当該電極に対応したバタン上のみに配置され、かつ当該
樹脂中の導電粒子が当該パターンの垂直方向に１層のみ
存在させることにより、以下の効果が得られる。
極と、当該電極に対応する外部基板回路上の配線パター
ンとの接続において、導電粒子を含有した導電性樹脂が
当該電極に対応したバタン上のみに配置され、かつ当該
樹脂中の導電粒子が当該パターンの垂直方向に１層のみ
存在させることにより、以下の効果が得られる。
■半導体チップの電極と配線パターン間の接続に導電粒
子を使用するため、一般的な金属パッドが使用できる。
子を使用するため、一般的な金属パッドが使用できる。
このためバンブ仕様と比較し、低コスト化が可能となり
半導体チップの選択の幅が広がる。
半導体チップの選択の幅が広がる。
■半導体チップの電極と配線パターン間の接続に関与す
る導電粒子は、垂直方向には１個しか存在しないため、
当該電極とパターンでの接触点が２カ所となり、従来の
様に複数の粒子により接続した場合より信頼性が向上す
る。
る導電粒子は、垂直方向には１個しか存在しないため、
当該電極とパターンでの接触点が２カ所となり、従来の
様に複数の粒子により接続した場合より信頼性が向上す
る。
■電気的接続は導電粒子を介して圧接により得ているた
め、半田付けや合金の形成が困難であるＩＴＯ等への接
続も可能である。さらに樹脂製の導電粒子を用いること
により、接続部の温度変化時の熱膨張に追従して電気的
接続を維持させ半導体チップへのストレスを低減するこ
とができ、高い信頼性が得られる。
め、半田付けや合金の形成が困難であるＩＴＯ等への接
続も可能である。さらに樹脂製の導電粒子を用いること
により、接続部の温度変化時の熱膨張に追従して電気的
接続を維持させ半導体チップへのストレスを低減するこ
とができ、高い信頼性が得られる。
■フエイスダウン方式の実装であるため、ワイヤボンデ
ィングやＴＡＢ方式と比較して実装面積が最小に抑えら
れる。
ィングやＴＡＢ方式と比較して実装面積が最小に抑えら
れる。
第１図は、本発明における導電性樹脂の塗布形状を示し
た図である。 （ １ ） 配線基板 （ ２ ） 配線パターン （３ ） 導電性樹脂 第２図は本発明における半導体チップと配線基板との接
続後の断面図である。 （４） 半導体チップ電極 （ ５ ） 半導体チップ （ ６ ） 固定用樹脂 第３図は本発明における半導体チップ電極と配線パター
ンとの接続部の拡大図である。 （７） 導電粒子 以 上
た図である。 （ １ ） 配線基板 （ ２ ） 配線パターン （３ ） 導電性樹脂 第２図は本発明における半導体チップと配線基板との接
続後の断面図である。 （４） 半導体チップ電極 （ ５ ） 半導体チップ （ ６ ） 固定用樹脂 第３図は本発明における半導体チップ電極と配線パター
ンとの接続部の拡大図である。 （７） 導電粒子 以 上
Claims (1)
- 半導体チップ上の電極と、当該電極に対応する外部回路
基板上の配線パターンとの接続において、導電粒子を含
有した導電性樹脂が当該電極に対応したパターン上のみ
に配置され、かつ当該樹脂中の導電粒子が当該パターン
の垂直方向に１層のみ存在することを特徴とする半導体
装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161978A JPH0327542A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161978A JPH0327542A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0327542A true JPH0327542A (ja) | 1991-02-05 |
Family
ID=15745700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161978A Pending JPH0327542A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0327542A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002067317A1 (fr) * | 2001-02-19 | 2002-08-29 | Sony Chemicals Corp. | Dispositif semi-conducteur sans bosse |
| JP2006093420A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置の実装方法 |
-
1989
- 1989-06-23 JP JP1161978A patent/JPH0327542A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002067317A1 (fr) * | 2001-02-19 | 2002-08-29 | Sony Chemicals Corp. | Dispositif semi-conducteur sans bosse |
| US7109058B2 (en) | 2001-02-19 | 2006-09-19 | Sony Chemicals Corp. | Bumpless semiconductor device |
| CN100342513C (zh) * | 2001-02-19 | 2007-10-10 | 索尼化学&信息部件株式会社 | 无凸点半导体器件 |
| US7638876B2 (en) | 2001-02-19 | 2009-12-29 | Sony Chemical & Information Device Corporation | Bumpless semiconductor device |
| JP2006093420A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014111A (en) | Electrical contact bump and a package provided with the same | |
| US5367435A (en) | Electronic package structure and method of making same | |
| US5783465A (en) | Compliant bump technology | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| WO1999009590A1 (en) | Method for forming bump electrode and method for manufacturing semiconductor device | |
| JP2002373967A (ja) | 半導体装置およびその製造方法 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH0432541B2 (ja) | ||
| JPS63150930A (ja) | 半導体装置 | |
| JPH04264731A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH0327542A (ja) | 半導体装置の実装構造 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JPH0327543A (ja) | 半導体装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH08111437A (ja) | 半導体装置の実装方法 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPH0695468B2 (ja) | 電気的接続接点の形成方法 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JPH01136344A (ja) | 半導体チップの実装構造 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH05206379A (ja) | マルチチップモジュールおよびその製造方法 |