JPH03276626A - シリコン化合物系からなる被エッチング膜のエッチング方法 - Google Patents

シリコン化合物系からなる被エッチング膜のエッチング方法

Info

Publication number
JPH03276626A
JPH03276626A JP7582890A JP7582890A JPH03276626A JP H03276626 A JPH03276626 A JP H03276626A JP 7582890 A JP7582890 A JP 7582890A JP 7582890 A JP7582890 A JP 7582890A JP H03276626 A JPH03276626 A JP H03276626A
Authority
JP
Japan
Prior art keywords
etching
film
etched
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7582890A
Other languages
English (en)
Other versions
JP2874263B2 (ja
Inventor
Toshiharu Yanagida
敏治 柳田
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2075828A priority Critical patent/JP2874263B2/ja
Publication of JPH03276626A publication Critical patent/JPH03276626A/ja
Application granted granted Critical
Publication of JP2874263B2 publication Critical patent/JP2874263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はシリコン化合物系からなる被エツチング膜のエ
ツチング方法に関する。
F発明の概要] 本発明は、例えばシリコン(Sl)基板のような基板上
に形成された酸化シリコン(Stow)のようなシリコ
ン化合物系からなる被エッチング膜を異方性エツチング
する方法において、少なくとも被エツチング膜がエツチ
ングされて下地たる基板が露出する直前で、CHF t
x”t+ CHF e−(X≧2の整数)から選ばれる
エツチングガスに、分子中にCと■4とを含むガスを添
加して被エツチング膜をエツチングするか、あるいはN
PsとN Hsを含むガスからなるダウンフロープラズ
マの照射で被エツチング膜上にエツチング用薄膜を形成
した後、このエツチング用薄膜に例えばレーザ光のよう
な短波長光を照射してエツチング用薄膜を昇華するとと
もに、エツチング用薄膜中の成分との化学反応で被エツ
チング膜をエツチングするというように、イオンの衝撃
を招くことなく、化学的方法による異方性エツチングで
、被エツチング膜をエツチングすることにより、エツチ
ング速度と対Si選択比に支障を招くことなく、基板損
傷を実用上差し支えない程度に低減することができるよ
うにしたものである。
〔従来の技術〕
ULSI、VLST等の製造プロセスのエツチングにお
いては、基板の大径化やデザインルールの微細化が進む
に伴って、基板処理面内の均一性のたぬ、装置がバッチ
式から枚葉式に変わりつつある。この場合、バッチ式と
同様の生産性(スループット)を帷持するには、1度の
処理枚数が少ない分、エツチング速度を高くしなければ
ならず、反応性イオンビームエツチング(RI BE)
が採用されてきている。これは、例えばマグネトロンか
らのマイクロ波で原料ガスを励起してプラズマを発生し
、このプラズマに磁界をかけて、高密度となったプラズ
マ中の反応性ガスイオン(以下、単にイオンという)を
被エツチング膜に照射する方法であって、マグネトロン
へのパワー密度を上げて、イオンの入射エネルギーを高
くすることjこより、エツチング速度か上がる。具体的
には、シリコン基板のような基板上にシリコン化合物か
らなる被エツチング膜として5iOy膜蕃形成し、これ
を上記マイクロ波と磁場との相互作用による反応性イオ
ンビームエツチング(以下、単にマグネトロンRIEと
いう)で、原料ガスとしてC8F、なる高次フロンガス
を4611CCN供給し、その圧力を2Paに設定して
エツチングを行ったところ、第2図に示すように、パワ
ー密度を上げると、エツチング速度も上がる特性を示し
た。ここで、SiO*膜なる被エツチング膜を下地たる
基板が露出するまでエツチングし、C,F系のポリマー
の堆積物を除去した後、基板にArレーザを照射して励
起し、熱波が起きている基板にHeレーザを照射し、こ
のHeレーザの反射率を調べることにより、基板表面の
ダメージ(基板損傷)を測定したところ、第2図に示す
サーマルウニイブシグナル(Thermal  Wav
e  Signal)を得た。このサーマルウニイブシ
グナルは、Therma−WaveInc、のTHER
MAPROBE  TP−2000システムによる測定
値であって、精製して以降のプロセスを経ないシリコン
基板で25程度を示し、100以下なら半導体装置とし
て使用しても良いしのとして設定しである。この第2図
からは、C5Fsガスを用いたマグネトロンRIEでは
、パワー密度を上げてエツチング速度を上げ、パワー密
度がIW/cm”以上になると、サーマルウニイブシグ
ナルが100以−トとなり、実用に供し得ない基板損傷
を生じることがわかった。
また、上記マグネトロンRIEにおいて、原料ガスとし
てCHF aガスを用いた場合には、Fラジカルが多ず
ぎてシリコン基板との選択比(対Si選択比)が低く、
しかも、CFx’イオンが少なすぎてバッチ式に見合う
エツチング速度を望めなかった。
さらに、上記マグネトロンRIEにおいて、原料ガスと
して、CHF sガスにCt l−(、ガスを添加して
、Ct H−ガスの供給量に対するサーマルウニイブシ
グナルと対Si選択比(SiOt/S+選択比)とを測
定したところ、第6図に示す結果を得た。この第6図か
らは、CHF、ガスにCtH。
なる堆積性のガスを加えることで、高い対Si選択比を
得ることはできるものの、基板損傷に相当するサーマル
ウニイブシグナルが100以上に上昇していることがわ
かる。一方、このエツチング方法でstow膜から露出
した基板を透過電子顕微鏡で観察したところ、第7図に
示すように、基板表面から40nmの範囲が高密度な欠
陥層になっていた。
[発明が解決しようとする課題] 前述した各種のマグネトロンRIEでは、被エツチング
膜のエツチングが進行して、基板が露出すると、イオン
衝撃による基板損傷を生じるため、エツチング完了後に
、被エツチング膜より露出する基板に形成されている拡
散層表面を、基板損傷が入った深さだけ除去している。
しかし、デザインルールの微細化が進むに連れて、拡散
層の深さは浅くなるので、エツチング速度と対Si選択
比に支障を招くことなく、基板損傷を阻止できる異方性
エツチングが望まれている。
[課題を解決するための手段] そこで第1の発明は、基板−Lに形成されたシリコン化
合物系からなる被エツチング膜を異方性エツチングする
方法において、C,Pt、、t、e、p、。
(X≧2の整数)から選ばれる少なくとも一種を含む第
1ガスにより、被エツチング膜を基板が露出する直前ま
でエツチングし、次に、上記第1ガスに少なくとも分子
中にCとHとを含むガスを添加してなる第2ガスにより
、上記被エツチング膜の残部をエツチングする。
第2の発明は、基板上に形成されたシリコン化合物系か
らなる被エツチング膜を異方性エツチングする方法にお
いて、N F sとN Hsとを含むガスからなるダウ
ンフロープラズマの照射で被エツチング用薄模を形成す
る第1工程と、この第1工程で形成されたエツチング用
薄膜に光照射を行ってエツチング用薄膜を昇華するとと
もに被エツチング膜をエツチングする第2工程とを、交
互に行う。
[作用コ 少なくとも、被エツチング膜のエツチングが進行して、
被エツチング膜から基板が露出する直前において、被エ
ツチング膜に対してはエツチング性が有りかつ基板に対
しては堆積性の有るCと11とを含むガスの添加の下に
、低パワー密度で被エツチング膜のエツチングを行うか
、あるいは第1工程で形成したエツチング用薄膜にレー
ザのような短波長光を照射して、エツチング用薄膜を昇
華するとともに、この昇華するエツチング用薄膜中の成
分で被エツチング膜のエツチングを行うことにより、エ
ツチング速度と対S1選択比とに支障を沼くことなく、
基板へのイオン衝撃が非常に少ない異方性エツチングで
、被エツチング膜をエツチングして基板を露出する。
[実施例コ 第1実施例(第1の発明の一実施例に相当する。
第1〜4図参照) 先ず、第1図(A)に示すように、拡散層2が形成され
ているシリコン基板のような基板1上全而に、シリコン
化合物系からなる被エツチング膜としてのSiO2膜3
を形成し、この被エツチング膜3の上に、フォトリソグ
ラフィの技法で、基板1の拡散層2と対応する部分に開
口4aを有するレジストパターン4を形成する。
次に、マグネトロンRIEにより、■第1ステップのエ
ツチングと、■第2ステップのエツチングとを行う。
■第1ステップのエツチングでは、CxF *x*t。
C,F、、(X≧2の整数)から選ばれる少なくとも一
種を含む第1ガスなる高次のフロンガスを原料ガスとし
て、パワー密度を1 、3 W / c m ”以上に
設定し、第1図(B)に示すように、レジストパターン
4をマスクとして、被エツチング膜3を基板lの拡散層
2が露出する直前までエツチングして、被エツチング膜
3に孔5を形成する。具体的には、この第1ステツプの
エツチングにおいては、被エツチングM3に、エツチン
グ深さのばらつき±3〜5%を加味し9つ、被エツチン
グ$3の例えば5000人の厚さの90〜98%の深さ
を有する孔5を形成した。この第1ステツプのエツチン
グの具体的な条件は、 原料ガス; C5Fs  46SCC11圧    力
;  2Pa パワー密度;2.76W/cm’ 磁   場;100G(基板l上で) とした。この第1ステツプのエツチングでは、第2図に
示すように、原料ガスとパワー密度とからして、高速異
方性のエツチングである。
■第2ステップのエツチングでは、上記第1ステツプの
エツチングにロードロックを保持しつつ、上記第1ガス
に少なくとも分子中にCとHとを含むガスを添加してな
る第2ガスを原料ガスとして、パワー密度を1 、3 
W / c m ”以下に設定し、第1図(C)に示す
ように、レジストパターン4をマスクとして被エツチン
グlI3の孔5底部に残った部分(残部)3aを、基板
1の拡散層2が露出するまでオバーエツチングを、室む
エツチングを行って、被エツチング膜3にコンタクトホ
ール6を形成する。この第2ステツ、ブのエツチングの
具体的な条件は、 原料ガス; C−F−/CtH446/7SCCN圧 
   力;  2Pa パワー密度;2,76W/cm″ 磁   場:l00G(基板1上で) とした。
ここで、第2図は第1ステツプのエツチングにおけるパ
ワー密度に対するエツチング速度とサーマルウニイブシ
グナルとを示す測定結果である。
第3図は第2ステツプのエツチングにおけるC2H4の
添加割合に対するサーマルウニイブシグナルと対Si選
択比とを示す測定結果である。第4図は第2ステツプの
エツチングにおいて、コンタクトホール6の底部に露出
した基板lの透過電子顕微鏡での観察結果である。
これら第2図、第3図、第4FyJの測定結果にもとづ
いて、上記第1ステツプと第2ステツプとのエツチング
について考察すると、第1ステツプのエツチングではエ
ツチング速度が900nm/分以上であり、第2ステツ
プのエツチングでは対Si選択比が15以上で、しかも
基板損傷に相当するサーマルウニイブシグナルが90以
下であることがわかる。また、第21i!!7からは、
パワー密度が0.88〜1.33W/cm”の間に、エ
ツチング速度とサーマルウニイブシグナルとのパワー密
度依存性の傾向か変わるところがあることがわかる。
第3図からは、Ct H4ガスの添加が総ガス流量の1
〜15%の範囲であると、C,H,ガスの5iO1では
エツチング、Siではデボである性質により、サーマル
ウニイブシグナルの上昇を起こさずに、対Si選択比の
みが向上することがわかる。
第4図からは、基板面内均一性が確保されているととも
に、基板損傷もないことが確認できる。
なお、この第1実施例における第1ステツプのエツチン
グの原料ガスは、C,F、以外の、例えばCrF a、
 C4F a、 CaF to等のガスでも良い。また
、12ステツプのエツチングでの添加ガスは、Ct H
4以外の、例えばエチレン、アセチレン、メタン、エタ
ン、メタノール等のガスでも可能であり、特に、Cの間
に多重結合を含む不飽和系のガスであれば好ましい。さ
らに、被エツチング膜3は、PSG、BSG、SOGあ
るいはSiN系でも適用可能である。
第2実施例(第2の発明の一実施例に相当する。
第5図参照) 先ず、第5図(A)に示すように、拡散層2が形成され
ているシリコン基板のような基板l上全面に、シリコン
化合物系からなる被エツチング膜としての5i02模3
を形成し、この被エツチング膜3の上に、フォトリソグ
ラフィの技法で、基板lの拡散層2と対応する部分に開
D4aを有するレジストパターン4を形成した後、この
レジストパターン4と被エツチング膜3とを含む基板l
に、酸化を遮断した状態で、NF、とN H,とを含む
ガスからなるダウンフロープラズマを照射する第1工程
により、(N H4)?S + F sなる被エツチン
グ用薄膜lOを形成する。
次に、」二記第1工程で形成されたエツチング用薄IR
IOに、真空中で、エキシマレーザのような短波長光I
fを照射する第2工程により、エツチング用薄膜lOを
100℃程度に加熱する。すると、エツチング薄膜10
のレジストパターン4上の部分が昇華するとともに、エ
ツチング薄膜lOの開口4aの底部に位置する被エツチ
ング膜3上の部分が昇華すると同時に被エツチング膜3
を構成する5iftを化学的にエツチングし、被エツチ
ング膜3にレジストパターン・4をマスクとする孔!2
を形成する(このエツチングのメカニズムは、例えば、
信号技法、SDM89−48 、第36.36頁か照。
だだし、この参考文献のエツチングは等方性である)。
この第2工程においては、エツチング用薄膜IOのレジ
ストパターン4の開口4aの孔壁面を覆っている部分全
部は、昇華温度まで十分に上昇しないので、その表面側
が昇華するが、開口4aの孔壁面側の部分がサイドウオ
ール!3として残った状態となる。
そして、再び、上記第1工程を行うことより、レノスト
パターン4とサイドウオール13と孔12の底部の被エ
ツチング膜3との上に、(NH,)tS + F @な
るエツチング用薄膜10を形成した後、第2工程を行う
ことより、エツチング用薄膜IOを昇華するとともに被
エツチング膜3を化学的にエツチングして被エツチング
膜3に前回よりも深さの深くなった孔12Aを形成する
というように、基板Iの拡散層2が露出するまで上記第
1工程と第2工程とを交互に行って、被エツチング$1
3にコンタクトホール6(第1図(C)参照)を形成す
る。この第2工程においても、エツチング用薄膜10の
サイドウオール13と孔12の孔壁面とを覆っている部
分全部は、昇華温度まで十分に上昇しないので、その表
面側が昇華するが、サイドウオール13側と孔12の孔
壁面側との部分がサイドウオール14として残った状態
となる。よって、上記第1工程と第2工程とを交互に行
うエツチングは、異方性エツチングであり、しかも、エ
ツチング用薄膜IOが加熱されて昇華すると同時にSI
O*と化学的に反応するが基板1のSiと反応しないと
いう対Si選択性を有するエツチングであるので、被エ
ツチング膜3のエツチングが進行して基板lの拡散層2
が露出しても基板損傷を阻止できる。
この第2実施例においては、第2工程での照射光11を
エキシマレーザで行っているので、エキシマレーザの交
互に繰り返す照射と停止との時間を制御し、その停止中
に第1工程を行ってエツチング用薄膜IOを形成するこ
ともできる。
なお、この第2実施例における被エツチング膜3は、P
SG、BSG等不純物を含むものでも良い。また、照射
光11はエキシマレーザ以外のレーザあるいは重水素ラ
ンプ、キセノン水銀ランプ。
高圧水銀ランプ等の短波長光でも適用可能である。
さらに、基板lが露出する直前までは、第1実施例のよ
うな高速異方性を主としたエツチングを行った後、第1
図(B)に示す被エツチングI13の孔5底部の残部3
aに、第1工程と第2工程とを交互に行うことも可能で
ある。
[発明の効果コ 以上のように本発明によれば、少なくとも、被エツチン
グ膜より基板が露出する直前から、基板へのイオン衝撃
が非常に少ない状態で異方性エツチングを行って基板を
露出するので、エツチング速度と対Si選択比とに支障
を招くことなく、基板損傷を阻止することができる。し
かも、エツチング完了後における基板表面の基板損傷除
去処理を省略でき、生産性を向上することらできる。
【図面の簡単な説明】
第1図(A)、(B)、(C)は第1の本発明に相当す
る第1実施例の工程図、第2図は同第1実施例の第1ス
テツプのエツチングにおけるパワー密度に対する5id
eのエツチング速度とサーマルウニイブシグナルとの測
定結果を示す特性図、第3図は同第■実施例の第2ステ
ツプのエツチングにおける添加ガスの添加割合に対する
サーマルウニイブシグナルと対Si選択比との測定結果
を示す特性図、第4図は同第1実施例におけるエツチン
グ後の基板の透過電子顕微鏡写真を忠実にトレースした
測定結果図、第5図(A)、(B)。 (C)、(D)は第2の本発明に相当する第2実施例の
工程図、第6図は従来の原料ガスとしてCHF、ガスに
Ct H4ガスを添加したガスを用いたマグネトロンR
IEにおける添加ガスの割合に対するサーマルウニイブ
シグナルと対St選択比との測定結果を示す特性図、第
7図は同従来のCHF s/ C*H−なる原料ガスを
用いたマグネトロンRrEでエツチングした基板の透過
電子顕微鏡写真を忠実にトレースした測定結果図である
。 l・・・基板、3・・・被エツチング膜、4・・・レジ
ストパターン、5,12.12A・・・L6・・・コン
タクトホール、10・・・エツチング用薄模、11・・
・レーザ光(短波長光、あるいは照射光)、13.14
・・・サイドウオール。 第1大疋ゲ’lf)レシスパ外二ンク゛第1図(A) 第1笑方tイクリの第2ステγフ゛エゾナンノ゛第1 
図(C) 」 蔓1寅71jl!−伊lの匙1ステップエフテン2゛の
5」1尖糸00 151突方旨イダリのt2ステッブ工γナンク゛のシ1
11完系す果第3 図 [果 第5 図(A) 第2突芳色ダリの纂20月の工・汁ンク贋V真Jリレ7
穴第5図(C) 第5 凶(D) t5m日R トー艷→心Hマロ2,1べ転◆ 手続補正書(自発) 平成2年8月3日

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に形成されたシリコン化合物系からなる被
    エッチング膜を異方性エッチングする方法において、 C_xF_2_x_+_2、C_xF_2_x(X≧2
    の整数)から選ばれる少なくとも一種を含む第1ガスに
    より、被エッチング膜を基板が露出する直前までエッチ
    ングし、 次に、上記第1ガスに少なくとも分子中にCとHとを含
    むガスを添加してなる第2ガスにより、上記被エッチン
    グ膜の残部をエッチングすることを特徴とする、 シリコン化合物系からなる被エッチング膜のエッチング
    方法。
  2. (2)基板上に形成されたシリコン化合物系からなる被
    エッチング膜を異方性エッチングする方法において、 NF_3とNH_3とを含むガスからなるダウンフロー
    プラズマの照射で被エッチング用薄膜を形成する第1工
    程と、 この第1工程で形成されたエッチング用薄膜に光照射を
    行ってエッチング用薄膜を昇華するとともに被エッチン
    グ膜をエッチングする第2工程とを、 交互に行うことを特徴とする、 シリコン化合物系からなる被エッチング膜のエッチング
    方法。
JP2075828A 1990-03-26 1990-03-26 シリコン化合物系からなる被エッチング膜のエッチング方法 Expired - Lifetime JP2874263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2075828A JP2874263B2 (ja) 1990-03-26 1990-03-26 シリコン化合物系からなる被エッチング膜のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2075828A JP2874263B2 (ja) 1990-03-26 1990-03-26 シリコン化合物系からなる被エッチング膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPH03276626A true JPH03276626A (ja) 1991-12-06
JP2874263B2 JP2874263B2 (ja) 1999-03-24

Family

ID=13587439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2075828A Expired - Lifetime JP2874263B2 (ja) 1990-03-26 1990-03-26 シリコン化合物系からなる被エッチング膜のエッチング方法

Country Status (1)

Country Link
JP (1) JP2874263B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376234A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
US5376228A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
WO1999016110A3 (en) * 1997-09-19 1999-06-10 Applied Materials Inc Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6387287B1 (en) 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
JP2002521814A (ja) * 1998-07-23 2002-07-16 サーフィス テクノロジー システムズ ピーエルシー 異方性エッチングのための方法と装置
US6602434B1 (en) 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
US6849193B2 (en) 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
KR100593769B1 (ko) * 1998-04-23 2006-06-28 소니 가부시끼 가이샤 에칭 방법
US7229930B2 (en) 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058176B2 (en) * 2007-09-26 2011-11-15 Samsung Electronics Co., Ltd. Methods of patterning insulating layers using etching techniques that compensate for etch rate variations

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376234A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
US5376228A (en) * 1992-06-29 1994-12-27 Sony Corporation Dry etching method
WO1999016110A3 (en) * 1997-09-19 1999-06-10 Applied Materials Inc Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6183655B1 (en) 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US6361705B1 (en) 1997-09-19 2002-03-26 Applied Materials, Inc. Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US6387287B1 (en) 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6602434B1 (en) 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
KR100593769B1 (ko) * 1998-04-23 2006-06-28 소니 가부시끼 가이샤 에칭 방법
JP2002521814A (ja) * 1998-07-23 2002-07-16 サーフィス テクノロジー システムズ ピーエルシー 異方性エッチングのための方法と装置
US6849193B2 (en) 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
US7229930B2 (en) 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体

Also Published As

Publication number Publication date
JP2874263B2 (ja) 1999-03-24

Similar Documents

Publication Publication Date Title
US4961820A (en) Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
US7064078B2 (en) Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
CN1319133C (zh) 有机硅酸盐玻璃的低k蚀刻应用中蚀刻后的光刻胶剥离
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
US4613400A (en) In-situ photoresist capping process for plasma etching
JP2011517848A (ja) 改善された密度および段差被覆性をもつ非晶質炭素膜を堆積させる方法
TWI749099B (zh) 碳基膜之自限性循環蝕刻方法
JPH03276626A (ja) シリコン化合物系からなる被エッチング膜のエッチング方法
KR20010042983A (ko) 고 종횡비 개구를 형성하는 방법
KR100630677B1 (ko) 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법
US20140162194A1 (en) Conformal sacrificial film by low temperature chemical vapor deposition technique
JPH0484427A (ja) ドライエッチング方法
JPH04346427A (ja) ドライエッチング方法
TW201937543A (zh) 多重圖案化基板之技術
KR20000073004A (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
JP2009520356A (ja) フォトリソグラフィ用基体の改善されたエッチング方法
US20050136662A1 (en) Method to remove fluorine residue from bond pads
Morikawa et al. Investigations of surface reactions in neutral loop discharge plasma for high-aspect-ratio SiO2 etching
JP3718537B2 (ja) 酸化シリコン系材料層のプラズマエッチング方法
JP2003059907A (ja) 反射防止膜のエッチング方法
JPH06318575A (ja) ドライエッチング方法
KR100474012B1 (ko) 위상반전 마스크 제조방법
JPH04343423A (ja) ダメージフリードライエッチング方法
JPH09260350A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
KR100451757B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12