JPH0327681A - 文字・パターン記憶再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、家庭用ビデオカメラやカメラ一体型ＶＴＲ
などに通用されるもので、タイトル文字や図形などの画
像パターンを記憶し、これを他のビデオ信号に重畳して
出力することができるように構成された文字・パターン
記憶再生装置に関するものである。

［従来の技術］ 近年、家庭用ＶＴＲの普及にともない家庭用ビデオカメ
ラの需要が増加し、この家庭用ビデオカメラの多機能化
および編集機能などに対する要求が高まってきている。

これらの機能の中で、タイトル文字などの挿入をおこな
うインポーズおよびテロツパなどは特に要求の高い機能
の一つである。

第４図は従来の文字・パターン記憶再生装置の構成を示
すブロック図である。同図において、（１）はビデオ信
号の入力端子、（２）は文字・パターン情報を二値化す
る検出回路、（３）は人力されたビデオ信号から同期信
号を分離する同期分離回路、（４）は二値化された信号
をパラレルディジタル信号に変換するシリアルパラレル
変換回路である。

（６）はメモリ、（５）はメモリ（６）から読み出した
データをシリアルディジタル信号に変換するパラレルシ
リアル変換回路、（７）は基準クロツクの発振回路、（
８）　，　（９）はそれぞれ上記メモリ（６）のアドレ
スを指令する垂直カウンタおよび水平カウンタ、（ｌＯ
）は上記同期分離回路（３）および発振回路（７）から
垂直カウンタ（８）および水平カウンタ（９）のアップ
ダウンのタイミングを制御する分周回路である． （１１）はコントローラ、（ｌ２）はスイッチなどのユ
ーザーの指令信号の入力端子、（ｌ３）は文字・パター
ン情報の他のビデオ信号と重畳するための文字重畳回路
、（ｌ４）はビデオ信号の出力端子、（ｌ５）はゲート
アレイで、上記シリアルパラレル変換回路（４）　　パ
ラレルシリアル変換回路（５）、垂直カウンタ（８）、
水平カウンタ（９）、分周回路（ｌＯ）、コントローラ
（１１）により構成されている．第５図は上記文字・パ
ターン記憶再生装置の電源システムの構成を示すブロッ
ク図である。同図において、（１６）はユーザー人力の
受け付け状態の表示をおこない、ゲートアレイ（ｌ５）
などをコントロールするマイコン、（１７）は通常時の
文字・パターン記憶再生装置を動作させるためのメイン
電源、（ｌ８）はメモリ（６）に記憶された文字・パタ
ーン情報や上記マイコン（１６）のＲＡＭをバックアッ
プするためのリチウム電池などのバックアップ電源、（
ｌ９）はメイン電源（ｌ７）が入っているときそのメイ
ン電源（ｌ７）を選択し、メイン電源（ｌ９）が切れて
いるときはバックアップ電源（１８）を選択するスイッ
チ回路である． つぎに、上記構戒の動作について説明する．まず、文字
・パターン情報信号の主な流れを説明する． ビデオ信号の人力端子（１）より人力されたビデオ信号
は、同期分離回路（３）において同期信号が分離される
と同時に検出回路（２）により二値化されデイジタル信
号となる．この二値化されたデイジタル信号はシリアル
パラレル変換回路（４）により８ビットなどのデイジタ
ル信号に変換されたのち、メモリ（６）に記憶される． また、メモリ（６）に記憶された文字・パターン情報で
ある８ビットなどのデイジタル信号はパラレルシリアル
変換回路（５）によりシリアルディジタル信号に変換さ
れたのち、文字重畳回路（ｌ３）に送られて、本来のビ
デオ信号に重畳された形のビデオ信号として出力端子（
ｌ４）から出力される．以上のような動作を実現するた
めに、発振回路（７）で基準クロツクを作成し、この基
準クロツクをシリアルパラレル変換回路（４）およびパ
ラレルシリアル変換回路（５）に供給して変換タイミン
グを与える． また、上記基準クロツクは分周回路（１０）により分周
されたのち、メモリ（６）の下位ビットのアドレス指定
カウンタである水平カウンタ（９）に供給され、メモリ
（６）のアドレス指定をおこなう．上記水平カウンタ（
９）の桁上げ信号は、メそり（６）の上位ビットのアド
レス指定カウンタである垂直カウンタ（８）に供給され
、メモリ（６）のアドレス指定をおこなう． また、コントローラ（１１）はスイッチなどの指令信号
により文字・パターンの書き込みまたは読み込みを指定
する．これにより、コントローラ（１１）は、メモリ（
６）　　シリアルパラレル変換回路（４）　　パラレル
シリアル変換回路（５）、水平カウンタ（９）、垂直カ
ウンタ（８）、分周回路（１０）、発振回路（７）を動
作状態もしくは非動作状態にする． また、上記コントローラ（１ｌ）は同期分離回路（３）
により供給される同期信号を基準にして、１フィールド
の始点で水平カウンタ（９）および垂直カウンタ（８）
のリセットをおこない、画面内のパターン、文字の位置
とメモリ（６）のアドレスとの相関をとる． つぎに、メモリ（６）に記憶された文字・パターン情報
のバックアップについて、第５図の構成をもとに説明す
る。

通常の動作時はメイン電源（ｌ７）が入るため、メモリ
（６）　　ゲートアレイ（ｌ５）、マイコン（ｌ６）に
それぞれメイン電源が供給され、メモリ（６）およびマ
イコン（１６）に内蔵のＲＡＭへの書き込み読み出しを
自由におこなうことができる。

一般に、カメラ一体型ＶＴＲなどにおいては、特に省電
力の要求があり、データ保持のためにバックアップ電源
（ｌ８）およびスイッチ回路（ｌ９）を設けて、メイン
電源（ｌ７）が入っていないとき、メモリ（６）および
マイコン（ｌ６）にバックアップ電源を供給する。

上記マイコン（ｌ６）のＲＡＭのデータは約２■の電圧
まで保持できるので、バックアップ電源（ｌ８）として
は約３ｖのリチウム電池が用いられる。

文字・パターン記憶再生装置におけるマイコン（ｌ６）
で保持するデータとしては、色指定、ページ指定などが
あり、このような文字・パターン記憶再生装置がカメラ
一体型ＶＴＲに搭載されている場合、そのほかにカウン
タ値、テープ残量値などがある。

［発明が解決しようとする課題］ 従来の文字・パターン記憶再生装置は、以上のように構
成されているので、メモリおよびマイコンの両方をバッ
クアップする必要があり、バックアップ電源の消耗が早
いという問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、バックアップ電源の消耗を少なくして、省電
力化を実現することができる文字・パターン記憶再生装
置を提供することを目的とする。

［課題を解決するための手段］ この発明に係る文字・パターン記憶再生装置は、メモリ
の文字・パターン情報を記憶再生する領域以外のアドレ
スをデコードするデコード回路を設け、そのデコードさ
れたアドレスをバックアップ領域として利用するように
構威したことを特徴とする． ［作用］ この発明によれば、文字・パターン情報を記憶再生する
メモリの所定の記憶再生領域以外のアドレスをデコード
して、そのデコードされたアドレスをバックアップ領域
として利用することができるので、マイコンにバックア
ップ電源を供給する必要がなくなり、バックアップシス
テムの省電力化を実現することができる． ［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
． 第１図はこの発明の一実施例による文字・パターン記憶
再生装置の構成を示すブロック図である。同図において
、（１）〜（ｌ５）は第４図に示す従来例と同一の構成
であるため、該当部分に同一の符号を付して、それらの
詳しい説明を省略する。

第１図において、（２０）はマイコンからの指令により
メモリ（６）の文字・パターン情報を記憶再生領域以外
のアドレスをデコードするアドレスデコード回路、（２
１）はマイコンからアドレスデコード回路（２０）への
バックアップデータ読み書き信号の人力端子である。

第２図は上記構成の文字・パターン記憶再生装置の電源
システムの構成を示すブロック図で、同図において、（
６）はメモリ、（ｌ５）はゲートアレイ、（ｌ６）はマ
イコン、（ｌ７）はメイン電源、（ｌ８）はバックアッ
プ電源、（１９）はスイッチ回路である． 第３図はメモリマップとパックアツブデータ読み書き信
号の一例を示した図であり、例えば、同図（＾）で示す
ように、垂直アドレス（２５Ｂ）　Ｘ水平アドレス（８
４）Ｘ８ビットのメモリマップの場合、有効画面領域は
同図に斜線を挿入して示したように、２４０ｘ６４＝１
　５３６０バイトであり、残る１６ｘ６４＝１０２４バ
イトの領域をバックアップ領域として利用することがで
きる．つぎに、上記構成の動作について説明する．￥Ｓ
１図において、文字・パターン情報の記憶の動作および
読み出して他のビデオ信号に重畳して出力する動作は、
既述した従来の文字・パターン記憶再生装置と同様であ
り、アドレスデコード回路（２０）だけが追加されてい
る。

ＮＴＳＣ方式の場合は１垂直走査（以下、Ｖと称す）が
２８２．５水平走査（以下、Ｈと称す）であるが、その
うち実際に画面上に表示するのは約２４０Ｈである。し
たがって、一般にメモリのアドレスは２進数であるので
、Ｈカウンタとして２５６が割り当てられ、差の１６Ｈ
分は使われていない。例えば、上記第３図（＾）に示す
ようなメモリマップの場合、１０２４バイトの領域は使
用されていない。

このうちの！６バイトをバックアップする場合には、１
６バイトのうちのどのバイトかを示すための４ビットと
８ビットのデータ（ＤＯ）〜（Ｄ７）と書き込みもしく
は読み出しを指定する１ビットの合計１３ビットで実現
することができる。

そして、メモリに記憶された文字・パターン情報を実際
にバックアップする場合、第３図（Ｂ）に示すように、
ゲートアレイ（１５）とマイコン（ｌ６）との間に亘っ
て、８ビットのデータ（ＤＯ〜０７）バックアップアド
レス、読み出し・書き込み制御信号を送受して、所定の
バックアップをおこなう。

［発明の効果］ 以上のように、この発明によれば、アドレスデコード回
路を追加して、メモリの文字・パターン情報を記憶再生
する領域以外のアドレスをマイコンのバックアップに利
用することにより、マイコンに対するバックアップ電源
の供給が不要になり、バックアップ電源の省電力化を実
現することができる。また、リチウム電池などのバック
アップ電源の耐久時間を延長化させることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例による文字・パターン記憶
再生装置の構成を示すブロック図、第２図はこの発明の
文字・パターン記憶再生装置の電源システムの構成を示
すブロック図、第３図はメモリマップおよびバックアッ
プデータ読み書き信号の説明図、第４図は従来の文字・
パターン記憶再生装置の構成を示すブロック図、第５図
は第４図の電源システムの構成を示すブロック図である
。 （２）・・・検出回路、（４）・・・シリアルパラレル
変換回路、（５）・・・パラレルシリアル変換回路、（
６）・・・メモリ、（１１）・・・コントローラ、（ｌ
３）・・・文字重畳回路、（２０）・・・アドレスデコ
ード回路。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ビデオ信号に重畳された文字・パターン情報を二
   値化する検出回路と、その二値化された信号をパラレル
   ディジタル信号に変換するシリアルパラレル変換回路と
   、そのパラレルディジタル信号を記憶するメモリと、こ
   のメモリから読み出したデータをシリアルディジタル信
   号に変換するパラレルシリアル変換回路と、そのシリア
   ルディジタル信号を他のビデオ信号に重畳して出力する
   重畳回路とを具備した文字・パターン記憶再生装置にお
   いて、上記メモリの文字・パターン情報を記憶再生する
   領域以外のアドレスをデコードするデコード回路を設け
   、そのデコードされたアドレスをバックアップ領域とし
   て利用するように構成したことを特徴とする文字・パタ
   ーン記憶再生装置。