JPH03278570A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特にホットキャリアによ
る性能劣化を防止するための所謂ＬＤＤ（Ｌｉｇｈｔｌ
ｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を有する絶縁ゲート
型電界効果トランジスタ（以下、ＬＤＤトランジスタと
いう）を具備したＭＯ３型半導体集積回路装置に関する
。

〔従来の技術〕

ＬＤＤ）ランジスタはドレイン近傍の不純物プロファイ
ルを制御して電界を緩和し、ホットキャリアそのものの
発生を抑制するもので、その構造は第４図（Ａ）に示す
ように、ドレインおよびソースの各々がゲート電極３に
対して自己整合的に形成された低濃度領域４とゲート電
極３の側壁絶縁膜５に対して自己整合的に形成された高
濃度領域６とを有する。なお、２はゲート絶縁膜であり
、７はフィールド絶縁膜である。

低濃度領域４の不純物濃度を下げるほど耐ホツトキャリ
ア性は向上するが、トランジスタのドライブ能力が低下
することになり、両者を考慮して領域４の不純物濃度は
決定される。領域４は低不純物濃度であるため、同領域
による比較的高抵抗ｒ　！＋１　＋　ｒ　９１が第４図
（Ｂ）に示すように高濃度領域６の抵抗ｒｂ２＋　　ｒ
ｓ２に直列に付加されることになる。

〔発明が解決しようとする課題〕

ところで、ＭＯ８型半導体集積回路装置に於いては、静
電気等のサージ電圧による内部トランジスタの破壊を防
止するために、第５図（Ａ）に示すような入力保護回路
が入力端子に対して設けられている。この入力回路は、
入力端子と各電源端子との間にドレイン−ソース電流路
が指定された二つのトランジスタを有し、各トランジス
タのゲートはソースに接続されている。

かかる入力保護回路を内部回路がＬＤＤ）ランシスタで
構成された集積回路に適用した場合、製造工程の共通化
から入力保護用トランジスタも内部のＬＤＤ）ランジス
タと同一構造とすることが一般的である。しかしながら
、この場合、入力保護回路が働いてサージ電圧を吸収す
ると、第５図（Ｂ）に示すように、サージ電流がドレイ
ンから低濃度領域４を介して基板１に流れることになる
。

前述のように耐ホツトキャリア性のために領域４の不純
物濃度はかなり低く、このため、領域４の高抵抗部分で
発熱が大きくなり、入力保護用トランジスタ自体が破壊
することとなる。

そこで、入力保護用トランジスタについては、低濃度領
域４を削除し高濃度領域６だけでソース、ドレインを形
成することが考えられるが、以下の問題が生じる。

すなわち、ＬＤＤ）ランジスタでは前述のように低濃度
領域４の存在のためドライブ能力が低くなり、これを補
うためにゲート絶縁膜２を薄く形成している。入力保護
用トランジスタについてもゲート絶縁膜２は薄く形成さ
れることになるが、同トランジスタのソース、ドレイン
を高濃度領域６だけで形成すると、ゲート絶縁膜２が薄
くなったためにゲート・ドレイン間の電界が強くなり、
その結果、入力端子での通常動作時のレベルをもった信
号の印加に対し、入力保護用トランジスタのドレイン近
傍で７バランシエブレークダウンが生じ、電流が流れて
しまう。すなわち、通常動作におけるスタンバイモード
での電力消費が大きくなる。ゲート絶縁膜を厚くすれば
そのような問題点を解決できるが、入力保護用トランジ
スタに対してだけ、ゲート絶縁膜を別工程で形成し、か
つ低濃度領域４を形成しないようにしなければならず、
製造工程が増大し、チップの価格をおし上げることにな
る。

したがって、本発明の目的は耐ホツトキャリア性と耐静
電破壊性をそれぞれ満足することができる二種類のトラ
ンジスタを備えた半導体装置を提供することにある。

本発明の他の目的は、製造工程を大幅に増大させること
なく、耐ホツトキャリア性をもったトランジスタと耐静
電破壊性をもったトランジスタの両方を有する半導体装
置の製造方法を提供することにある。

〔課題を解決するための手段〕

本発明による半導体装置は、第１および第２の絶縁ゲー
ト型電界効果トランジスタを有し、両トランジスタの少
なくともドレイン領域はチャンネル領域に面する低濃度
領域と当該領域に接してチャンネル領域側とは反対側に
形成された高濃度領域とを有し、かつ第１のトランジス
タの高濃度領域は第２のトランジスタの高濃度領域を形
成する不純物よりも大きな拡散係数の不純物を有するこ
とにより第１のトランジスタの低濃度領域のチャンネル
領域と高濃度領域との間の距離が第２のトランジスタの
それよりも短かいことを特徴とする。

本発明による製造方法は、第１および第２のトランジス
タの形成部分に各ゲート電極をマスクと１、て第１不純
物を低濃度にドープし、各ゲート電極の側壁に絶縁膜を
形成し当該絶縁膜をマスクとして第２のトランジスタの
形成部分に第２不純物を、第１トランジスタの形成部分
に第２不純物よりも大きい拡散係数の第３不純物を、そ
れぞれ高濃度にドープすることを特徴とする。

かくして、第１および第２の両トランジスタとも低濃度
領域を有するが、第１トランジスタの低濃度領域は第２
トランジスタのそれよりも抵抗値が小さくなり、耐静電
破壊性と耐ホツトキャリア性をそれぞれ満足することが
できる二種類のトランジスタをもった半導体装置が提供
される。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示す部分断面図である。本
実施例による半導体装置は複数の第１タイプのトランジ
スタＱ１と複数の第２タイプのトランジスタＱ２を有す
るが、図面にはそれぞれ１つずつ示されている。これら
トランジスタＱｌ。

Ｑ２はＰ型シリコン基板１に選択的に形成されたフィー
ルド絶縁膜７によって互いに絶縁されている。第２タイ
プのトランジスタＱ２はゲート絶縁膜２ａ、この上に形
成されたゲート電極３ａ、その側壁に形成された側壁絶
縁膜５のならびにＮ型のソース、ドレイン領域１１．１
２を有する。これらソース、ドレイン領域１１．１２は
両方ともチャンネル領域側に面する低濃度領域４＆と同
領域に接してチャンネル領域とは反対側に形成された高
濃度領域６ａとを有する。低濃度領域４ａと高濃度領域
６ａとの境界は、図面に点線で示すとおり、ゲート電極
３ａの側面端部からほぼ側壁絶縁膜５ａの厚さに相当す
る距離だけ離れている。

したがって、低濃度領域４ａをドレイン領域１２近傍の
電界を緩和する充分な低不純物濃度および不純物プロフ
ァイルとすることができる。かくして、第２タイプのト
ランジスタＱ２をホットキャリアの発生そのものを抑制
した、すなわち耐ホツトキャリア性が良好な内部トラン
ジスタとして使用することができる。一方、第１タイプ
のトランジスタＱ１は基本的に第２タイプのトランジス
タＱ２と同様にゲート絶縁膜２ｂ、その上に形成された
ゲート電極３ｂ、その側壁に形成された側壁絶縁膜５ｂ
、ならびにそれぞれ低濃度領域４ｂと高濃度領域８ｂで
なるＮ型のソース、ドレイン領域９，１０を有するが、
高濃度領域８ｂは高濃度領域６ａを構成する不純物より
も大きな拡散係数を有する不純物で構成されている。本
実施例では、領域８ｂおよび６ａのための不純物として
それぞれリンおよびヒ素を用いている。したがって、高
濃度領域８ｂは高濃度領域６ａに比して基板ｌの深さ方
向も水平方向もより広がって形成される。

この結果、低濃度領域４ｂと高濃度領域８ｂとの境界は
図面に点線で示すとおりゲート電極３ｂの側面端部の近
傍となり、低濃度領域４ｂの高濃度領域８ｂとチャンネ
ル領域との間の幅ｄ２は第２タイプのトランジスタＱ２
における低濃度領域４ｂの幅ｄ１に比してかなり小さく
なる。かくして、低濃度領域４ｂによる抵抗成分の値は
小さくなり、第１タイプのトランジスタＱ１を第５図（
Ａ）に示す入力保護用トランジスタに用いてもサージ電
流の吸収による入力保護用トランジスタ自身の破壊を防
止することができる。さらに、ゲート絶縁膜２ｂは第２
タイプのトランジスタＱ２のゲート絶縁膜２ａと同一の
厚さを有するが、低濃度領域４ｂの存在によってゲート
・ドレイン間の電界が弱められ、その結果、通常動作レ
ベルの電圧のドレイン１０への印加に対しドレイン１０
の近傍でのアベランシェブレークダウンは発生しない。

すなわち、スタンバイモードでの電力消費の増大も防止
できる。

第２図に本発明の他の実施例を示す。本実施例では第１
タイプのトランジスタＱ１のみを示しており、第１図と
同一構成部は同一番号を示しその説明を省略する。本ト
ランジスタＱ１においては、リンで構成された高濃度領
域８ｂの内に部分６ｂとして示すようにヒ素をさらにド
ープしている。

かかるヒ素のドープによりリンの増速拡散の効果が現わ
れ、高濃度領域８ｂはさらに広がって形成される。この
結果、低濃度領域４ｂの幅は第１図で示した幅ｄ２より
もさらに小さくなり、その抵抗値はさらに小さくなる。

したがって、このトランジスタＱ１を入力保護用トラン
ジスタとして用いることにより耐静電破壊性はさらに向
上する。

以上の説明では、第１タイプのトランジスタＱ１を入力
保護用トランジスタに用いた場合について説明したが、
同トランジスタＱ１は出力バッファを構成する出力トラ
ンジスタに用いてもよい。すなわち、出力トランジスタ
のドレインは出力端子に接続されており、同端子には静
電気等によるサージ電圧が印加される場合がある。出力
トランジスタはそのようなサージ電圧を自身で吸収して
おり、このとき、同トランジスタを第２のタイプのトラ
ンジスタＱ２で構成すると、低濃度領域４ａには高抵抗
のために同抵抗での発熱により破壊する場合がある。し
たがって、第１のタイプのトランジスタＱ＋を出力トラ
ンジスタとして用いることにより、ドライブ能力を犠牲
にすることなく耐静電破壊性が向上される。なお、この
場合出力トランジスタの耐ホツトキャリア性は多少劣る
が、出力トランジスタの耐ホツトキャリア性は内部トラ
ンジスタはど要求されないので問題はない。

次に、第１図に示した装置の製造工程の一例につき、第
３図を参照して説明する。

まず、第３図（Ａ）に示すようにＰ型のシリコン半導体
基板１に選択酸化によりＳｉｇｈのフィールド酸化膜７
を選択的に設け、第１および第２タイプのトランジスタ
Ｑ、、Ｑ２を形成するための領域す、ａをそれぞれ区画
する。次に第３図（Ｂ）のように熱酸化を施して各領域
ａ、ｂにＳｉＯ２のゲート酸化膜２ａ、２ｂを同時に形
成し、その後者ゲート酸化膜２ａ、２ｂ上に多結晶シリ
コンでなるゲート電極３ａ、３ｂを形成する（第３図（
Ｃ））。次に第３図（Ｄ）に示すように、フィールド酸
化膜７とゲート電極３ａ、３ｂとをマスクにして半導体
基板ｌに第１不純物としてのリンをイオン注入し、熱処
理を行って低濃度領域４ａ、４ｂを形成する。この後、
第３図（Ｅ）に示すようにＣＶＤ法により全表面上にＳ
ｉＯ２の絶縁膜９を形成し、しかる後、ゲート電極３ａ
、３ｂの上表面が露出するまで異方性ドライエツチング
により絶縁膜９をエツチングする。この結果、第３図（
Ｇ）のように各ゲート電極３ａ、３ｂの側面に側壁絶縁
膜５ａ、５ｂが形成される。次に、領域ａすなわち第２
タイプのトランジスタＱ、の形成部分をフォトレジスト
等のマスク材１０ａで覆い、このマスク材１０ａ、ゲー
ト電極３ｂ、側壁絶縁膜５ｂおよびフィールド絶縁膜７
をマスクとして領域すの基板１に選択的に第２の不純物
としてのリンをイオン注入する（第３図（Ｈ））。マス
ク材１０ａを除去し熱処理を施すことにより、第１タイ
プのトランジスタＱ、の高濃度領域８を形成する。次に
、領域すを覆うフォトレジストのマスク材１０ｂを新た
に形成しく第３図（１））、このマスク材３ｂ、ゲート
電極３ａ、側壁絶縁膜５ａおよびフィールド絶縁膜７を
マスクとして領域ａの基板部分に選択的にリンよりも拡
散係数の小さい第３の不純物としてのヒ素をイオン注入
（第３図（Ｊ））。マスク材１０ｂを除去し、熱処理を
行うことにより第２タイプのトランジスタＱ２の高濃度
領域６を形成する。このときの熱処理等によって高濃度
領域８ｂのリンは再拡散し、低濃度領域４ｂの幅を小さ
くする。かくして、第１図に示した構造が得られる。

第３図（＋）に示した工程を省略し、マスク材１０ｂを
形成することなくヒ素を両トランジスタの形成領域にド
ープすることにより第２図に示したトランジスタが得ら
れる。

このように、わずかな工程の追加だけで耐ホ。

トキャリア性に優れた第２タイプのトランジスタとドラ
イブ能力を低下することなく耐静電破壊性に優れた第１
タイプのトランジスタが製造できる。

本発明はＰチャンネル型トランジスタの場合についても
同様に適用できることは言うまでもない。

〔発明の効果〕

以上説明したように本発明によれば、耐ホツトキャリア
性が優れたタイプのトランジスタと耐電流破壊性に優れ
たタイプのトランジスタとの両方を備えた半導体装置が
提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す部分断面図、第２図は
本発明の他の実施例を示す部分断面図、第３図（Ａ）乃
至（Ｊ）は第１図の装置の製造工程断面図、第４図（Ａ
）は従来例の断面図、第４図（Ｂ）は従来例の等価回路
図、第５図（Ａ）は入力保護回路を示す回路図、第５図
（Ｂ）は入力保護が働いている時のサージ電流通路を示
すトランジスタの断面図である。 １・・・・・・半導体基板、２ａ、２ｂ・・・・・・ゲ
ート酸化膜、３ａ、３ｂ・・・・・・ゲート電極、４ａ
、４ｂ・・・・・・ソース、ドレインの低濃度領域、５
ａ、５ｂ・・・・・・側壁絶縁膜、６ａ・・・・・・ソ
ース、ドレインの高濃度領域、７・・・・・・フィール
ド酸化膜、８ｂ・・・・・・ソース。 ドレインの高濃度領域。

Claims (4)

【特許請求の範囲】
1. （１）第１および第２の絶縁ゲート型電界効果トランジ
   スタを有し、両トランジスタの少なくともドレイン領域
   はチャンネル領域側に面する低濃度領域と当該領域に接
   して前記チャンネル領域側とは反対側に形成された高濃
   度領域とを有し、かつ前記第１のトランジスタの前記高
   濃度領域は、前記第２のトランジスタの高濃度領域の不
   純物よりも大きな拡散係数を有する不純物を含むことに
   より前記第１のトランジスタの前記低濃度領域の前記チ
   ャンネル領域と前記高濃度領域との間の距離が前記第２
   のトランジスタの前記低濃度領域のそれよりも短かいこ
   とを特徴とする半導体装置。
2. （２）特許請求の範囲第１項記載の半導体装置において
   、前記第１のトランジスタの前記高濃度領域は前記第２
   のトランジスタの前記高濃度領域の不純物と同じ拡散係
   数の不純物をさらに含むことを特徴とする半導体装置。
3. （３）一導電型の半導体基板に第１および第２のトラン
   ジスタをそれぞれ形成するための第１および第２の形成
   領域を区画する工程と、これら第１および第２の形成領
   域上にゲート絶縁膜を介して第１および第２のゲート電
   極をそれぞれ形成する工程と、前記第１および第２のゲ
   ート電極をマスクにして前記第１および第２の、形成領
   域に反対導電型の第１不純物を低濃度にそれぞれ選択的
   にドープする工程と、前記第１および第２のゲート電極
   の側壁に絶縁膜をそれぞれ形成する工程と、前記第１の
   ゲート電極の側壁絶縁膜をマスクとして前記第１の形成
   領域に前記反対導電型の第２不純物を高濃度に選択的に
   ドープする工程と、前記第２のゲート電極の側壁絶縁膜
   をマスクとして前記第２の形成領域に前記反対導電型の
   第３不純物を高濃度に選択的にドープする工程とを有し
   、前記第２不純物は前記第３不純物よりも大きな拡散係
   数を有することを特徴とする半導体装置の製造方法。
4. （４）前記第３不純物をドープする工程と同時に前記第
   １の形成領域にも前記第３不純物を選択的にドープする
   ことを特徴とする特許請求の範囲第４項記載の半導体装
   置の製造方法。