JPH03279871A - Reactive power measuring instrument - Google Patents
Reactive power measuring instrumentInfo
- Publication number
- JPH03279871A JPH03279871A JP8151790A JP8151790A JPH03279871A JP H03279871 A JPH03279871 A JP H03279871A JP 8151790 A JP8151790 A JP 8151790A JP 8151790 A JP8151790 A JP 8151790A JP H03279871 A JPH03279871 A JP H03279871A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- circuits
- voltage
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、交流無効電力を測定する測定手段に利用する
。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is applied to a measuring means for measuring AC reactive power.
本発明は、無効電力の測定装置において、ディジタル化
された電流および電圧信号を一時記憶し、それぞれの信
号の読み出しタイミングに差を持たせて電流信号または
電圧信号のいずれかに電気角π/2の遅れを与えること
により、遅延要素としてのアナログ積分器の使用を不要
にすることができるようにしたものである。The present invention provides a reactive power measurement device that temporarily stores digitized current and voltage signals, and differentiates the readout timing of each signal so that either the current signal or the voltage signal is converted into an electrical angle of π/2. By providing a delay of , it is possible to eliminate the need to use an analog integrator as a delay element.
従来の測定手段では、第3図に示すように、電圧信号入
力回路11および電流信号入力回路21を経由して被測
定端から与えられる交流電圧を表すアナログ信号または
交流電流を表すアナログ信号の一方をアナログ積分器6
を経由させて信号周期の四分の−に相当する位相遅れを
生じさせ、演算回路7での演算結果を無効電力として表
示している。In the conventional measuring means, as shown in FIG. 3, one of an analog signal representing an alternating voltage or an analog signal representing an alternating current is applied from the end to be measured via a voltage signal input circuit 11 and a current signal input circuit 21. The analog integrator 6
A phase delay corresponding to a quarter of the signal period is caused by passing through the signal, and the calculation result in the calculation circuit 7 is displayed as reactive power.
しかし、このような従来例装置では、高価なフィルタを
必要とし、また、広範囲の周波数帯にわたり正確に位相
遅れを生じさせるフィルタの実現には技術的な困難を伴
う欠点がある。However, such a conventional device requires an expensive filter, and has the drawback that it is technically difficult to realize a filter that accurately generates a phase delay over a wide range of frequency bands.
本発明は、このような欠点を除去するもので、アナログ
積分器を構成要素に持たない無効電力測定装置を提供す
ることを目的とする。The present invention aims to eliminate such drawbacks and provides a reactive power measuring device that does not include an analog integrator as a component.
本発明は、被測定端の交流の電圧を表すアナログ信号を
入力する第一の入力回路と、前記被測定端の交流の電流
を表すアナログ信号を人力する第二の入力回路と、前記
二つの入力回路に入力した値から、無効電力を演算する
演算回路とを備えた電力測定装置において、前記二つの
入力回路には、それぞれ、入力するアナログ信号を所定
周期でサンプリングしてディジタルデータに変換するア
ナログ・ディジタル変換回路を含み、前記演算回路は、
このディジタルデータを一時蓄積する記憶回路と、この
記憶回路に蓄積されたディジタルデータから、電圧に対
応するデータと電気角π/2だけ位相が遅れたタイミン
グの電流に対応するデータとを読み出してその積の時間
積分平均を演算する手段とを含むことを特徴とする。The present invention comprises: a first input circuit that inputs an analog signal representing an alternating current voltage at the end to be measured; a second input circuit that inputs an analog signal representing an alternating current at the end to be measured; In a power measuring device equipped with an arithmetic circuit that calculates reactive power from a value input to an input circuit, the two input circuits each sample an input analog signal at a predetermined period and convert it into digital data. The arithmetic circuit includes an analog-to-digital conversion circuit, and the arithmetic circuit includes:
A memory circuit temporarily stores this digital data, and from the digital data stored in this memory circuit, data corresponding to the voltage and data corresponding to the current whose phase is delayed by an electrical angle π/2 are read out. and means for calculating a time-integrated average of the product.
また、前記記憶回路は、前記二つの入力回路の出力にそ
れぞれ接続され、それぞれ前記アナログ・ディジタル変
換回路のクロック信号に同期するクロック信号により書
き込みが行われる二つの先入れ先出し記憶回路であり、
前記演算する手段は、この二つの先入れ先出し記憶回路
に互いに前記4分の1周期だけ起動時刻が相違するクロ
ック信号を読み出しクロック信号として供給する手段を
含むことができる。Further, the storage circuits are two first-in, first-out storage circuits connected to the outputs of the two input circuits, and in which writing is performed using clock signals synchronized with the clock signals of the analog-to-digital conversion circuits, respectively,
The calculating means may include means for supplying, as read clock signals, clock signals whose starting times differ from each other by the one-fourth cycle to the two first-in, first-out storage circuits.
アナログ信号として人力される電流および電圧の瞬時値
はサンプリング定理を満足する周期でサンプリングされ
てディジタル信号に変換され、それぞれが同一のタイミ
ングでJ己憶回路に一時記憶される。電圧瞬時値に対応
するデータとこの電圧瞬時値の位相から電気角π/4分
の位相差の電流瞬時値に対応するデータとがこの記憶回
路の内容から同一のタイミングで読み出され、複数個の
周期にわたり読み出された二つのデータの積の平均値が
演算される。この演算結果が無効電力とじて表示される
。Instantaneous values of current and voltage input manually as analog signals are sampled at a period that satisfies the sampling theorem and converted into digital signals, and each is temporarily stored in a memory circuit at the same timing. Data corresponding to an instantaneous voltage value and data corresponding to an instantaneous current value with a phase difference of π/4 electrical angle from the phase of this instantaneous voltage value are read out from the contents of this storage circuit at the same timing, and a plurality of data are read out at the same timing. The average value of the product of the two data read over the period of is calculated. This calculation result is displayed as reactive power.
以下、本発明の一実施例を図面に基づき説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.
まず、この実施例の構成を第1図に基づき説明する。こ
の実施例は、第1図に示すように、被測定端の交流電圧
を表すアナログ信号を入力する第一入力回路1と、この
被測定端の交流電流を表すアナログ信号を人力する第二
人力回路2と、演算回路3と、入力するアナログ信号の
周期を測定する周期測定手段4と、この演算回路3の演
算結果を表示する表示器5とを備え、ここで、第一入力
回路1は、電圧信号入力回路11と、電圧信号入力回路
11の出力を所定のサンプリング周期でサンプリングし
てディジタルデータに変換する第一アナログディジタル
変換器12とを備え、また、第二人力回路2は、電流信
号入力回路21と、電流信号入力回路21の出力を所定
のサンプリング周期でサンプリングしてディジタルデー
タに変換する第二アナログディジタル変換器22とを備
え、また、演算回路3は、第一アナログディジタル変換
器12で変換されたディジタルデータを一時蓄積する第
一記憶回路31と、第二アナログディジタル変換器22
で変換されたディジタルデータを一時蓄積する第二記憶
回路32と、第一記憶回路31および第二記憶回路32
に一時蓄積されたデータから電圧に対応するデータと周
期測定手段4の測定結果に応じてこの電圧に対して信号
周期の四分の−に相当の位相差を持つ電流に対応するデ
ータとを読み出すクロック信号を発生するクロック発生
部34を含み、第一記憶回路31および第二記憶回路3
2から読み出したデータの積を求め、この積の複数個(
少なくとも入力するアナログ信号の1周期以上に含まれ
る個数で周期の整数倍である個数)の和の平均値を演算
する演算部33とを備える。First, the configuration of this embodiment will be explained based on FIG. As shown in FIG. 1, this embodiment consists of a first input circuit 1 that inputs an analog signal representing the AC voltage at the end to be measured, and a second input circuit 1 to manually input the analog signal representing the AC current at the end to be measured. The first input circuit 1 includes a circuit 2, an arithmetic circuit 3, a period measuring means 4 for measuring the period of an input analog signal, and a display 5 for displaying the calculation result of the arithmetic circuit 3. , a voltage signal input circuit 11, and a first analog-to-digital converter 12 that samples the output of the voltage signal input circuit 11 at a predetermined sampling period and converts it into digital data. The arithmetic circuit 3 includes a signal input circuit 21 and a second analog-to-digital converter 22 that samples the output of the current signal input circuit 21 at a predetermined sampling period and converts it into digital data. a first storage circuit 31 that temporarily stores digital data converted by the converter 12; and a second analog-to-digital converter 22.
a second storage circuit 32 that temporarily stores digital data converted by the first storage circuit 31 and a second storage circuit 32;
The data corresponding to the voltage is read out from the data temporarily stored in the data, and the data corresponding to the current having a phase difference corresponding to a quarter of the signal period with respect to this voltage is read out according to the measurement result of the period measuring means 4. It includes a clock generation section 34 that generates a clock signal, and includes a first storage circuit 31 and a second storage circuit 3.
Find the product of the data read from 2, and calculate multiple pieces of this product (
and a calculation unit 33 that calculates the average value of the sum of the number of signals included in at least one period or more of the input analog signal and which is an integral multiple of the period.
次に、この実施例の動作を第1図および第2図に基づき
説明する。Next, the operation of this embodiment will be explained based on FIGS. 1 and 2.
電圧信号入力回路11および電流信号入力回路21を経
由して被測定端の交流電圧を表すアナログ信号および交
流電流を表すアナログ信号を入力する(ステップSl)
。一方、このアナログ信号の周期を周期測定手段4で測
定する(ステップS2)。An analog signal representing the AC voltage at the end to be measured and an analog signal representing the AC current are input via the voltage signal input circuit 11 and the current signal input circuit 21 (step Sl).
. On the other hand, the period of this analog signal is measured by the period measuring means 4 (step S2).
ステップS1で入力した二つのアナログ信号は第一アナ
ログディジタル変換器12および第二アナログディジタ
ル変換器22でその瞬時値が所定の周期でサンプリング
され、この二つのサンプリング値は二つのディジタルデ
ータに変換され(ステップS3)、この二つのディジタ
ルデータのそれぞれは、二つのアナログディジタル変換
器12および22のサンプリング周期に同期したクロッ
ク信号で第一記憶回路31および第二記憶回路32に書
き込まれる(ステップS4)。この第一記憶回路31お
よび第二記憶回路32に入力するアナログ信号のN +
0.25(ただし、Nは1.2.3、 とする。)の周
期分のディジタルデータが書き込まれる(ステップ35
)。The instantaneous values of the two analog signals input in step S1 are sampled at a predetermined period by the first analog-to-digital converter 12 and the second analog-to-digital converter 22, and these two sampled values are converted into two digital data. (Step S3), each of these two digital data is written into the first storage circuit 31 and the second storage circuit 32 using a clock signal synchronized with the sampling period of the two analog-digital converters 12 and 22 (Step S4) . N + of the analog signal input to the first storage circuit 31 and the second storage circuit 32
Digital data for a period of 0.25 (N is 1.2.3) is written (step 35).
).
書き込みクロック信号と同一のタイミングのクロック信
号で第一記憶回路31の格納内容を読み出し、また、書
き込みクロック信号に対してアナログ信号の周期の四分
の−の周期に相当の時間差を持つタイミングのクロック
信号で第二記憶回路32の格納内容を読み出しくステッ
プS6)、この読み出した二つのディジタルデータの積
を求め、さらに、この積の複数個(入力するアナログ信
号の1以上の周期に含まれる個数)の平均に相当の無効
電力値を求め(ステップS7)、この演算結果を表示器
5に表示する(ステップ38)。The stored contents of the first storage circuit 31 are read using a clock signal having the same timing as the write clock signal, and a clock having a timing that is equivalent to a period of -4 of the period of the analog signal with respect to the write clock signal. Step S6) to read out the contents stored in the second storage circuit 32 using the signal, calculate the product of the two read digital data, and calculate the number of pieces of this product (the number included in one or more periods of the input analog signal). ) is calculated (step S7), and the result of this calculation is displayed on the display 5 (step 38).
この実施例を構成する第一記憶回路または第二記憶回路
のいずれかに先入れ先出し記憶回路またはディジタル遅
延素子を用いて他はAD変換したままのデータを用いて
も、本発明を実施することができる。この場合には、表
示器にリアルタイムで表示することができる。The present invention can be carried out by using a first-in-first-out storage circuit or a digital delay element in either the first storage circuit or the second storage circuit constituting this embodiment, and using data that has been A/D converted for the rest. . In this case, the information can be displayed on the display in real time.
〔発明の効果]
本発明は、以上説明したように、入力量の一方に遅延を
与える手段としてのフィルタを省きメモリで代用するの
で、コストを低減できる効果と、入力が広範囲の周波数
帯にわたっても、技術的な困難を伴わずに装置を実現で
きる効果とがある。[Effects of the Invention] As explained above, the present invention eliminates the filter as a means for delaying one of the input amounts and uses a memory instead, so it has the effect of reducing costs and the ability to input data over a wide range of frequency bands. This has the effect that the device can be realized without any technical difficulties.
第1図は、本発明実施例の構成を示すプロ1.り構成図
。
第2図は、本発明実施例の動作を示すフローチャート。
第3図は、従来例の構成を示すブロック構成図。
1・・・第一入力回路、2・・・第二人力回路、3.7
・・・演算回路、4・・・周期測定手段、5・・・表示
器、6・・・アナログ積分器、11・・・電圧信号入力
回路、12・・・第一アナログディジタル変換器、21
・・・電流信号入力回路、22・・・第二アナログディ
ジタル変換器、31・・・第一記憶回路、32・・・第
二記憶回路、33・・・演算部、34・・・クロック発
生部。FIG. 1 is a diagram showing the configuration of an embodiment of the present invention. Configuration diagram. FIG. 2 is a flowchart showing the operation of the embodiment of the present invention. FIG. 3 is a block configuration diagram showing the configuration of a conventional example. 1...First input circuit, 2...Second human power circuit, 3.7
... Arithmetic circuit, 4... Period measuring means, 5... Display, 6... Analog integrator, 11... Voltage signal input circuit, 12... First analog-to-digital converter, 21
. . . Current signal input circuit, 22 . Department.
Claims (1)
る第一の入力回路と、 前記被測定端の交流の電流を表すアナログ信号を入力す
る第二の入力回路と、 前記二つの入力回路に入力した値から、無効電力を演算
する演算回路と を備えた電力測定装置において、 前記二つの入力回路には、それぞれ、入力するアナログ
信号を所定周期でサンプリングしてディジタルデータに
変換するアナログ・ディジタル変換回路を含み、 前記演算回路は、 このディジタルデータを一時蓄積する記憶回路と、 この記憶回路に蓄積されたディジタルデータから、電圧
に対応するデータと電気角π/2だけ位相が遅れたタイ
ミングの電流に対応するデータとを読み出してその積の
時間積分平均を演算する手段と を含むことを特徴とする無効電力測定装置。 2、前記記憶回路は、前記二つの入力回路の出力にそれ
ぞれ接続され、それぞれ前記アナログ・ディジタル変換
回路のクロック信号に同期するクロック信号により書き
込みが行われる二つの先入れ先出し記憶回路であり、 前記演算する手段は、この二つの先入れ先出し記憶回路
に互いに前記4分の1周期だけ起動時刻が相違するクロ
ック信号を読み出しクロック信号として供給する手段を
含む 請求項1記載の無効電力測定装置。[Claims] 1. A first input circuit into which an analog signal representing an alternating current voltage at the end to be measured is input; and a second input circuit into which an analog signal representing an alternating current at the end to be measured is input. , a power measuring device comprising an arithmetic circuit that calculates reactive power from values input to the two input circuits, each of the two input circuits has a digital signal that is sampled at a predetermined period from an input analog signal. The arithmetic circuit includes a storage circuit that temporarily stores this digital data, and converts the digital data stored in the storage circuit into data corresponding to voltage and electrical angle π/2. 1. A reactive power measuring device comprising: means for reading out data corresponding to a current whose phase is delayed by a certain amount, and calculating a time-integrated average of the product thereof. 2. The memory circuits are two first-in, first-out memory circuits that are connected to the outputs of the two input circuits and are written using clock signals that are synchronized with the clock signals of the analog-to-digital conversion circuits, respectively, and perform the calculation. 2. The reactive power measuring device according to claim 1, wherein the means includes means for supplying, as readout clock signals, clock signals whose starting times differ from each other by the one-fourth period to the two first-in, first-out storage circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8151790A JPH03279871A (en) | 1990-03-29 | 1990-03-29 | Reactive power measuring instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8151790A JPH03279871A (en) | 1990-03-29 | 1990-03-29 | Reactive power measuring instrument |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03279871A true JPH03279871A (en) | 1991-12-11 |
Family
ID=13748538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8151790A Pending JPH03279871A (en) | 1990-03-29 | 1990-03-29 | Reactive power measuring instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03279871A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104535829A (en) * | 2014-12-30 | 2015-04-22 | 宁波新尚智能电气有限公司 | Reactive power calculation method |
-
1990
- 1990-03-29 JP JP8151790A patent/JPH03279871A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104535829A (en) * | 2014-12-30 | 2015-04-22 | 宁波新尚智能电气有限公司 | Reactive power calculation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06258362A (en) | Electronic electricity meter | |
| JPS62101112A (en) | Sampling frequency conversion circuit | |
| JPH03279871A (en) | Reactive power measuring instrument | |
| US6496783B1 (en) | Electric power calculation system | |
| JPH0455273B2 (en) | ||
| JPS5819068B2 (en) | Denshiki Denryokuriyokei | |
| JP3026533B2 (en) | Reactive energy meter | |
| JPH03263924A (en) | Digital measuring method and device for periodical signal | |
| JPH0711544B2 (en) | Electronic phase shift circuit and electronic reactive energy meter | |
| JPH04105073A (en) | Measuring device for effective value | |
| JPS6222075A (en) | Ac measuring instrument | |
| JPH0798336A (en) | Sampling type measuring device | |
| JPH04131769A (en) | Sampling type electric power meter | |
| JPS60205377A (en) | Wattmeter | |
| JPH0541947B2 (en) | ||
| SU1765779A1 (en) | Digital frequency meter | |
| JPH04110669A (en) | Sampling-type measuring equipment | |
| JPH03274470A (en) | Power measuring apparatus | |
| JPS62161061A (en) | Power measurement method | |
| SU1040432A1 (en) | Phase shift meter (its versions) | |
| JPH04299269A (en) | Measuring apparatus for wide-band effective value | |
| JPH0635184Y2 (en) | FFT analyzer | |
| JPH0630779U (en) | LCR tester | |
| SU1448305A1 (en) | Meter of parameters of rxcx(rxlx) two-pole networks | |
| JPS60244870A (en) | AC signal calculation measurement method |