JPH03280420A - 半導体薄膜の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体薄膜の製造方法、詳しくは大面積のガ
ラス基板上にポリシリコンの結晶薄膜を形成する方法に
関する。

［従来技術とその課題］ 液晶デイスプレィ等の表示素子の駆動方法として種々の
ものがあるが、なかでもマトリクス方式は高画質化、大
表示容量化が可能なことから近年、注目を集めている。

この方式は、透明なガラス基板上に半導体薄膜を形成し
、この半導体薄膜中にマトリクス状に薄膜ダイオードや
薄膜トランジスタ等のスイッチング素子を配列してなる
基板を作成し、スイッチング素子によって各画素となる
液晶セルを直接駆動するものである。

第９図は、スイッチング素子として薄膜トランジスタ１
０を用いたマトリクス駆動型液晶デイスプレィの等価回
路を示したものである。第９図中、符号１１・・は走査
線、符号１２・・は信号線、符号１３・・・は液晶セル
である。そして各走査線＋１と信号線１２とによって区
画された部分に、スイッチング素子としての薄膜トラン
ジスタｌＯと、それに接続された液晶セル１３とを、そ
れぞれ配設して液晶デイスプレィの一画素か構成されて
いる。

このような液晶デイスプレィの等価回路は、透明なガラ
ス基板上に形成された半導体薄膜中に形成される。この
半導体薄膜の材料としては、プラズマＣＶＤ法による水
素化アモルファスシリコン薄膜が主に用いられる。これ
はプラズマＣＶＤ法によれば、対角の大きさが数インチ
程度で、走査線１１および信号線１２が各々数百本、全
画素数が数十五個程度の液晶デイスプレィの基板となる
大面積のアモルファスシリコン薄膜をガラスの軟化点以
下の低温で形成が可能であるためである。

ところで近年、大画面のデイスプレィへの要求か高まり
つつあるが、走査線Ｉｆと信号線１２とが各々千木以上
で全画素数が数百五個以上にも達する大画面の液晶デイ
スプレィを製造するには、キャリア移動度が大きな半導
体薄膜中に、スイッチング速度の高い薄膜トランジスタ
ＩＯを製造する必要がある。

ところが上記水素化アモルファスシリコン薄膜は、キャ
リア移動度が高々Ｉｃｍ’／ｖｓと小さいので、スイッ
チング速度の向上に限界かある。よってキャリア移動度
かより大きなポリノリコン薄膜を用いることが提案され
ている。

このポリシリコン薄膜は、ＬＰＣＶＤ法（ＬｏｗＰｒｅ
ｓｓｕｒｅ　Ｃｈｅ＋ｎ１ｃａｌ　Ｖａｐｏｒ　Ｄｅｐ
ｏｓｉｔｉｏｎ）やレーザアニール法によって形成でき
る。

ＬＰＣＶＤ法は、シランガスを原料として加熱されたガ
ラス基板上に直接ポリシリコン薄膜を形成する方法であ
る。ところが薄膜形成温度をガラスの軟化点以上にする
ことができないので、このＬＰＣＶＤ法ではポリシリコ
ン薄膜の結晶粒を十分に成長させることができない。半
導体薄膜のキャリア移動度は、結晶粒径の大きさとその
結晶性に依存しているので、ＬＰＣＶＤ法によるポリシ
リコン薄膜のキャリア移動度もアモルファス薄膜のＩＯ
倍程度が限界であった。

一方、レーザアニール法は、ガラス基板上に予め形成さ
れた半導体薄膜にレーザ光を照射して溶融再結晶化させ
る方法であるため、結晶性の良Ｌ）結晶粒を十分に成長
させることができる。このためキャリア移動度を１００
　ｃｍ’／　ｖｓ以上にすることかでき、画素数か数百
万個に達する液晶デイスプレィの駆動に十分なスイッチ
ング速度の素子を形成できる。しかしながらこのレーザ
アニール法は、各画素に対応してレーザ光を照射するの
で、たとえ一画素あ１こりの処理時間か１秒たとしても
数百万個の画素を有する基板を処理するには膨大な時間
を要するので、量産に適さないという問題があった。

この発明は上記課題を解決するためになされ几ものであ
って、大面積のガラス基板上に結晶粒径が大きく、かつ
結晶性の良好なポリノリコン薄膜をマトリクス状に高ス
ループツトで形成する方法を提供することを目的として
いる。

５課題を解決するための手段〕 この発明の請求項１記載の半導体薄膜の製造方法は、カ
ラス基板上にノリコン薄膜層を形成し、スズ微粒子を有
機溶媒に分散させてなるペーストを上記シリコン薄膜層
上に塗布し１こ後、このガラス基板を２３２°Ｃ以上に
加熱した後、徐冷することを解決手段とし、さらにこの
発明の請求項２記載の製造方法は、スズ微粒子を有機溶
媒に分散させでなるペーストをシリコン薄膜層上にマト
リクス状に塗布することを解決手段とした。

１作用　］ スズを有機溶媒中に分散してなるペーストをシリコン薄
膜上に塗布した後、加熱すると、ペーストか塗布された
部分においてシリコン−スズの二元合金の融液層が形成
される。ついでこれを徐冷すると、ガラス基板よりも熱
伝導率の大きな融液層側から冷却されるので、融液層の
表面からガラス基板側へ向ってノリコンの結晶を成長さ
せることができる。

以下、この発明の詳細な説明する。

この発明の半導体薄膜の製造方法は、■ガラス基板上に
ノリコン薄膜を形成する基板形成工程と、■上記ノリコ
ノ薄膜上にペーストを塗布する塗布工程と、■ペースト
が塗布され１こ基板を加熱する加熱工程と、■加熱され
た基板を徐冷する冷却工程とからなるものである。

以下、工程順に説明する。

第１図ないし第５図は、この発明の製造方法を工程順に
示したものである。

■基板形成工程 まず第１図に示したように、表面が平滑なガラス基板ｌ
を用意する。このガラス基板ｌを洗剤および酸の水溶液
で順次洗浄して、表面を清浄にする。

ついでこのガラス基板ｌ上に、第２図に示したように、
シリコン薄膜層２を１〜２μ會の膜厚にて形成する。こ
のシリコン薄膜層２は、アモルファスシリコン薄膜とポ
リシリコン薄膜のいずれであっても良い。このようなシ
リコン薄膜層２はプラズマＣＶＤ法やＬＰＣＶＤ法等の
公知手段によって形成するとかできる。

■塗布工程 次に第３図に示したように、シリコン薄膜層２上にスズ
塗布層３をマトリクス状に形成する。

このようなスズ塗布層３を形成するには、粒径１μｍ以
下のスズ微粒子をポリビニルアルコール等の有機溶媒中
に分散させてなるペーストを、凸版印刷法、凹版印刷法
、スクリーン印刷法等の各種印刷法等によって塗布する
方法を好適に用いることができる。印刷法と塗布条件と
は、ペーストの厚さの制御性、各マトリクスに対応する
パターン形成能力、大面積基板上への塗布領域の位置制
御性等によって適宜選択することができる。またスズ塗
布層３のパターンおよびそのピッチは、スズ塗布層３が
溶融した際に周囲に広がることを考慮して、隣接したス
ズ塗布層３．３が互いに接触しないように設定する必要
がある。

なお第３図に示した例にあっては、スズ塗布層３を、シ
リコン薄膜層２上にマトリクス状に塗布したが、この発
明の製造方法はこの例に限られるものではなく、シリコ
ン薄膜層２の全面にスズ塗布層３を形成しても良い。

■加熱工程 次にスズ塗布層３が形成されたガラス基板ｌに加熱処理
を施す。この加熱工程は、ノリコン薄膜層２とスズ塗布
層３とを加熱して、シリコン−スズ二元合金の融液層４
を形成するためのものである。この工程は後述する■冷
却工程と連続してたとえば窒素等の不活性雰囲気に保た
れた電気炉中にて行うことができる。

電気炉を用いた場合の加熱−冷却の温度条件の一例を第
６図に示した。昇温はガラス基板ｌに熱歪が発生しない
ように＋１０℃／分程度の緩やかなものであって、シリ
コンとスズとの二元合金が融解する温度Ｔ以上に加熱す
る。この温度Ｔは第７図より求めることができる。

第７図は、シリコン（Ｓ　ｉ）とスズ（Ｓｎ）との二元
合金の状態図である。第７図より明らかなように、スズ
リッチの二元合金融液においては、２３２℃でシリコン
の固相すなわち結晶が析出するので、この加熱工程にお
ける昇温下限は２３２℃以上、上限はガラスの軟化点未
満とする。

そしてこの温度Ｔ以上の温度でガラス基板１を数分間保
持すると、シリコン薄膜２とその上に形成されたスズ塗
布層３とが溶融して、第４図に示したようにマトリクス
状の融液層４が形成される。

なお融液層４は、スズ塗布層３が形成された真］；／７
’ｌ　　Ｍ　　Ｏ／７）Ｘｉ　　Ｉ＋　　１’／　　２
蔽　＊　　Ｑ　　／７）２．　　す７　ニーＪ”フ　　
プ　徐　ノに　１ｉ３の周辺のシリコン薄膜２を共に溶
融して形成されるものであるので、その面積はスズ塗布
層３のそれもよりも大きくなる。

■冷却工程 ついで融液層４が形成されたガラス基板１を徐冷する。

降温しまた、昇温時と同様に一１Ｏ℃／分程度の緩やか
なものとする。ノリコンースズ合金の熱伝導率はガラス
のそれよりも大きいのて、融液層４の表面からガラス基
板１に向って温度分布が生じ、まず最初に融液層４の表
面からシリコンの結晶が析出する。そして冷却されると
ともに、このシリコンの結晶がガラス基板ｌ側へ向って
成長するので、第５図に示したように、ノリコン薄膜２
中にマトリクス状にポリノリコン薄膜層５か形成される
。

このようにして形成されたポリノリコン薄膜層５は、融
液層４の表面に析出した結晶を核として成長させたもの
であるので、結晶粒径がｌＯμｍ程度と大きく、かつ結
晶性の良いものとなる。よっとなり、レーザアニール法
によって形成されたポリノリコノ薄膜と同程度もしくは
それ以上のキャリア移動度を有するポリノリコノ薄膜と
することができる。

この発明の製造方法では、ノリコン−スズ合金の融液層
４からシリコンの結晶を析出させてポリノリコノ薄膜層
５とするが、このシリコンの結晶粒は融液層４の表面側
から成長するので、ポリノリコノ薄膜層５の表面におけ
るスズの混入は数ｐｐｍ以下でノリコン濃度はほぼ１０
０％である。またスズはシリコンと同様にＩＶｂ族元素
であるので、シリコン中に混入しても電気的に不活性で
あり、ポリノリコン薄膜層５のガラス基板ｌ側の部分に
スズが混入していても、その半導体特性に全く影響を及
は゛さない。

そしてポリシリコン薄膜層５とガラス基板１との界面で
は、スズ濃度が９激に増大し、逆にノリコン濃度は数％
以下となる。よって、このポリノリコン薄膜層５を用い
てたとえばコプラナー型薄膜トランツタを構成すれば、
ポリノリコン薄膜層５の表面がキャリアの走行するチャ
ンネル層となるので、理想的な構造の薄膜トランンタと
することができる。

またこの発明の製造方法にあっては、印刷法によってシ
リコン薄膜層２上にスズ塗布層３を一括して形成するも
のであるので、ガラス基板ｌが大面積のものであっても
、ガラス基板−枚あたりの印刷に要する時間は数分と短
くすることかでき、スルーブツトを向上させることかで
きる。さらに加熱工程と冷却工程とは、多数枚のガラス
基板ｌを同時に処理することが可能であるので、スルー
プットすなわち量産性をより一層向上させることができ
る。

特にこの発明の請求項２記載の製造方法にあっては、ス
ズ塗布層３をマトリクス状の微細領域に形成するもので
あるので、融液層４からのノリコンの結晶の成長に際し
、各結晶粒間の接触を少なくすることかでき、結晶粒径
をマトリクス状の微細領域とほぼ同し程度の大きさにま
で成長させることか可能となり、スイッチング速度の大
幅な向上を図ることができる。

［実施例コ ロ００ｍｍＸ１０００ｍｍの矩形のガラス基板を用意し
、洗剤および酸の水溶液で順次洗浄して、その表面を清
浄にした。このガラス基板の片面上にプラズマＣＶＤ法
によって第２図に示したように、アモルファスノリコン
薄膜を膜厚ｌ〜２μｍで形成した。なおこの際に原料と
してはノラノカスを用い、ガラス基板を２５０℃に加熱
しに。ついで上記アモルファスノリコン薄膜上に、凹版
印刷法によって、粒径が１μｍ以下のスズ微粒子をボリ
ヒニルアルコール中に分散させてなるペーストを塗布し
て、スズ塗布層を２〜３μｍの膜厚で第３図に示したよ
うに、マトリクス状に形成した。スズ塗布層のパターン
は、１０μｍ×１０μ＋ｎ１７）角ｔとし、ピッチは水
平方向に１５０μｍ、垂直方向に４５０μｍとし、その
数は水平方向に６０００個、垂直方向に１０００個数、
総数６百万個とした。この印刷には３分間を要した。

次にスズ塗布層が形成されたガラス基板を窒素雰囲気に
保たれた電気炉中で加熱した。３０分かけて３００℃に
まで昇温し、３００°Ｃで数分間保持した後、さらに３
０分かけて室温にまで冷却した。この加熱の際に、アモ
ルファスノリコンとスズとが溶融し、マトリクス状に形
成されたスズ塗布層の面積が増大し、そのパターンが２
０μｍ×２０μｍと塗布時の約４倍に増大した。なおこ
の加熱処理は、多数枚のバッチ処理が可能であるので、
５０枚のガラス基板を一緒に処理してスルーブツトの向
上を図った。

このようにして形成されたポリノリコノ薄膜の結晶構造
を調べるために、ポリノリコン薄膜層の表面を希沸酸系
水溶液でエツチングした後、微分干渉顕微鏡で観察した
。通常ＬＰＣＶＤ法によって形成されたポリノリコノ薄
膜の結晶粒は１μｍ以下と小さいが、この発明の製造方
法で得られたポリノリコノ薄膜の結晶粒は大きく、ＩＯ
Ｊ１ｍ以上となった。すなわち２０μｍ×２０μｍのマ
トリクス状のパターン中において結晶粒界の数は数本以
下となってい１こ。またこのポリノリコン薄膜の組成を
厚さ方向に沿ってイオンマイクロアナライザ（ＩＭＳ）
で調べた。この結果、薄膜表面ではほぼ１００％シリコ
ンであり、スズの混入は数ｐｐ如以下であった。またガ
ラス基板上の各マトリクス間での結晶粒界数のバラツキ
を調べたところ、約１０００ｍｍ離れたマトリクス間に
おいても２倍以下となり、大面積基板であっても均一な
薄膜となっていることが確認できた。

次に、このようにしてマトリクス状に形成された各ポリ
シリコン薄膜上に、第８図に示したようなコブラナー型
の電界効果型薄膜トランシタを作成した。この作成には
通常の薄膜トランシタの製造プロセスを用いた。なお第
８５１ｃｌ中、符号６はソース電極、符号７はドレイン
電極、符号８はゲート電極、符号９はゲート絶縁膜をそ
れぞれ示す。

この薄膜トランシタのチャネル長およびチャネル幅は、
それぞれ５μｍおよび１０μｍとした。薄膜トランシタ
のサイズをポリシリコン薄膜層のマトリクスのパターン
サイズよりもかなり小さくすることにより、ガラス基板
全面にわたって薄膜トランシタをそれぞれのポリシリコ
ン薄膜層上に形成することができた。

このようにして製造された薄膜トランシタの電流電圧特
性からポリシリコン薄膜層のキャリア移動度を求めたと
ころ、約１２０　ｃｖａ”／　ｖｓと高い値が得られた
。この値はレーザアニール法による薄膜と同等以上の高
いものである。この結果、第９図に示したような等価回
路において薄膜トランシタ総数６百万個という大表示容
量の高画質液晶デイスプレィを実現することができた。

［発明の効果］ 以上説明したように、この発明の半導体薄膜の製造方法
によれば、シリコン−スズ合金の融液からシリコン結晶
を成長させるものであるので、結晶粒径が大きく、結晶
性の良好なポリシリコン薄膜を形成することができる。

よって、大面積液晶デイスプレィを駆動するに十分なキ
ャリア移動度を有する半導体薄膜が得られる。

またこの発明の製造方法によれば、印刷法により一括し
て形成するものであるので、短時間にて大面積の基板を
処理することができる。さらに加熱処理は多数枚のガラ
ス基板を同時に処理することができるので、スループッ
トの向上を図ることができ、量産性を高めることもでき
る。

【図面の簡単な説明】

！１図ないし第５図は、いずれもこの発明の製造方法の
各工程におけるガラス基板を示した概略断面図、策６図
はこの発明の製造方法の加熱および冷却工程の温度条件
を示すグラフ、第７図はノリコンースズの二元合金状態
図、第８図はこの発明の実施例における電界効果型薄膜
トランツタの概略断面図、第９図は液晶デイスプレィの
等価回路図である。 ｌ・・・ガラス基板、　　２・・・シリコン薄膜、３・
・・スズ塗布層、　　４・・・融液層、５・・・ポリシ
リコン薄膜層。

Claims (2)

【特許請求の範囲】
1. （１）ガラス基板上にシリコン薄膜層を形成し、スズ微
   粒子を有機溶媒に分散させてなるペーストを上記シリコ
   ン薄膜層上に塗布した後、このガラス基板を２３２℃以
   上に加熱した後、徐冷することを特徴とする半導体薄膜
   の製造方法
2. （２）スズ微粒子を有機溶媒に分散させてなるペースト
   をシリコン薄膜層上にマトリクス状に塗布することを特
   徴とする請求項１記載の半導体薄膜の製造方法