JPH03280530A - 燐ドープ多結晶シリコンの形成方法 - Google Patents
燐ドープ多結晶シリコンの形成方法Info
- Publication number
- JPH03280530A JPH03280530A JP8170490A JP8170490A JPH03280530A JP H03280530 A JPH03280530 A JP H03280530A JP 8170490 A JP8170490 A JP 8170490A JP 8170490 A JP8170490 A JP 8170490A JP H03280530 A JPH03280530 A JP H03280530A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- polycrystalline silicon
- silicon layer
- layer
- doped polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、特に表面が平坦な燐ドープ多結晶シリコンを
得ることができるようにした燐ドープ多結晶シリコンの
形成方法に係わる。
得ることができるようにした燐ドープ多結晶シリコンの
形成方法に係わる。
[発明の概要]
本発明は、燐ドープ多結晶シリコンの形成方法に係わり
、多結晶または非晶質シリコンに燐を含むガスを供給し
て上記多結晶または非晶質シリコンにプレデポジション
を行なって後またはプレデポジションを行ないつつ上記
多結晶または非晶質シリコンを900〜1300°Cで
1200秒間〜1秒間の短時間加熱を行なって上記多結
晶または非晶質シリコンに燐のドーピングを行ない、こ
の熱処理によって生じた酸化物膜をエンチングして平坦
な燐ドープ多結晶シリコンを得るものである。
、多結晶または非晶質シリコンに燐を含むガスを供給し
て上記多結晶または非晶質シリコンにプレデポジション
を行なって後またはプレデポジションを行ないつつ上記
多結晶または非晶質シリコンを900〜1300°Cで
1200秒間〜1秒間の短時間加熱を行なって上記多結
晶または非晶質シリコンに燐のドーピングを行ない、こ
の熱処理によって生じた酸化物膜をエンチングして平坦
な燐ドープ多結晶シリコンを得るものである。
[従来の技術]
従来の半導体装置、例えば口RAM (Dinamic
RandolIIAccess Memory )
、SRAM (5tatic RandomAcces
s Memory )等の各種半導体装置においては、
第4図に示すようにその半導体基体例えばシリコン基体
(1)上に形成したSing等の表面絶縁層あるいはゲ
ート絶縁層等の絶縁層(2)上に不純物例えば燐が10
1m〜10”/cjの濃度でドープされて低比抵抗化さ
れた多結晶シリコン層(3)がそのゲート電極、あるい
はキャパシタの電極、さらにあるいは配線導電層として
形成することが行われる。この種の燐ドープ多結晶シリ
コンの形成方法としては不純物が含まれない真性の多結
晶シリコン層あるいは真性の非晶質シリコン層を形成し
、これに対して燐を含むガス例えばPOCj2sや燐の
ハロゲン化物をプレデポジションし、これと同時にある
いはその後のアニールによって不純物のドライブインを
行って活性化するという第1の方法、あるいは多結晶シ
リコン層を生成して後これに燐イオンのp+、 p++
等をイオン注入し、その後アニールすることによって燐
ドープ多結晶シリコン層を形成する第2の方法、さらに
あるいは燐がドープされた多結晶シリコン層もしくは非
晶質シリコン層を低圧気相成長後(LP−CVD)法で
直接性成するという第3の方法が一般に採られる。
RandolIIAccess Memory )
、SRAM (5tatic RandomAcces
s Memory )等の各種半導体装置においては、
第4図に示すようにその半導体基体例えばシリコン基体
(1)上に形成したSing等の表面絶縁層あるいはゲ
ート絶縁層等の絶縁層(2)上に不純物例えば燐が10
1m〜10”/cjの濃度でドープされて低比抵抗化さ
れた多結晶シリコン層(3)がそのゲート電極、あるい
はキャパシタの電極、さらにあるいは配線導電層として
形成することが行われる。この種の燐ドープ多結晶シリ
コンの形成方法としては不純物が含まれない真性の多結
晶シリコン層あるいは真性の非晶質シリコン層を形成し
、これに対して燐を含むガス例えばPOCj2sや燐の
ハロゲン化物をプレデポジションし、これと同時にある
いはその後のアニールによって不純物のドライブインを
行って活性化するという第1の方法、あるいは多結晶シ
リコン層を生成して後これに燐イオンのp+、 p++
等をイオン注入し、その後アニールすることによって燐
ドープ多結晶シリコン層を形成する第2の方法、さらに
あるいは燐がドープされた多結晶シリコン層もしくは非
晶質シリコン層を低圧気相成長後(LP−CVD)法で
直接性成するという第3の方法が一般に採られる。
これら第1〜第3の方法は、半導体装置の製造過程にお
ける諸条件から使い分けられているが、上述したゲート
電極、キャパシタ電極、配線等においては、しばしばp
oc z 、によるプレデポジション法による第1の方
法が広く用いられる。この場合、そのプレデポジション
に当っであるいはその後に加熱炉によるいわゆるファー
ネスアニールによって比較的低い850℃〜900 ’
C程度の加熱温度で40分間〜60分間という長時間の
熱処理を行うという方法が一般的に採られる。これはこ
の燐ドープ多結晶シリコン層を形成する基体(1)にお
いてすでに形成されている不純物拡散領域等における濃
度プロファイルに変更を与えないように低温化が求めら
れていることに対処して低温長時間加熱によるデポジシ
ョン方法が採られている。
ける諸条件から使い分けられているが、上述したゲート
電極、キャパシタ電極、配線等においては、しばしばp
oc z 、によるプレデポジション法による第1の方
法が広く用いられる。この場合、そのプレデポジション
に当っであるいはその後に加熱炉によるいわゆるファー
ネスアニールによって比較的低い850℃〜900 ’
C程度の加熱温度で40分間〜60分間という長時間の
熱処理を行うという方法が一般的に採られる。これはこ
の燐ドープ多結晶シリコン層を形成する基体(1)にお
いてすでに形成されている不純物拡散領域等における濃
度プロファイルに変更を与えないように低温化が求めら
れていることに対処して低温長時間加熱によるデポジシ
ョン方法が採られている。
ところが、このような方法による場合しばしばその多結
晶層シリコン層(3)に第4図に示すように大きな結晶
粒による突起(4)が発生して表面の平坦化が阻害され
る。そのため、この上にさらに層間絶縁層を介して他の
金属例えばAl配線層等を形成する場合、その層間絶縁
層に突起(4)の存在による欠陥が発生したり、さらに
これの上に形成するAl配線層等に段切れが生じ、多結
晶シリコン層(3)による電極ないしは配線と上層の例
えばAl配線層との耐圧が低下するとか、短絡事故を来
すとか、また上層の例、えばAI!配線層自体番二段切
れが発生するなど信頼性の低下を来す。
晶層シリコン層(3)に第4図に示すように大きな結晶
粒による突起(4)が発生して表面の平坦化が阻害され
る。そのため、この上にさらに層間絶縁層を介して他の
金属例えばAl配線層等を形成する場合、その層間絶縁
層に突起(4)の存在による欠陥が発生したり、さらに
これの上に形成するAl配線層等に段切れが生じ、多結
晶シリコン層(3)による電極ないしは配線と上層の例
えばAl配線層との耐圧が低下するとか、短絡事故を来
すとか、また上層の例、えばAI!配線層自体番二段切
れが発生するなど信頼性の低下を来す。
尚、このような突起(4)が生じるのは、結晶粒界酸化
による応力によって生じるものと思われる。
による応力によって生じるものと思われる。
したがって、このような突起(4)の発生による信軌性
の低下、不良品の発生率を改善するために半導体集積回
路等における燐ドープ多結晶シリコンの形成に当っては
、突起(4)の発生が回避できる上述した第2あるいは
第3の方法が適用されるなどの改善策が採られるもので
あるが、イオン注入法による場合イオン注入に際しての
ダメージの問題があり、また第3の方法による場合は例
えば限定された位置に不純物導入を行うとか高比抵抗の
多結晶シリコン層を部分的に形成しようとする場合等に
おいて工程数が増加するなどの不都合がある。
の低下、不良品の発生率を改善するために半導体集積回
路等における燐ドープ多結晶シリコンの形成に当っては
、突起(4)の発生が回避できる上述した第2あるいは
第3の方法が適用されるなどの改善策が採られるもので
あるが、イオン注入法による場合イオン注入に際しての
ダメージの問題があり、また第3の方法による場合は例
えば限定された位置に不純物導入を行うとか高比抵抗の
多結晶シリコン層を部分的に形成しようとする場合等に
おいて工程数が増加するなどの不都合がある。
[発明が解決しようとする課題]
本発明は、プレデポジション法による燐ドープ多結晶シ
リコンの形成方法において、上述した突起の発生を効果
的に回避し、しかも下地基体の濃度プロファイル等に変
化が生じないようにすることができる燐ドープ多結晶シ
リコンの形成方法を提供する。
リコンの形成方法において、上述した突起の発生を効果
的に回避し、しかも下地基体の濃度プロファイル等に変
化が生じないようにすることができる燐ドープ多結晶シ
リコンの形成方法を提供する。
因みに、例えば、ポリシリコンにおける熱酸化膜におい
て上述した突起の発生が生じることの究明及びその対処
については例えば電子情報通信学会技術報告SDM89
−77の第23頁〜第27頁等にその報告があるように
熱酸化において低温処理によって多結晶シリコンに突起
が生じてくる。
て上述した突起の発生が生じることの究明及びその対処
については例えば電子情報通信学会技術報告SDM89
−77の第23頁〜第27頁等にその報告があるように
熱酸化において低温処理によって多結晶シリコンに突起
が生じてくる。
本発明においては、燐ドープ多結晶シリコンを、燐を含
むガス例えばpocl、あるいは酸素を含む雰囲気中で
のプレデポジションあるいはアニール処理を施すという
工程をとることによって上述した技術報告に見られる突
起の発生が生しるものであることを究明し、この突起の
発生の回避をはかるものである。
むガス例えばpocl、あるいは酸素を含む雰囲気中で
のプレデポジションあるいはアニール処理を施すという
工程をとることによって上述した技術報告に見られる突
起の発生が生しるものであることを究明し、この突起の
発生の回避をはかるものである。
[課題を解決するための手段]
本発明は、第1図にその工程図を示すように、多結晶ま
たは非晶質シリコン(13)に、燐を含むガスを供給し
て多結晶または非晶質シリコン(13)にプレデポジシ
ョンを行なって後またはプレデポジションを行ないつつ
多結晶または非晶質シリコン(13)を900℃〜13
00℃で1200秒間〜1秒間の短時間加熱を行なって
多結晶または非晶質シリコンに燐のドーピングを行ない
、この熱処理によって生じた燐を含む酸化物膜(24)
をエツチングして表面が平坦な燐ドープ多結晶シリコン
を得る。
たは非晶質シリコン(13)に、燐を含むガスを供給し
て多結晶または非晶質シリコン(13)にプレデポジシ
ョンを行なって後またはプレデポジションを行ないつつ
多結晶または非晶質シリコン(13)を900℃〜13
00℃で1200秒間〜1秒間の短時間加熱を行なって
多結晶または非晶質シリコンに燐のドーピングを行ない
、この熱処理によって生じた燐を含む酸化物膜(24)
をエツチングして表面が平坦な燐ドープ多結晶シリコン
を得る。
[作 用コ
上述の本発明方法においては、その多結晶または非晶質
シリコンに燐を含むガスを供給して燐のプレデポジショ
ンを行って燐ドープ多結晶シリコンを得るものであるが
、この場合において特にそのアニールの加熱温度を90
0℃〜1300°Cという高温°によって1200秒間
〜1秒間という短時間の加熱処理を行うようにしたこと
によって、第4図で説明した突起(4)の発生が抑制さ
れ最終的に平坦な燐ドープの多結晶シリコン膜を得るこ
とができた。また、この短時間加熱によったことによっ
て下地基体(1)における濃度プロファル等に変化が発
生することも回避されることが確認された。
シリコンに燐を含むガスを供給して燐のプレデポジショ
ンを行って燐ドープ多結晶シリコンを得るものであるが
、この場合において特にそのアニールの加熱温度を90
0℃〜1300°Cという高温°によって1200秒間
〜1秒間という短時間の加熱処理を行うようにしたこと
によって、第4図で説明した突起(4)の発生が抑制さ
れ最終的に平坦な燐ドープの多結晶シリコン膜を得るこ
とができた。また、この短時間加熱によったことによっ
て下地基体(1)における濃度プロファル等に変化が発
生することも回避されることが確認された。
また、燐を含む酸化膜(24)は吸湿性が大であること
からこれを除去して吸湿による特性変動、劣化などの不
都合を回避する。
からこれを除去して吸湿による特性変動、劣化などの不
都合を回避する。
[実施例]
本発明による燐ドープ多結晶シリコンの形成方法の一実
施例を第1図の工程図を参照して詳細に説明する。
施例を第1図の工程図を参照して詳細に説明する。
第1図の例においては、それぞれ所定のパターンに各種
半導体素子が形成された例えば単結晶シリコンより成る
基体(])上に例えば表面絶縁層あるいはゲート絶縁層
等としての例えば5i02よりなる絶縁N(2)が形成
されてなり、これの上に燐ドープの多結晶シリコンの形
成を行わんとする場合である。この場合絶縁層(2)上
に不純物を含まないすなわち真性の多結晶シリコン層ま
たは非晶質シリコン(13)を例えば周知の技術例えば
LP−CVD法によって所要の厚さに堆積生成する。そ
して、これを第2図にその燐ドープ多結晶シリコン形成
装置の一例の路線的断面図を示すように、光透過性の炉
(11)中にローダ(12)上に多結晶または非晶質5
i(13)を有する基体(1)を載せて導入する。炉(
11)には不純物特に燐を含むガスの例えばpocz、
を1〜1000SCCMを持ってN!キャリアガスをP
OCl sの液体中にバブリングさせて1〜500SL
M(毎f/s+in)の流量をもって0□ガス1〜50
0SLMと共に導入する。そして、例えば炉(11)外
に設けたRTA (Rapid Thermal An
neal)手段すなわち高速加熱手段例えばハロゲンラ
ンプ、赤外線ランプ等のランプアニール手段(14)か
らの光照射による高温の900°C−1300°Cをも
って短時間の1200秒(20分)〜1秒間の短時間加
熱を行う。
半導体素子が形成された例えば単結晶シリコンより成る
基体(])上に例えば表面絶縁層あるいはゲート絶縁層
等としての例えば5i02よりなる絶縁N(2)が形成
されてなり、これの上に燐ドープの多結晶シリコンの形
成を行わんとする場合である。この場合絶縁層(2)上
に不純物を含まないすなわち真性の多結晶シリコン層ま
たは非晶質シリコン(13)を例えば周知の技術例えば
LP−CVD法によって所要の厚さに堆積生成する。そ
して、これを第2図にその燐ドープ多結晶シリコン形成
装置の一例の路線的断面図を示すように、光透過性の炉
(11)中にローダ(12)上に多結晶または非晶質5
i(13)を有する基体(1)を載せて導入する。炉(
11)には不純物特に燐を含むガスの例えばpocz、
を1〜1000SCCMを持ってN!キャリアガスをP
OCl sの液体中にバブリングさせて1〜500SL
M(毎f/s+in)の流量をもって0□ガス1〜50
0SLMと共に導入する。そして、例えば炉(11)外
に設けたRTA (Rapid Thermal An
neal)手段すなわち高速加熱手段例えばハロゲンラ
ンプ、赤外線ランプ等のランプアニール手段(14)か
らの光照射による高温の900°C−1300°Cをも
って短時間の1200秒(20分)〜1秒間の短時間加
熱を行う。
このようにすると、この加熱特に1120°C以上の加
熱ではSin、とP2O,の液相及び固相の中間相が良
好に生してこれが基体(1)の多結晶または非晶質シリ
コン(13)上に供給され、デポジションと同時に液相
拡散が多結晶または非晶質シリコン(13)中に形成さ
れ、第1図Bに示すように多結晶または非晶質シリコン
(13)に燐ドープがなされた燐ドープ多結晶シリコン
(23)が生じ、さらにこれと同時にSiO□酸化膜(
24)が生成することになる。
熱ではSin、とP2O,の液相及び固相の中間相が良
好に生してこれが基体(1)の多結晶または非晶質シリ
コン(13)上に供給され、デポジションと同時に液相
拡散が多結晶または非晶質シリコン(13)中に形成さ
れ、第1図Bに示すように多結晶または非晶質シリコン
(13)に燐ドープがなされた燐ドープ多結晶シリコン
(23)が生じ、さらにこれと同時にSiO□酸化膜(
24)が生成することになる。
その後、第1図Cに示すように、酸化膜(24)を、S
iO□とSiに対して等価的エツチングを行い得る例え
ばCFaと0□との混合ガスによる反応性イオンエツチ
ングRIEより、更にいわゆるダウンフローエツチング
を行って除去する。このようにすると、平坦な燐ドープ
多結晶シリコン(23)が生成される。
iO□とSiに対して等価的エツチングを行い得る例え
ばCFaと0□との混合ガスによる反応性イオンエツチ
ングRIEより、更にいわゆるダウンフローエツチング
を行って除去する。このようにすると、平坦な燐ドープ
多結晶シリコン(23)が生成される。
尚、この方法において多結晶または非晶質シリコン(1
3)におけるデポジション時の加熱プロファイルは、第
3図Aに示すように時点t0で炉(11)中にローダ(
12)によって基体(1)が持ち来されてセットされ、
時点t、で炉(11)すなわちデポジション処理室内に
多結晶または非晶質シリコン(13)を有する基体(1
)がセットされ、ランプアニールによって加熱が開始さ
れてtz時に所要の温度T、すなわちT=900℃〜1
300℃に保持され、20分(1200秒)間から1秒
間例えば900℃においては20分間、1300℃にお
いては1秒間程度の熱処理がt8時まで保持され、その
後ランプアニールを停止することによって降温が生じて
t4時において基体(1)が炉(11)から導出される
ようになされる。一方、不純物源の例えばPOCl3ガ
スは第3図Bに示すように時点t、において導入開始が
なされ、t、においてその送給が停止されるようになさ
れ、キャリアガスは第3図Cに示すように時点t0から
時点t1まで所要の流量をもって炉(11)内が一定に
保持されるようになされ、時点t1で所要の流量すなわ
ち上述したN2及びo2が1〜500SLMに保持され
るようになされ、時点t4まで保持されるようになされ
る。
3)におけるデポジション時の加熱プロファイルは、第
3図Aに示すように時点t0で炉(11)中にローダ(
12)によって基体(1)が持ち来されてセットされ、
時点t、で炉(11)すなわちデポジション処理室内に
多結晶または非晶質シリコン(13)を有する基体(1
)がセットされ、ランプアニールによって加熱が開始さ
れてtz時に所要の温度T、すなわちT=900℃〜1
300℃に保持され、20分(1200秒)間から1秒
間例えば900℃においては20分間、1300℃にお
いては1秒間程度の熱処理がt8時まで保持され、その
後ランプアニールを停止することによって降温が生じて
t4時において基体(1)が炉(11)から導出される
ようになされる。一方、不純物源の例えばPOCl3ガ
スは第3図Bに示すように時点t、において導入開始が
なされ、t、においてその送給が停止されるようになさ
れ、キャリアガスは第3図Cに示すように時点t0から
時点t1まで所要の流量をもって炉(11)内が一定に
保持されるようになされ、時点t1で所要の流量すなわ
ち上述したN2及びo2が1〜500SLMに保持され
るようになされ、時点t4まで保持されるようになされ
る。
尚、本発明においてそのアニール温度を900〜130
0″Cに選定する理由は、900°C未満では第4図で
説明した突起(4)の発生が生して(ること、また比較
的長時間の加熱を要してスループットの低下を招来する
こと、また1300℃を越えると実際上これ以上の高温
の加熱をPTAをもって行い難いと共にそのアニール時
間があまりに短時間となることによって制御性が難しく
なってくることによる。
0″Cに選定する理由は、900°C未満では第4図で
説明した突起(4)の発生が生して(ること、また比較
的長時間の加熱を要してスループットの低下を招来する
こと、また1300℃を越えると実際上これ以上の高温
の加熱をPTAをもって行い難いと共にそのアニール時
間があまりに短時間となることによって制御性が難しく
なってくることによる。
尚、上述した例においては液相拡散がプレデポジション
と同時に生ずるようにした場合であるが、ある場合は不
純物のプレデポジションを行って後上述した900℃〜
1300℃、20分〜1秒間の短時間加熱によって拡散
を行うようにすることもできる。
と同時に生ずるようにした場合であるが、ある場合は不
純物のプレデポジションを行って後上述した900℃〜
1300℃、20分〜1秒間の短時間加熱によって拡散
を行うようにすることもできる。
また、燐ドープの不純物ガスとしては上述したPOCj
23に限らずPのハロゲン化物例えばPBr3あるいは
発ガン性を有することからその使用は好ましくないがp
cz、等を用い得るものであり、この場合においてもキ
ャリアガスとして02を含むために酸化膜の生成さらに
結晶粒界酸化による応力によって突起が生じる恐れがあ
るものの、本発明方法による時はこの改善がはかれる。
23に限らずPのハロゲン化物例えばPBr3あるいは
発ガン性を有することからその使用は好ましくないがp
cz、等を用い得るものであり、この場合においてもキ
ャリアガスとして02を含むために酸化膜の生成さらに
結晶粒界酸化による応力によって突起が生じる恐れがあ
るものの、本発明方法による時はこの改善がはかれる。
[発明の効果]
上述したように本発明によれば、高温短時間のアニール
処理によるプレデポジションを適用したことによって燐
ドープ多結晶シリコンにおいて結晶粒界酸化の応力によ
る突起の発生が効果的に回避されるものであり、平坦な
例えば10111〜5×1020程度の燐ドープがなさ
れた低比抵抗の表面が平坦な燐ドープ多結晶シリコンを
得ることができ、半導体装置例えば半導体集積回路にお
けるゲート電極あるいはキャパシタ電極、その他者種電
極、配線等に適用することができる。そしてその突起の
発生が回避されたことによってこれの上に形成される眉
間絶縁層さらには層間絶縁層を介して形成される金属配
線等に段切れや耐圧の低下等を来し、信軌性の低下を来
すような不都合が効果的に回避され、さらにプレデポジ
ション法による燐ドープ多結晶シリコンの形成態様をと
ることによって製造工程の簡易化、さらに信軌性及び量
産性の向上をはかることができる。
処理によるプレデポジションを適用したことによって燐
ドープ多結晶シリコンにおいて結晶粒界酸化の応力によ
る突起の発生が効果的に回避されるものであり、平坦な
例えば10111〜5×1020程度の燐ドープがなさ
れた低比抵抗の表面が平坦な燐ドープ多結晶シリコンを
得ることができ、半導体装置例えば半導体集積回路にお
けるゲート電極あるいはキャパシタ電極、その他者種電
極、配線等に適用することができる。そしてその突起の
発生が回避されたことによってこれの上に形成される眉
間絶縁層さらには層間絶縁層を介して形成される金属配
線等に段切れや耐圧の低下等を来し、信軌性の低下を来
すような不都合が効果的に回避され、さらにプレデポジ
ション法による燐ドープ多結晶シリコンの形成態様をと
ることによって製造工程の簡易化、さらに信軌性及び量
産性の向上をはかることができる。
また、本発明によれば高温加熱によるものの極めて短時
間による加熱によるために多結晶シリコンの下地基体(
1)における不純物濃度のプロファイルに変動を来すこ
とがな(確実に設計通りの目的とする半導体装置を得る
ことができる。
間による加熱によるために多結晶シリコンの下地基体(
1)における不純物濃度のプロファイルに変動を来すこ
とがな(確実に設計通りの目的とする半導体装置を得る
ことができる。
第1図は本発明による燐ドープ多結晶シリコンの形成方
法の工程図、第2図はその燐ドープ作業に用いる装置の
路線的構成図、第3図は燐ドープ作業の説明図、第4図
は従来方法による多結晶シリコンの断面図である。 (1)は基体、(2)は絶縁層、(13)は多結晶また
は非晶質シリコン、(23)は燐ドープ多結晶シリコン
、(24)は酸化膜である。 代 理 人 松 隈 秀 盛 159−
法の工程図、第2図はその燐ドープ作業に用いる装置の
路線的構成図、第3図は燐ドープ作業の説明図、第4図
は従来方法による多結晶シリコンの断面図である。 (1)は基体、(2)は絶縁層、(13)は多結晶また
は非晶質シリコン、(23)は燐ドープ多結晶シリコン
、(24)は酸化膜である。 代 理 人 松 隈 秀 盛 159−
Claims (1)
- 【特許請求の範囲】 多結晶または非晶質シリコンに、燐を含むガスを供給
して上記多結晶または非晶質シリコンにプレデポジショ
ンを行なって後またはプレデポジションを行ないつつ上
記多結晶または非晶質シリコンを900℃〜1300℃
で1200秒間〜1秒間の短時間加熱を行なって上記多
結晶または非晶質シリコンに燐のドーピングを行ない、 この熱処理によって生じた酸化物膜をエッチングして平
坦な燐ドープ多結晶シリコンを得ることを特徴とする燐
ドープ多結晶シリコンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170490A JPH03280530A (ja) | 1990-03-29 | 1990-03-29 | 燐ドープ多結晶シリコンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170490A JPH03280530A (ja) | 1990-03-29 | 1990-03-29 | 燐ドープ多結晶シリコンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280530A true JPH03280530A (ja) | 1991-12-11 |
Family
ID=13753771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8170490A Pending JPH03280530A (ja) | 1990-03-29 | 1990-03-29 | 燐ドープ多結晶シリコンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755369B2 (ja) * | 1992-02-25 | 1998-05-20 | エージー.アソシェーツ、インコーポレイテッド | 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング |
-
1990
- 1990-03-29 JP JP8170490A patent/JPH03280530A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755369B2 (ja) * | 1992-02-25 | 1998-05-20 | エージー.アソシェーツ、インコーポレイテッド | 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676596B2 (ja) | メモリセル装置及びその製造方法 | |
| US6642123B2 (en) | Method of fabricating a silicon wafer including steps of different temperature ramp-up rates and cool-down rates | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| JPH10335609A (ja) | 半球型グレーンの多結晶シリコン膜を持つ半導体装置の製造方法 | |
| KR100338848B1 (ko) | Hsg 형상을 가진 반도체 장치의 제조방법 | |
| JP2859864B2 (ja) | Bpsg膜の表面平坦化方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JPH03280530A (ja) | 燐ドープ多結晶シリコンの形成方法 | |
| JPH08321443A (ja) | 半導体装置の製造方法 | |
| US6323098B1 (en) | Manufacturing method of a semiconductor device | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| KR100200306B1 (ko) | 저저항의 폴리실리콘층 제조방법 | |
| KR100297103B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| JP3078109B2 (ja) | 半導体装置の製造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JPH0917781A (ja) | Bpsg膜の形成方法 | |
| KR100266006B1 (ko) | 불순물이도핑된박막형성방법 | |
| JPS643343B2 (ja) | ||
| JPH0810765B2 (ja) | 半導体装置の製造方法 | |
| JPH1041245A (ja) | 半導体装置の製造方法 | |
| JP3239533B2 (ja) | 低抵抗多結晶膜の製造方法 | |
| JP2000150803A (ja) | 半導体装置の製造方法 | |
| JPH0335523A (ja) | 半導体装置の配線の形成方法 | |
| JPH1092761A (ja) | シリコンウエーハの製造方法 | |
| KR960013154B1 (ko) | 반도체 소자 제조방법 |