JPH03282273A - テスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数個のＩＣを同時にテストするテスト装
置に関する。

〔従来の技術〕

従来、複数個のＩＣを同時にテストする場合、各ＩＣの
ピンに対応する数のピンエレクトロニクスカードを設け
、各ＩＣのピンと各ピンエレクトロニクスカードとを１
対１に対応して接続し、信号出力用のピンエレクトロニ
クスカードから各ＩＣに予めプログラムされた所定のテ
スト信号を出力し、各ＩＣからの信号を信号入力用のピ
ンエレクトロニクスカードに入力し、これらのピンエレ
クトロニクスカードによって入力信号と予め設定された
設定信号とを比較し比較結果に基づき、ＩＣの良否の判
定を行っている。

しかし、この場合、多数のピンエレクトロニクスカード
か必要になり、１台のテスト装置に設けられるピンエレ
クトロニクスカードの数が限られているときには、複数
のＩＣの同時テストを行う際に、使用されないピンエレ
クトロニクスカードが生じ、ピンエレクトロニクスカー
ドの利用効率が悪くなり、しかも同時テストか可能なＩ
Ｃの個数も制限されてしまう。

そこで、第２図に示すように、共通するピンエレクトロ
ニクスカードを共用し、ピンエレクトロニクスカードの
利用効率を向上してこれらの有効利用を図ることが考え
られている。

即ち、第２図に示すように、テスト対象である第１及び
第２のＩＣＩ、２を同時にテストする場合、第１のＩＣ
Ｉの各ピン１８〜ＩＣが、（フオーマンスポード３の第
１のＤ　Ｕ　Ｔ　（Ｄｅｖｉｃｅ　Ｕｎｄｅｒ　Ｔｅ５
ｔ）用の接続端子３ａ〜３ｄのうちの接続端子３８〜３
Ｃにそれぞれリード線４ａ〜４Ｃにより接続されるとと
もに、第２のＩＣ２の各ピン２ａ〜２Ｃが、パフォーマ
ンスボード３の第２のＤＵＴ用の接続端子３ｅ〜３ｈの
うちの接続端子３ｅ３ｆ、３ｈにそれぞれリード線５ａ
〜５Ｃにより接続されている。

つぎに、４個のピンエレクトロニクスカード（以下ピン
ニレカードと称する）　６ａ、６ｂ、６ｃ　　６ｄが設
けられ、これらのピンニレカード６ａ〜６ｄのうち２個
のビンニレカード６ａ、６ｂは予めプログラムされた所
定のテスト信号をそれぞれ出力する信号出力用であり、
残りの２個のピンニレカーＦ５ｃ、６ｄはＩＣからの信
号と予め設定された設定信号とを比較して図外の判定手
段に出力する信号人力用であり、信号出力用のビンニレ
カード６ａ、６ｂがそれぞれ両ＩＣＩ、２に共通するた
め、これらのビンニレカード６ａ、６ｂが共用されてい
る。

さらに、ビンニレカード６ａがリード線７ａにより接続
端子３ａ及び３ｅに接続され、ビンニレカード６ｂがリ
ート線７ｂにより接続端子３ｂ及び３ｆに接続され、ビ
ンニレカード６Ｃがリード線７ｃにより接続端子３Ｃ及
び３ｇに接続されるとともに、ビンニレカード６ｄかリ
ード線７ｄにより接続端子３ｄ及び３ｈに接続されてい
る。

そして、ビンニレカード６ａから両ＩＣＩ、２に所定の
テスト信号か出力されるとともに、ビンニレカード６ｂ
から両ＩＣＩ、２にピンニレカド６ａとは異なる所定の
テスト信号か出力され、ＩＣＩからの信号か接続端子３
Ｃを介してピンニレカート６Ｃに入力されるとともに、
ＩＣ２からの信号が接続端子３ｈを介してビンニレカー
ド６ｄに入力され、ビンニレカード６ｃ、６ｄにより、
それぞれ予め設定された設定信号とＩＣＩ、２からの入
力信号とが比較され、これらの比較結果に基づき、判定
手段によりＩＣＩ、２の良否の判定が行われる。

このように、ビンニレカード６ａ、６ｂを共用すること
によって、従来と同じ数のＩＣを同時にテスシする場合
に、より少ないビンニレカードで済み、一方ピンエレカ
ードの総数が限られている場合には、使用されないビン
ニレカードの数を低減することができ、同時テストが可
能なＩＣの数の増加を図ることか可能になる。

〔発明か解決しようとする課題〕

従来の場合、共用するビンニレカード６ａとＩＣ１，２
のピンｌａ、２ａとの接続、及びビンニレカード６ｂと
ＩＣＩ、２のピンｌｂ、２ｂとの接続関係が固定される
ため、特殊なテスト項目に関してＩＣごとにテストする
必要か生しても、ＩＣごとのテストを行うことかできな
いという問題点かあった。

この発明は、上記のような問題点を解決するためになさ
れたもので、共通するピンエレクトロニクスカードを共
用した状態において、必要に応じ、ＩＣごとにテストす
ることができるようにすることを目的とする。

〔課題を解決するための手段〕

この発明に係るテスト装置は、テストすべき複数個のＩ
Ｃの各ピンにそれぞれ接続される複数個の接続端子を有
するパフォーマンスボードと、所定のテスト信号を出力
し或いは前記ＩＣからの入力信号と設定信号とを比較す
る複数個のピンエレクトロニクスカードとを備え、所定
の前記ピンエレクトロニクスカードを数個の前記接続端
子に接続し、前記ＩＣに対して前記所定のピンエレクト
ロニクスカードを共用し、残りの前記ピンエレクトロニ
クスカードと該ピンエレクトロニクスカードに対応する
前記接続端子とをそれぞれ接続したテスト装置において
、前記各接続端子と前記各ピンエレクトロニクスカード
との間にそれぞれ開閉手段を設けたことを特徴としてい
る。

〔作用〕

この発明においては、所定のピンエレクトロニクスカー
ドを共用し、パフォーマンスボードの各接続端子と各ピ
ンエレクトロニクスカードとの間゛にそれぞれ開閉手段
を設けたため、各開閉手段を閉状態に制御することによ
って、各ＩＣの同時テストが行われ、各開閉手段のうち
各ＩＣそれぞれに対応するものを閉状態に制御すること
によって、各ＩＣごとのテストが行われる。

〔実施例〕

第１図はこの発明のテスト装置の一実施例の結線図を示
す。

第１図において、第２図と相違するのは、パフォーマン
スボード３の各接続端子３ａ〜３ｈと各ピンニレカード
６ａ〜６ｄとの間に、開閉手段としてのリレー接点８ａ
〜８ｈを設けたことである。

このとき、リレー接点８ａ〜８ｄが第１のＤＵＴ用に相
当し、リレー接点８ｅ〜８ｈが第２のＤＵＴ用に相当し
、各リレー接点８ａ〜８ｈが図外の制御手段によって制
御される。

そして、両ＩＣＩ、２の同時テストを行う場合、制御手
段によって各リレー接点８ａ〜８ｈが閉状態に制御され
、前述した第２図の場合と同様の動作によって、両ＩＣ
Ｉ、２の同時テストが行われる。

一方、ＩＣごとにテストする場合、まず例えば第１のＩ
ＣＩのテストを行う場合には、制御手段により、第１の
ＤＵＴ用のリレー接点８ａ〜８ｄが閉状態に制御される
とともに、第２のＤＵＴ用のリレー接点８ｅ〜８ｈが開
状態に制御され、第１のＩＣＩのテストが行われ、その
後制御手段により、第１のＤＵＴ用のリレー接点８ａ〜
８ｄが開状態に制御されるとともに、第２のＤＵＴ用の
リレー接点８ｅ〜８ｈが閉状態に制御され、第２のＩＣ
２のテストか行われる。

従って、各リレー接点８ａ〜８ｈの制御により、両ＩＣ
Ｉ、２の同時テスト及びＩＣごとのテストを行うことか
できる。

なお、上記実施例では、２個のＩＣＩ　　２をテストす
る場合について説明したか、３個以上のＩＣをテストす
る場合であっても、この発明を同様に実施することかで
きる。

また、開閉手段は、前述したリレー接点に限るものでは
ない。

〔発明の効果〕 以上のように、この発明によれば、所定のピンエレクト
ロニクスカードを共用し、パフォーマンスボードの各接
続端子と各ピンエレクトロニクスカードとの間にそれぞ
れ開閉手段を設けたため、各開閉手段を制御することに
よって、各ＩＣの同時テスト及び各ＩＣごとのテストを
行うことができる。

【図面の簡単な説明】

第１図はこの発明のテスト装置の一実施例の結線図、第
２図は従来のテスト装置の結線図である。 図において、１．２は第１．第２のＩＣｌ３はパフォー
マンスボード、３８〜３ｈは接続端子、６ａ〜６ｄはビ
ンニレカート、８ａ〜８ｈはリレー接点である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）テストすべき複数個のＩＣの各ピンにそれぞれ接
   続される複数個の接続端子を有するパフォーマンスボー
   ドと、所定のテスト信号を出力し或いは前記ＩＣからの
   入力信号と設定信号とを比較する複数個のピンエレクト
   ロニクスカードとを備え、所定の前記ピンエレクトロニ
   クスカードを数個の前記接続端子に接続し、前記各ＩＣ
   に対して前記所定のピンエレクトロニクスカードを共用
   し、残りの前記ピンエレクトロニクスカードと該ピンエ
   レクトロニクスカードに対応する前記接続端子とをそれ
   ぞれ接続したテスト装置において、前記各接続端子と前
   記各ピンエレクトロニクスカードとの間にそれぞれ開閉
   手段を設けたことを特徴とするテスト装置。