JPH03283079A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は半導体記憶装置に係り、特に強誘電体コンデン
サを用いた半導体記憶装置に関する。

（従来の技術） 近年電気的に書込・消去が可能な不揮発性メモリに関す
る技術が進歩し、様々なメモリ素子が開発されている。

その一つに強誘電体メモリがある。

強誘電体メモリは強誘電体を誘電体として用いた強誘電
体コンデンサの分極の向きにより、情報を記憶するもの
であり、たとえば、特開昭６３−２０１９９８号など詳
細が開示されている。簡単に基本動作を説明する。強誘
電体は分極−電圧特性が第１図に示すようにヒステリシ
スを有するものである。したがって−旦分極すると印加
電圧を除去しても分極が残留する（残留分極）。この分
極方向と逆方向で、一定値以上の電界（抗電界）が強誘
電体に印加されるように電圧を印加すると強誘電体の分
極方向は反転する。この強誘電体に分極方向と同方向の
電圧を印加したときは通常の誘電体と同様に容量に相当
する電荷が流入するだけであるが、分極方向と逆方向を
印加すると強誘電体の分極反転を生じ、同方向の場合に
比べ格段に多い電荷が流入する。したがってこの電荷流
入量の大小をたとえば電圧降下量などで検出すれば強誘
電体の分極方向を判断することができる。すなわち、分
極方向の一方の方向を“１″他方を“０”に対応させる
ことにより情報を記憶し、読み出すことができる。この
情報は前述の如く強誘電体の印加電圧がなくなっても残
留分極として残るため不揮発性のメモリであることがわ
かる。この様な強誘電体メモリは書き込み／読み出し共
に数１０　ｎ５ｅｃ以下と高速であり、今後の開発が期
待されるメモリ素子である。

（発明が解決しようとする課題） この強誘電体の分極方向で情報を記憶する場合、たとえ
ば“１”の状態の分極方向が読み出し時に印加する電圧
の方向だとすると、“１”情報を記憶していた場合は分
極反転は生じないが、“０゜情報が記憶されていた場合
は分極の反転を伴なうことになる。したがって読み出し
動作後は記憶していた情報にかかわらず、強誘電体の分
極方向は同一方向に向いてしまうため、“０°情報を記
憶していた場合は元の分極方向に戻してやる必要がある
。逆の状態でも同様である。この様に前述のメモリは基
本的に破壊読み出しであるため、分極反転頻度が多大で
ある。

強誘電体の分極特性は分極反転の回数増加に伴い劣化す
ることが知られている（ウェア・アウト現象）。一般に
は１０１２回以上の分極反転後にその劣化が顕著となる
といわれている。したがって素子として使用する場合の
寿命を決定する一つの大きな要因となり、できる限り分
極反転の回数は減らす必要がある。

一方従来の半導体メモリに前述の如くの強誘電体メモリ
を別途付属させることにより、メモリの不揮発化が必要
な時に、強誘電体メモリに情報を蓄えるという技術が特
開昭６４−６６８９９号に開示されている。この技術に
よれば、最低限の頻度の分極反転で済むため、強誘電体
のウェア・アウト現象を気にせず、高寿命化が図れる。

しかしながらこれは従来のバックアップ用のメモリを備
えた場合と何等異なるところはなく、また同一素子中に
組み込むとなると極めてメモリセルが巨大となり、回路
も複雑となるため、高集積化には不適である。

以上の如く強誘電体メモリは期待されるメモリ素子であ
るが、ウェア・アウト現象から、寿命が限られるという
問題を有する。そこで本発明は強誘電体メモリの不揮発
性記憶という特徴を最大限に生かしつつ、簡単な構成で
、寿命の長い半導体記憶装置を提供することを目的とす
る。

［発明の構成］ （課題を解決するための手段及び作用）本発明は、誘電
体コンデンサの分極反転を伴わない蓄積電荷量により記
憶状態を判断する揮発性動作と、この強誘電体コンデン
サの分極方向により記憶状態を判断する不揮発性動作と
の２つの動作状態を選択することができる半導体記憶装
置である。すなわち通常動作においては強誘電体コンデ
ンサを単なるコンデンサとして使用し、動作モードを切
り替えることにより、強誘電体コンデンサを分極反転を
伴う状態で使用することを特徴とするものである。この
切替えは適宜入力される外部信号により行なっても良い
し、電源投入／切断により信号を得てこれを基に自動的
に切替えても良い。

二の様な本発明によれば、動作モードが分極反転を伴う
不揮発性メモリ動作の場合だけ強誘電体コンデンサは分
極反転が生じ、通常の揮発性動作状態では分極反転を伴
わないため、強誘電体の分極反転開度を極端に減少せし
めることができる。

従って強誘電体のウェア・アウト減少が生じるまでの期
間を従来の強誘電体メモリに比べ格段に長くすることが
でき、装置寿命の向上の効果を得ることができる。また
前述の特開昭６４−６６８９９号に開示されているよう
に不揮発動作用と揮発動作用として別個のメモリとして
設けるわけではなく、強誘電体コンデンサは共通であり
、素子構造が複雑になることもないし、メモリセルが巨
大化することもない。従って高集積化に好適である。

本発明の基本動作原理を第１図を基に説明する。

第１図は強誘電体コンデンサの印加電圧と分極のヒステ
リシスを示す特性曲線図である。駆動電圧をＶｄとし、
それに対応する最大分極をＰｌ、残留分極をＰｒとする
。ただしＶｄは分極反転に必要な電界（抗電界）より大
きい電界を印加できる電圧とする。従って同図中４点、
Ｐ　１．Ｐ　２．Ｐ　３゜Ｐ４は夫々（電圧１分極）座
標で表わすと、ＰＬ　＝　（Ｖｄ、Ｐｓ　）、Ｐ２−　
（０，Ｐｒ　）。

Ｐａ　＝　（−Ｖｄ、−Ｐａ　）、Ｐ４−（０，−Ｐｒ
　）となる。

本発明ではＰｉ及びＰ２の状態を夫々“１゛“０゛に対
応させる記憶方式（ａ）と、Ｐ２及びＰ、　４の状態を
夫々“１゛０”に対応させる記憶方式（ｂ）とを選択す
ることになる。

（ａ）記憶方式（揮発性モード） Ｐｌは強誘電体コンデンサが正方向に分極され、かつ、
両端短絡時に流れ得る電荷（Ｐ＋ｅＰｒ）が蓄積されて
いる状態である。Ｐ２は正方向に分極されてはいるが両
端短絡時に流れ得る電荷がない状態である。従って強誘
電体コンデンサの状態をＰＩ、Ｐ２の２値とし、その状
態の強誘電体コンデンサに電圧Ｖｄを印加すれば、Ｐ１
状態では強誘電体コンデンサに新たな電荷流入はないが
、Ｐ２状態では（Ｐｍ　−Ｐｒ　）の電荷が流入するこ
とになる。従ってこの電荷量を検出することで、強誘電
体コンデンサの状態を検出することができる。

なおこの記憶方式では電源か切断されると、リーク電流
等でＰ１状態の強誘電体コンデンサの電荷保存ができな
いので、揮発性動作となる。

（ｂ）記憶方式（不揮発性モード） Ｐ２は強誘電体コンデンサが正方向に分極され、かつ、
両端短絡時に流れ得る電荷がない状態である。またＰ４
は強誘電体コンデンサが負方向に分極され、かつ、両端
短絡時に流れ得る電荷がない状態である。ここで強誘電
体コンデンサの状態をＰ２．Ｐ４の２値とし、その状態
の強誘電体コンデンサに電圧Ｖｄを印加すれば、Ｐ２状
態の強誘電体コンデンサには（ＰｃＰｒ）の電荷が流入
することになる。またＰ４状態の強誘電体コンデンサに
はＰｍ−（−Ｐｒ）−（Ｐ■＋Ｐｒ）の電荷が流入する
ことになる。

従ってこの電荷量の差（２・Ｐｒ）を検出することで、
強誘電体コンデンサの状態を検出することができる。

なおこの記憶方式では電源が切断されても強誘電体コン
デンサの記憶状態は残留分極として保存されるので、不
揮発性動作となる。

以上の如くの２つの動作モードを選択使用するわけであ
るが、検出精度を高めるためには前述の電荷量の差（Ｐ
ａ　−Ｐｒ　）及び２・Ｐｒが大きい方が望ましい。そ
のためには、ヒステリシス特性を表わす角型比（Ｐｒ　
／Ｐａ　）が０．２〜０．　７程度の範囲の強誘電体材
料を選択することが好ましい。０．７より大きいと（Ｐ
Ｋ　−Ｐｒ　）があまり大きくならず、０．２より小さ
いと２・Ｐｒを十分に大きくできない。強誘電体コンデ
ンサを構成する強誘電体の組成系は特に限定しないが、
例えばＰｂ　（Ｚ　ｒ、Ｔ　１）０３系の強誘電体材料
、（Ｐ　ｂ、　　Ｌ　ａ）　　（Ｚ　ｒ、　Ｔ　ｉ　）
　０３系の強誘電体材料等を用い、組成、成膜方法、印
加電圧Ｖｄ等を適宜設定することで前述の角型比（Ｐｒ
／Ｐｍ）は調整できる。

次に本発明の基本動作を第２図を用いて説明する。

基本構成は強誘電体コンデンサ（１−１）とその−方の
電極に接続されたスイッチング素子（１−２）と、参照
コンデンサ（２−１）とスイッチング素子（２−２）で
ある。スイッチング素子（１−２）は強誘電体コンデン
サ（１−１）をビット線（ＢＬ）に接続する。また強誘
電体コンデンサ（１−１）の他方の電極は電圧供給手段
（３〉に接続される。参照コンデンサ（２−１）の一方
の電極はビット線（ＢＬ’）に接続され、他方の電極は
参照コンデンサ用電圧供給手段（４〉に接続される。ビ
ット線対はセンスアンプ（５）に接続されている。

基本的に本発明では、揮発性動作時には強誘電体コンデ
ンサ（１−１）を分極状態を変えず、単純に電荷蓄積を
行なうコンデンサとして使用し、不揮発性動作時には強
誘電体コンデンサ（１−１）の分極状態を変えることで
記憶を行なう。従ってその状態を判別できればどの様な
手法を採っても良い分けであるが、通常のＤＲＡＭで用
いられているような、ビット線対の電圧降下をセンスア
ンプで確定する手法が簡単である。

まず揮発性動作時であるが、ビット線対をＶＣＣレベル
にして接続したときに強誘電体コンデンサ（１−１）に
流入する電荷量をＱｌとする。このとき参照コンデンサ
（２−１＞に流入する電荷量をＱ２とする。強誘電体コ
ンデンサ（１−１）に電荷が蓄積された状態を“１′、
蓄積がない状態を“０゛とすれば、“０”状態では強誘
電体コンデンサ（１−２）の容量（Ｃ＋＋　）に応じて
多量のＱｌが流入する。

一方“１°状態ではすでに電荷が蓄積されているため新
たに流入する電荷はほとんどない。また参照コンデンサ
（２−１）に流入する電荷量はプリチャージ状態で決ま
る。センスアンプはＱｌ及びＱ２に伴う電位降下を比較
して、ビット線対の夫々を高レベル（例えばＶｃｃ）、
低レベル（例えばＶ　ｓｓ）に確定する。この参照コン
デンサ（２−１）に流入するＱ２を、“○“状態でのＱ
ｌ　（＞Ｏ）と０の間に設定すれば、“１゛状態のとき
はビット線（ＢＬ）を高レベルに、“０°状態ではビッ
ト線（ＢＬ’）　ヲ高レベルに確定することができる。

この場合Ｑ２がＯとＱｌの両方の状態から離れているこ
とが判断が確実であるため、Ｑ２はＱｌと０との中間値
となるように制御することが望ましい。

なお実際にはビット線との接続の際はビット線容量相当
分とのバランスで決まる電荷が流入する。

Ｑ２は、参照コンデンサ（２−１）の容量及び印加する
電圧により設定できる。例えば参照コンデンサ（２−１
）の容量（Ｃｍ’）を、Ｃｍ’＝１７２　・Ｃｍとし、
プリチャージ状態では参照コンデンサ用電圧供給手段（
４〉の電位をＶＳＳレベルとし、他端にも図示しないス
イッチング素子を介してＶＳＳレベルを供給して参照コ
ンデンサ（２−１）に蓄積される電荷量を０とする。セ
ンスアンプで判断するときは参照コンデンサ用電圧供給
手段（４）の電位はＶＳＳレベルのままで、他端をビッ
ト線レベル、すなわちＶｃｃレベルとすればよい。−力
強誘電体コンデンサ（１−１）には電圧供給手段（３）
によりＶＳＳレベルの電位が供給されている。さてここ
でＶＣＣレベルのビット線対を接続すると、“１″状態
では強誘電体コンデンサ（１−１）にはＶＣＣの電圧が
印加されるが、すでに電荷が蓄積されているため、強誘
電体コンデンサ（１−１）に流入する電荷Ｑ１はほぼ０
であるが、参照コンデンサ（２−１）に流入する電荷Ｑ
２は容量Ｃ１（−１／２　・Ｃｍ）及び印加電圧（Ｖ　
ｃｃ）に相当する電荷となる。従って、Ｑ２＞Ｑｌであ
り、センスアンプ（５）を活性状態とすることで、ビッ
ト線（ＢＬ）を高レベルに確定し、ビット線（ＢＬ　’
　）を低レベルに確定する。また“０”状態ではＱｌは
容量ＣＩ及び印加電圧ｖｃｅに相当する電荷となるが、
Ｑ２はａ１′と同様に容ＩｊｋＣｎ（−１／２　・ＣＩ
Ｎ）及び印加電圧ＶＣＣに相当する電荷量となる。従っ
てＱｌ＞Ｑ２であり、ビット線（ＢＬ’）を高レベルに
ビット線（ＢＬ）を低レベルに確定する。

また不揮発性動作時にビット線対をＶＣＣレベルにして
接続したときに強誘電体コンデンサ（１−１）に流入す
る電荷量をＱ３とする。このとき参照コンデンサ（２−
１）に流入する電荷量をＱ４とする。

強誘電体コンデンサ（１−１）の分極の向きがビット線
（ＢＬ）の方向のときを“０°、逆方向を“１″とすれ
ば、０”状態では分極反転に伴なう多量の電荷（Ｑ３）
が強誘電体コンデンサ（１−１）に流入する。一方“１
′状態では分極反転がないので、容量（Ｃｍ）に応じた
電荷（Ｑｌ）が流入するに過ぎない。従って参照コンデ
ンサ（２−１）に流入する電荷量Ｑ４を、ＱｌとＱ３の
間に設定すれば、２１′状態のときはＱｌ＜０４である
のでビット線（ＢＬ）を高レベルに、“０”状態のとき
はＱ４＜Ｑ３であるのでビット線（ＢＬ”）を高レベル
に確定することができる。この場合Ｑ４がＱ３とＱｌの
両方の状態から離れていることが判断か確実であるため
、Ｑ４はＱｌとＱ３との中間値となるように制御するこ
とが望ましい。

例えば参照コンデンサ（２−１）の容量（Ｃ１）を、Ｃ
１−２・Ｃｍとし、プリチャージ状態では参照コンデン
サ用電圧供給手段（４）の電位をＶＳＳレベルとし、他
端にも図示しないスイッチング素子を介しＶＳＳレベル
を供給して参照コンデンサ（２−１）に蓄積される電荷
量を０とする。−力強誘電体コンデンサ（１−１）には
電圧供給手段（３）によりＶＳＳレベルの電位が供給さ
れている。さてここでｖｃｃレベルのビット線対を接続
すると、“１”状態では強誘電体コンデンサ（１−１）
には分極方向と同極性の電圧が印加されることになるた
め分極反転は生じず、容量Ｃｍ相当程度の電荷量Ｑ１し
か流入しないが、参照コンデンサ（２−１）には容Ｅｔ
　Ｃｍ（−２・Ｃｍ）及び印加電圧（Ｖ　ｃｃ）に相当
する電荷Ｑ４が流入する。従って、Ｑ４　＞Ｑ　１であ
り、ビット線（ＢＬ）を高レベルにビット線（ＢＬ　’
　）を低レベルに確定する。また“Ｏ゛状態は、強誘電
体コンデンサ（１−１）には分極反転を生じる電圧が印
加されることになるため、Ｑ３は分極反転に必要な電荷
量相当の多大な電荷（例えば３・ｃｌＩ相当程度）とな
るが、Ｑ４は“１２と同様で　Ｑ４＞Ｑ２であるから、
ビット線（ＢＬ　’　）を高レベルにビット線（ＢＬ）
を低レベルに確定する。

なお書き込みはビット線対を強制的に“０”又は“１°
状態にしてスイッチング素子（１−２）　（２−１）を
ＯＮすることにより行なうことができる。

この様に参照コンデンサを動作モードに応じて選択すれ
ば良い。第２図では１個の参照コンデンサしか図示して
いないが、複数の参照コンデンサを用意し、これを切替
え、更に印加する電位を参照コンデンサ用電圧供給手段
で制御すれば良い。

より具体的には 強誘電体コンデンサと 前記強誘電体コンデンサに印加する電圧を制御し、前記
強誘電体コンデンサの分極方向が変化し得る第１の電圧
及び記憶情報によらず分極方向の変化しない第２の電圧
の一方を選択する電圧供給手段と； 駆動電圧が印加されたとき、前記強誘電体に第１の電圧
が印加された際に強誘電体コンデンサに流入する電荷量
より少ない電荷が流入するように容量が設定された第１
の参照コンデンサと駆動電圧が印加されたとき、前記強
誘電体に第２の電圧が印加された際に分極反転が生じた
ときに流れる電荷量よりは少なく、分極反転が生じない
ときに流入する電荷量よりは多い電荷が流入するように
容量が設定された第２の参照コンデンサと； 第１及び第２の参照コンデンサの一方と前記強誘電体コ
ンデンサとに接続されるセンスアンプと前記電圧供給手
段が第１の電圧を選択するときは第１の参照コンデンサ
を選択し、第２の電圧を選択するときは第２の参照コン
デンサを選択して前記センスアンプに接続する参照コン
デンサ選択手段と；を具備し、 強誘電体コンデンサ及び参照コンデンサはビット線対を
介してセンスアンプに接続され、強誘電体コンデンサ及
び参照コンデンサにビット線から電圧を印加した際に流
入する電荷によって生じる電圧降下の度合いをセンスア
ンプにより増幅し、強誘電体コンデンサの記憶状態をビ
ット線対の電位の高低で読み出すように構成すれば良い
。

なお参照コンデンサに流入する電荷量は蓄積される電荷
量が０の状態を基準としても良いし、ある程度充電して
おき、上積みして流入する電荷量を基準としても良い。

以上では参照コンデンサを複数個とし、参照コンデンサ
に印加する電圧を固定したが、１個の参照コンデンサ、
すなわちＣ１を固定して参照コンデンサに印加する電圧
を変えても良い。例えば強誘電体コンデンサ（１−１）
と同一のＶｃｃの印加電圧とすると、ＱＢ（分極反転時
）＞Ｑ４＞ＱＢ　（分極非反転時）、Ｑｌ（“０°）＞
Ｑ２＞Ｑｌ　（“１°）を満たすように参照コンデンサ
（２−１）に印加する電圧を制御すれば良い。例えば分
極反転時に強誘電体コンデンサに流入する電荷量相当の
容量をＣｍ”−３・Ｃｍ’程度とすると、参照コンデン
サ容量（Ｃｇ”）を、ＣＩ’−２・Ｃｍとし、不揮発性
動作時には基準蓄積電荷量を０とし、揮発性動作時には
３７４　・ｖｃｅでの充電電荷量を基準とし、流入電荷
量を比較対象とすれば良い。読み出しは前述の例と同様
である。具体的構成としては、例えば、 強誘電体コンデンサと； 前記強誘電体コンデンサに印加する電圧を制御し、前記
強誘電体コンデンサの分極方向が変化し得る第１の電圧
及び記憶情報によらず分極方向の変化しない第２の電圧
の一方を選択する電圧供給手段と 参照コンデンサと； 前記強誘電体コンデンサと前記参照コンデンサとに接続
されるセンスアンプと 前記強誘電体に印加する第１の電圧が選択されたときに
は強誘電体コンデンサに流入する電荷量より少ない電荷
が参照コンデンサに流入し、前記強誘電体に印加する第
２の電圧が選択されたときには強誘電体コンデンサの分
極反転が生したときに流れる電荷量よりは少なく、分極
反転が生じないときに流れる電荷量より多い電荷が参照
コンデンサに流入するように、前記参照コンデンサに駆
動電圧を印加する前にあらかじめ充電する電荷量を制御
する参照コンデンサ電荷制御手段と；を具備し１ 、強誘電体コンデンサ及び参照コンデンサはビット線対
を介してセンスアンプに接続され、強誘電体コンデンサ
及び参照コンデンサに駆動電圧を印加した際に流入する
電荷によって生しる電圧降下の度合いをセンスアンプに
より増幅し、強誘電体コンデンサの記憶状態をビット線
対の電位の高低で読み出すように設定すれば良い。

以上参照コンデンサを揮発性動作用、不揮発性動作用と
２種類（駆動電圧を変化する場合を含めて）備えた場合
について説明したが、参照コンデンサを電荷量または分
極方向が相補的に変化するように構成された強誘電体コ
ンデンサから構成し、両者の比較から“０″、′１″状
態を検出するようにしてもよい。すなわち、揮発性動作
時には、一方の強誘電体コンデンサに電荷が蓄積される
ときは他方は電荷の蓄積がない状態となるようにして夫
々をセンスアンプに接続すれば、電荷の蓄積がない状態
の強誘電体コンデンサ側のビット線の方が電位降下が大
きく、電荷蓄積状態の強誘電体コンデンサ側のビット線
の方が高レベルに確定する。また不揮発性動作時には強
誘電体コンデンサの分極方向を相補的に変化させれば前
述と同様にビット線対の電位固定ができる。すなわちビ
ット線側に分極が向いている強誘電体コンデンサ側のビ
ット線の電位降下の方が小さいため強誘電体コンデンサ
側のビット線の方が低レベルに確定する。

以上説明したような本発明によれば、通常は強誘電体コ
ンデンサを分極反転を生じない状態で使用することによ
り、書き込み／読み出しのサイクルタイムを短くでき、
またウェア・アウト現象を抑制できる。また同一の強誘
電体コンデンサを用いながら不揮発性動作に切替えるこ
とができるため、実質的に情報の不揮発化が実現できる
。すなわち通電時は特に不揮発化をする必要がなく、電
源切断時にのみ不揮発化が必要であり、従来の如くそれ
ぞれ別個のメモリを設けるのに比べ、本発明は高集積化
を疎外するような構造の複雑化を生じることなく、通常
は揮発性動作で、特殊時に不揮発動作に変更できるため
、非常に有効である。

（実施例） 、以下に本発明の詳細な説明する。

実施例１ 第３図は本発明の一実施例を示す回路図である。

１メモリセル（３１）はスイッチング素子（３１１）に
強誘電体コンデンサ（３１２）からなる。スイッチング
素子（３１１）はワード線駆動部（３２）に接続され、
ワード線（ＶＬ３１）により選択的に駆動される。強誘
電体コンデンサ（３１２）の一方の電極はスイッチング
素子（３１１）を介してビット線（ＢＬａ）に接続され
、他方の電極はプレート線（ＰＬ３１）を介してプレー
ト線制御手段（３３）　（電圧供給手段）に接続されて
いる。このプレート線（ＰＬ３１）は、プレート線切替
え駆動部（３３３）からのプレート線切換え線（ＤＣ３
１）により駆動されるスイッチング素子（３３１）を介
してＶｓｓレベルに、プレート線切換え線（ＤＣ３２）
により駆動されるスイッチング素子（３３２）を介して
プレート線駆動部（３３４）に接続される。

また参照部（３４）は基本的には、揮発性動作用の参照
コンデンサ（８４１）とスイッチング素子（３４３）（
３４４）からなる揮発性動作用セル（３４７）と、不揮
発性動作用の参照コンデンサ（３４２）とスイッチング
素子（３４５）　（３４Ｂ）とからなる不揮発性動作用
セル（３４１１）とからなる。参照コンデンサ（３４１
）の一方の電極は駆動用のスイッチング素子（３４３）
を介してビット線（ＢＬａ　’　）に接続される。この
スイッチング素子（３４３）はダミーワード線駆動部（
１９）　（参照コンデンサ選択手段）に接続されたダミ
ーワード線（ＤνＬ３１）により選択的に駆動される。

また他方の電極はＶＳＳレベルに接続されている。参照
コンデンサ（３４１）の両電極はプリチャージ用のスイ
ッチング素子（３４４）を介して接続されている。ブリ
チ、ヤージ用のスイッチング素子（３４４）はプリチャ
ージ駆動部（３５）により制御される。不揮発性動作用
の参照コンデンサ（３４２）の一方の電極はＶＳＳレベ
ルに接続され、他方の電極はスイッチング素子（３４５
）を介しビット線（ＢＬａ　’　）に接続される。スイ
ッチング素子（３４５）はダミーワード線駆動部（３９
）に接続されたダミーワード線（ＤＶＬ３２）により選
択的に駆動される。この不揮発性動作用の参照コンデン
サ（３４２）の両電極はプリチャージ用のスイッチング
素子（３４６）を介して電極と接続されている。

なおプリチャージ用のスイッチング素子（３４６）はプ
リチャージ駆動部（３５）により制御される。ビット線
対（ＢＬａ）　（ＢＬａ　’　）の一端はセンスアンプ
（３Ｂ）に接続され、他端はカラム手段選択〈３７〉の
スイッチング素子（３７１）　（３７２）を介してデー
タ入出力線（１１０）（Ｉ１０’）に接続され、さらに
データ入出力部（３８）に接続される。カラム選択手段
（３７）は前記スイッチング素子（３７１）（３７２）
と、これを駆動するカラム選択線駆動部（３７３）から
なる。ビット線対（ＢＬａ）（ＢＬａ　’　）は、プリ
チャージ駆動部（３５）により駆動されるスイッチング
素子（ＳＶ４０）（ＳＶ４０）を介してそれぞれＶｃｃ
レベルに接続される。またプリチャージ時のビット線（
ＢＬａ）　（ＢＬａ”）の電位バランスをとるために、
ビット線対はプリチャージ駆動部（３５）により駆動さ
れるスイッチング素子（ＳＶ４０）を介して接続される
。

以上の構成を基本とし、１個のセンスアンプには１個の
参照部と多数のメモリセルが接続され、１個のカラム（
ａ）を構成するＸ数のカラムが半導体記憶装置の中には
存在し、カラム選択手段で各々で選択される。選択され
たカラムのメモリセルはワード線駆動部により選択され
る。また参照コンデンサは揮発性動作、不揮発性動作に
応じて選択される。これは基本回路構成であり、実質的
に同様の動作をする範囲内で追加・変更しても構わない
。

発性動作時の強誘電体コンデンサ（３１２＞の容量すな
わち分極反転を伴わないときの容量（Ｃｍ　）より小さ
い容量で略１／２・ＣＩＩの容量を有するように設定さ
れている。不揮発性動作時に使用する参照コンデンサ（
ｇ４２）は、分極反転時に強誘電体コンデンサ（３１２
＞に流入する電荷量より少ない電荷を蓄積し、Ｃ１ｌよ
り大きい容量で略２・Ｃｍの容量に設定される。

（１）揮発性動作モード 本モードでは強誘電体コンデンサ（３１２）に電荷が蓄
積されている状態を“１°とし、電荷の蓄積がない状態
を“０″とする。強誘電体コンデンサ（３１２）の電荷
蓄積は分極反転を伴わないように一方向の電圧印加で行
なわれる。

（ａ）書き込み動作 待機状態ではプリチャージ線（ＰＣ）は高レベル状態で
あり、ビット線対（ＢＬａ）　（ＢＬａ　’　）はＶＣ
Ｃレベルに保たれている。また参照用コンデンサ（３４
１）は短絡されていることになる。プレート線（ＢＬａ
１）は、プレート線切換え駆動部（３３３）が、プレー
ト線切換え線（ＤＣ３１）を高レベルとする信号を出し
、この信号でスイッチング素子（３３１）がＯＮとなり
ＶＳＳレベルに接続されるように設定される。

外部よりチップイネーブル信号（ＣＥ）が入力されるこ
とにより活性状態となり、プリチャージ線（ｐｃ）が低
レベル状態となることで、ビット線対（ＢＬａ）　（Ｂ
Ｌａ　’　）はＶＣＣレベルでフローティング状態とな
る。メモリセルのアドレス信号の内容と動作モードの指
定により、例えばワード線（ＷＬ３１）およびダミ′−
ワード線（ＤＶＬ３１　）が高レベルとなり、スイッチ
ング素子（３１１）（３４３）がＯＮ状態となり、強誘
電体コンデンサ（３１２＞および参照コンデンサ（３４
１）がそれぞれビット線（ＢＬａ）（ＢＬａ”）に接続
される。強誘電体コンデンサ（３１２）及び参照コンデ
ンサ（３４１）の電荷蓄積状態に応じてビット線の電位
低下が生しる。引き続いてセンスアンプ（３６）を活性
化することでビット線（ＢＬａ）　（ＢＬａ　’　）の
電位を高低レベルに相補的に確定する。

例えば“１”状態のときは強誘電体コンデンサ（３１２
）には電荷が蓄積されているので、ビット線（ＢＬａ）
の電位低下は少ない。

これに対し参照コンデンサ（３４］）には電荷の蓄積が
ないため、参照コンデンサ（３４１）の容量とビット線
容量で決まる所定量の電位低下が生じる。従って強誘電
体コンデンサ（３１２）側のビット線（ＢＬａ）の電位
の方が参照コンデンサ（３４１）側のビット線（ＢＬａ
　’　）より高くなり、ビット線（ＢＬａ）を高レベル
、ビット線（ＢＬａ　’　）を低レベルに確定する。

一方°０′状態のときは強誘電体コンデンサ（３１２）
には電荷が蓄積されていないので、容量に応じて電荷の
流入が生じ、ビット線（ＢＬａ）の電位が低下する。参
照コンデンサ（３４１）の容量は強誘電体コンデンサ（
３１２）の容量より小さいため、電荷流入によるビット
線（ＢＬａ　’　）の電位低下は強誘電体コンデンサ＜
３１２）の場合に比べ少ない。従って強誘電体コンデン
サ（３１２）側のビット線（ＢＬａ）の電位のほうが参
照コンデンサ（３４１）側のビット線（ＢＬａ’）より
低くなり、ビット線（ＢＬａ’）を高レベルに、ビット
線（ＢＬａ）を低レベルに確定する。

その後カラム選択線駆動部（３７３）によりカラム選択
線（Ｃ８Ｌａ）が高レベルに駆動されて、スイッチング
素子（３７１）（３７２）がＯＮ状態となり、データ入
出力線（Ｉｌｏ）　（Ｉ１０’）に接続される。ここで
データ入出力線（Ｉｌｏ）（Ｉ１０’）の設定状態にビ
ット線（ＢＬａ）　（ＢＬａ　’　）が強制的に書替え
られる。従ってデータ入出力線（１１Ｏ）が高レベルで
あれば強誘電体コンデンサ（３１２）に電荷が蓄積され
ることになり、データ入出力線（Ｉｌｏ）が低レベルで
あれば電荷の蓄積はなく、それぞれ“１゜“０°状態が
記憶されることになる。

プリチャージ状態への復帰はチップイネーブル信号（Ｃ
Ｅ）が高レベルに復帰することで起動され、ワード線（
讐Ｌ３１）、ダミーワードｆｉｉＡ　（ＤｖＬａｌ）、
　カラム選択線（Ｃ３Ｌａ）を低レベルに設定するよう
にそれぞれの駆動部が信号を出し、スイッチング素子（
３１１）　（３４３）（３７１）（３７２）がＯＦＦ状
態となり、その後プリチャージ線（ＰＣ）が高レベルに
設定するようにプリチャージ駆動部（３５）が信号を出
して一連の書込み動作を終了する。

なお異なるカラムで連続して動作を行なう場合は特にプ
リチャージ状態への復帰動作を行なうことなく、動作を
続ければ良い。

また以上の説明では一旦ビット線対の電位が確定してか
ら書込みを行なったが、確定を待つことなくデータ入出
力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は　（ａ）書込み動作
と同様である。その後カラム選択線駆動部（３７３）よ
り高レベルの信号をカラム選択線（Ｃ８Ｌａ）に出し、
スイッチング素子（３７１）（３７２）をＯＮ状態とし
、センスアンプ（３６）により確定した情報をデータ入
出力線（Ｉｌｏ）（１１０°）に出力する。

プリチャージ状態への復帰は　（ａ）書込み動作と同様
である。

（２）不揮発性動作モード 本モードでは強誘電体コンデンサ（３１２）の分極方向
で記憶を行なう。プレート線（ＰＬ３１）の方向に分極
が向いているときを“１°とし、ビット線（ＢＬａ’）
に向いているときを“０°とする。

（ａ）書き込み動作 待機状態ではビット線対（ＢＬａ）　（ＢＬａ　°）は
ＶＣＣレベルに保たれていることは揮発性動作時と同様
である。プレート線（ＰＬ３１）は、プレート線切替入
駆動部（３３３）が、プレート線切換え線（ＤＣ３２）
を高レベルとする信号を出し、スイッチング素子（３３
２）がＯＮとなりプレート線駆動部（３３４）に接続さ
れるように設定される。当初はプレート線（ＰＬ３１）
に低レベル（Ｖ　ｓｓ）の信号を供給している。

外部よりチップイネーブル信号（ＣＥ）が入力されるこ
とにより活性状態となり、プリチャージ線（ＰＣ）が低
レベル状態となることで、ビット線対（ＢＬａ）　（Ｂ
Ｌａ’）はＶＣＣレベルでフローティング状態となる。

メモリセルのアドレス信号の内容と動作モードの指定に
より、例えば、ワード線（ＷＬ３１）及びダミーワード
線（ＤＷＬ３２）が高レベルとなりスイッチング素子（
３１１）（３４５）がＯＮ状態となり、強誘電体コンデ
ンサ（３１２）及び参照コンデンサ（３４２）が、それ
ぞれビット線（ＢＬａ）（ＢＬａ　’　）に接続される
。これに伴いビット線の電位低下が生じる。引き続いて
センスアンプ（３６）を活性化することでビット線（Ｂ
Ｌａ）　（ＢＬａ　’　）の電位を高低レベルに相補的
に確定する。

例えば“１“状態のときは強誘電体コンデンサ（３１２
）はプレート線（ＰＬ３１）方向に分極されている。す
なわちビット線（ＢＬａ）が高電位状態に分極されてい
る。従ってＶＣＣレベルのフローティング状態のビット
線（ＢＬａ）が接続されても分極極性と同極性であるた
め、単にコンデンサとしての容量（Ｃｍ　）分の電荷流
入があるだけである。

これに対し参照コンデンサ（３４２）には容量（２Ｃｍ
）分の電荷が流入するため、参照コンデンサ（３４２）
側のビット線（ＢＬａ　’　）の方の電位低下が大きく
、センスアンプ（３Ｂ）により、ビット線（ＢＬａ）を
高レベル、ビット線（ＢＬａ　’　）を低レベルに確定
する。

一方“０°状態のときは強誘電体コンデンサ（３１２）
はビット線（ＢＬａ）方向に分極されている。従ってＶ
ｃｃレベルのフローティング状態のビット線（ＢＬａ）
が接続されると分極極性が逆極性の電界が強誘電体コン
デンサ（３１２）に印加されることになり、分極反転が
生じる。そのため多量の電荷が流入し、強誘電体コンデ
ンサ（３１２）側のビット線（ＢＬａ）の方の電位低下
が大きく、センスアンプ（３６）により、ビット線（Ｂ
Ｌａ　’　）を高レベル、ビット線（ＢＬａ）を低レベ
ルに確定する。

その後カラム選択線駆動部（８７３）によりカラム選択
線（Ｃ８Ｌａ）が高レベルに駆動されて、スイッチング
素子（３７１）　（３７２）がＯＮ状態となり、データ
入出力線（Ｉｌｏ）　（１１０°）に接続される。ここ
でデータ入出力線（Ｉｌｏ）（１１０”）の設定状態に
ビット線（ＢＬａ）　（ＢＬａ　’　）が強制的に書替
えられる。前述の如くプレート線（ＰＬ３１）は当初低
レベルに設定されているため、データ入出力線（Ｉｌｏ
）が高レベルのときに強誘電体コンデンサ（３１２）は
“１”状態の分極方向となる。

データ入出力線（Ｉｌｏ）が低レベルのときは強誘電体
コンデンサ（３１２）の両端が低レベルとなるため、分
極反転は生じない。このときプレート線駆動部（３３４
）からＶＣｅレベルの電位を供給することにより、強誘
電体コンデンサ（３１２）の状態は“１”状態の分極方
向であるため、分極と逆極性の電圧が印加されることに
なり、分極反転が生じ、“０“状態の分極方向となる。

プリチャージ状態への復帰はチップイネーブル信号（Ｃ
Ｅ）が高レベルに復帰することで起動され、ワード線（
ＷＬ３１）、ダミーワード線（ＤＷＬ３２）　、カラム
選択線（ＣＳＬａ）を低レベルに設定するようにそれぞ
れの駆動部が信号を出し、スイッチング素子（３１１）
（３４３）（３７１）（３７２）がＯＦＦ状態となり、
その後プリチャージ線（ＰＣ）を高レベルに設定するよ
うにプリチャージ駆動部（３５）が信号を出し一連の書
込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャージ
状態への復帰動作を行なうことなく、動作を続ければ良
い。

また以上の説明では−Ｈビット線対の電位が確定してか
ら書込みを行なったが、確定を待つことなくデータ入出
力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は　（ａ）書込み動作
と同様である。その後カラム選択線駆動部（３７３）よ
り高レベルの信号をカラム選択線（Ｃ９Ｌａ）に出し、
スイッチング素子（３７１）　（３７２）をＯＮ状態と
し、センスアンプ（３Ｂ）により確定した情報をデータ
入出力線（Ｉｌｏ）　（Ｉ１０’）に出力する。

プリチャージ状態への復帰は　（ａ）書込み動作と同様
である。

次に動作モードの切替えについて説明する。

（３） 揮発性動作−不揮発性動作 前述の　（１〉揮発性動作モードの　（ｂ）読出し動作
を行ない、ビット線対（ＢＬａ）　（ＢＬａ’）の電位
−レベルを確定する。“１°状態であれば強誘電体コン
デンサ（３１２）側のビット線（ＢＬａ）が高電位に、
“０°状態であれば参照コンデンサ（３４１）側のビッ
ト線（ＢＬａ　’　）が高電位に確定する。

ついでプレート線切換え駆動部（３３３）からのプレー
ト切換え線（ＤＣ３１）を低レベルに、プレート切換え
線（ＤＣ３２）を高レベルにする信号を出しスイッチン
グ素子（３３１）をＯＦＦとし、スイッチング素子（３
３２）をＯＮとすることでプレート線（ＰＬ３１）をプ
レート線駆動部（８３４）に接続し、不揮発性動作モー
ドに切替わる。このときビット線（ＢＬａ）の確定電位
で不揮発性の記憶ができる。すなわち不揮発性動作では
プレート線（ＰＬ３１）は当初低レベルに設定されてい
るため、“１＃のときはビット線（ＢＬａ）が高レベル
であり、（３） “１°状態の分極方向となる。引き続きプレート線駆動
部からＶｃｃレベルの電位が供給されても、強誘電体コ
ンデンサ（３１２）の両端の電位が等しくなるにすぎず
分極状態は反転せず″１°状態を保つ。逆に“０゜のと
きはビット線（ＢＬａ）が低レベルで、強誘電体コンデ
ンサ（３１２）の両端が低レベルとなるため、分極反転
は生じない。このときプレート線駆動部（３３４）から
Ｖｃｃレベルの電位を供給することにより、強誘電体コ
ンデンサ（３１２）は分極と逆極性の電圧が印加される
ことになり、分極反転が生じ、“０゛状態の分極方向と
なる。

不揮発性動作−揮発性動作 前述の　（２）不揮発性動作モードの　（ト）読出し動
作を行ないビット線対（ＢＬａ）　（ＢＬａ　’　）の
電位レベルを確定する。“１°状態であれば強誘電体コ
ンデンサ（３１２）側のビット線（ＢＬａ）が高電位に
、“０”状態であれば参照コンデンサ（８４１）側のビ
ット線（ＢＬａ　’　）が高電位に確定する。

ついでプレート線切換え駆動部（Ｈ３）からのプレート
切換え線（ＤＣ３２）を低レベルに、プレート切換え線
（ＤＣ３１）を高レベルにする信号を出しスイッチング
素子（３３２）をＯＦＦとし、スイッチング素子（３３
１）をＯＮとすることでプレート線（ＰＬ３１）をＶｓ
ｓレベルに接続する。これで揮発性動作モードに切替わ
る。従って前述の　（２）揮発性動作モードにおける　
（ａ）書込み動作と同様にして書込みを行なうことがで
きる。すなわちビット線（ＢＬａ）が高レベルであれば
強誘電体コンデンサ（３１２）に電荷の蓄積がおこり、
低レベルであれば電荷の蓄積はおこらない。従って不揮
発性動作時の情報が揮発性の記憶として書込まれる。

このように動作モードの切替えは、切替え前の情報を切
替え後のモードでの情報として書替えることにより行な
うことができる。

上記説明ではプレート線駆動部（３３４）が高低２値レ
ベルの電位を供給することとしたが、高レベルのみの供
給とし、その代わりにプレート線切替え駆動部（３３３
）により、高レベルの電位を供給するときだけスイッチ
ング素子（３３２）をＯＮ状態とし、それ以外はスイッ
チング素子（３３１）をＯＮ状態としてｖｃｃレベルの
電位を供給するようにプレート線切換え線（ＤＣ３１）
　（ＤＣ３２）の電位状態を制御するように構成しても
良い。

以上の説明は１メモリセルに関してのみであったが、実
際の素子では、ワード線駆動部（３２）の制御でカラム
（ａ）中の多数のメモリを順次選択駆動し、またカラム
選択手段（３７）の制御で多数のカラム、を順次選択駆
動し、動作することになる。

実施例２ 第５図は本発明の他の実施例を示す回路図である。

１メモリセル（５１）の構成は実施例１と同様である。

スイッチング素子（５１１）は、ワード線（νＬ５１）
に接続され、ワード線駆動部（５２）により駆動される
。強誘電体コンデンサ（５１２）の一方の電極はスイッ
チング素子（５１１）を介してビット線（ＢＬａ）に接
続され、他方の電極はプレート線（ＰＬ５１）を介して
プレート線制御手段（５３）　（電圧供給手段）に接続
されている。プレート線（ＰＬ５１）は、プレート線切
換え駆動部（５３３）からのプレート線切換え線（ＤＣ
５１）により駆動されるスイッチング素子（５３１）を
介してＶＳＳレベルに接続され、プレート線切換え線（
ＤＣ５２）により駆動されるスイッチング素子（５３２
）を介してプレート線駆動部（５３４）に接続される。

本実施例では参照部の参照用コンデンサが１個であるこ
とが実施例１と異なる点である。

参照部（５４）は参照コンデンサ（５４１）とスイッチ
ング素子（５４２）　（５４３）からなる。この参照コ
ンデンサ（５４１）の一方の電極は駆動用のスイッチン
グ素子（５４２）を介してビット線（ＢＬａ’）に接続
される。

スイッチング素子（５４２）はダミーワード線駆動部（
５９）に接続されたダミーワード線（ＤＷＬ５１）によ
り選択的に駆動される。参照コンデンサ（５４１）の他
方の電極はＶＳＳレベルに接続されている。また参照コ
ンデンサ（５４１）のスイッチング素子（５４２）の側
の電極は、プリチャージ用のスイッチング素子（５４Ｂ
）を介してプリチャージ電位供給線（ＤＰＣ５１）に接
続されている。プリチャージ用のスイッチング素子（５
４８）はプリチャージ駆動部（５５）により信号が供給
されるプリチャージ線（ＰＣ）により駆動される。また
プリチャージ電位供給線（ＤＰＣ５１）はスイッチング
素子（ＰＣ５１）（ＰＣ５２）を介しテＶｄｌ、　Ｖｄ
２の電位が供給されるように構成されている。電位の切
換えは、電位切換え駆動部（ＰＣ９５１）に接続される
電位切換え線（ＤＣ５３）　（ＤＣ５４）の信号で行な
われる。これが参照コンデンサ電荷制御手段を構成する
。

ビット線対（ＢＬａ）　（ＢＬａ　’　）の一端はセン
スアンプ（５６）に接続され、他端はカラム選択手段（
５７）のスイッチング素子（５７１）（５７２）を介し
てデータ入出力線（Ｉｌｏ）（＋１０°）に接続され、
さらにデータ入出力部（５８）に接続される。カラム選
択手段（５７）は前記スイッチング素子（５７１）（５
７２）とこれを駆動するカラム選択線駆動部（５７３）
からなる。またビット線対（ＢＬａ）　（ＢＬａ　’　
）は、プリチャージ駆動部（５５）ｌ：より駆動される
スイッチング素子（ＳＶ４０）（ＳＶ４０）を介してそ
れぞれＶＣＣレベルに接続される。またビット線対はプ
リチャージ駆動部（５５）により駆動されるスイッチン
グ素子（ＳＶ４０）を介して接続されている。

以上の構成を基本とし、１個のセンスアンプには１個の
参照部と多数のメモリセルが接続され、１個のカラム（
ａ）を構成する。

なお本実施例ではプリチャージ時のチャージ電圧を切替
えることで参照コンデンサにあらかじめ蓄えられる電荷
量を制御して、ビット線に接続する時に流入する電荷量
をコントロールし、実施例１の様に複数の参照コンデン
サを備えた場合と同様の動作を行なう。本実施例では強
誘電体コンデンサの（５１２）の分極非反転時の容量（
（、ｎ　）と分極反転時に流入する電荷量に相当する容
量（Ｃｍ’）と、参照コンデンサ（５４１）の（ｃｒ　
＞が、略以下の関係を満たすように設定した。

Ｃｍ’−３・ＣｌｌＣｆ　−２・Ｃｍ なお強誘電体コンデンサ（５１２）には基準電位ＶＳＳ
に対しＶｃｃレベルの電圧が印加されるものとし、参照
コンデンサ（５４１）のプリチャージ電位（Ｖ　ｄｉ）
を、揮発性動作時には３／４　・ｖＣＣとし、不揮発性
動作時（Ｖ　ｄ２）にはＶｓｓ（ＯＶ）とした。この様
に設定すると、揮発性動作時も不揮発性動作時も、強誘
電体コンデンサ（５１２）に“０”１”の記憶状態に応
じて流入する電荷量の中間値の電荷量が参照コンデンサ
（５４１）に流れることになる。従って、センスアンプ
での判断が偏ることなく、両者を正確に判定できる。

次にタイミングチャート（第６図）を参照して本実施例
の動作を説明する。

（１）揮発性動作モード 本モードでは強誘電体コンデンサ（５１２）に電荷が蓄
積されている状態を“１′とし、電荷の蓄積がない状態
を“０゛とする。強誘電体コンデンサ（５１２）の電荷
蓄積は分極反転を伴わない一方向の電界印加で行なわれ
る。

（ａ）書き込み動作 待機状態ではプリチャージ線（ＰＣ）は高レベル状態で
あり、ビット線対（ＢＬａ）　（ＢＬａ　’　）はｖｃ
ｃレベルに保たれている。また参照用コンデンサ（５４
１）は基準電位（Ｖ　ｓｓ）に対し、Ｖｄｌ　（−３／
４　　・Ｖｃｃ）　（Ｄ１ａ位カ印加すれている。プレ
ート線（ＰＬ５１）は、プレート線切換え駆動部（５３
３）が、プレート線切換え線（ＤＣ５１）を高レベルと
する信号を出し、この信号でスイッチング素子（５３１
）がＯＮとなりＶＳＳレベルに接続されるように設定さ
れる。

外部よりチップイネーブル信号（ＣＥ）が入力されるこ
とにより活性状態となり、プリチャージ線（ＰＣ）が低
レベル状態となることで、ビット線対（ＢＬａ）　（Ｂ
Ｌａ’）は■ｃｃレベルでフローティング状態となる。

メモリセルのアドレス信号の内容と動作モードの指定に
より、例えばワード線（ＶＬ５１）およびダミーワード
線（ＤＷＬ５１）が高レベルとなり、スイッチング素子
（５１１）（５４２）がＯＮ状態となり、強誘電体コン
デンサ（３１２）および参照コンデンサ（５４１）がそ
れぞれビット線（ＢＬａ）（ＢＬａ　’　）に接続され
る。強誘電体コンデンサ（５１２）及び参照コンデンサ
′Ｃ５４１）の電荷蓄積状態に応じてビット線の電位低
下が生じる。引き続いてセンスアンプ（３６）を活性化
することでビット線（ＢＬａ）　（ＢＬａ　’　）の電
位を高低レベルに相補的に確定する。

例えば“１″状態のときは強誘電体コンデンサ（５１２
）には電荷が蓄積されているので、ビット線（ＢＬａ）
の電位低下は少ない。

これに対し、参照コンデンサ（３４１）には、３／４　
・ＶＣＣの印加電圧で電荷が蓄積されているだけであり
、ＶＣｃレベルが印加されることにより、残り１／４　
・Ｖｅｃ　　分に相当する印加電圧に対応した電荷が、
強誘電体コンデンサ（５１２）より多く参照コンデンサ
（５４１）に流入することになる。従って強誘電体コン
デンサ（５１２）側のビット線（ＢＬａ）の電位の方が
参照コンデンサ（５４１）側のビット線（ＢＬａ’）よ
り高くなるため、ビット線（ＢＬａ）を高レベル、ビッ
ト線（ＢＬａ’）を低レベルに確定する。

一方“０”状態のときは強誘電体コンデンサ（５１２）
には電荷が蓄積されていないので、ｖｃｅレベルの電圧
印加に応じて電荷の流入が生じ、ビット線（ＢＬａ）の
電位が低下する。参照コンデンサ（５４１）には前述の
如＜１１４　・ＶＣＣ分に相当する電荷が流入すること
になる。従って、強誘電体コンデンサ（５１２）側のビ
ット線（ＢＬａ）の電位の方が参照コンデンサ（５４１
）側のビット線（ＢＬａ　’　）より低くなるため、ビ
ット線（ＢＬａ　’　）を高レベルに、ビット線（ＢＬ
ａ）を低レベルに確定する。

その後カラム選択線駆動部（５７３）によりカラム選択
線（Ｃ８Ｌａ）が高レベルに駆動されて、スイッチング
素子（５７１）（５７２）がＯＮ状態となり、データ入
出力線（Ｉｌｏ）　（＋１０°）に接続される。ここで
データ入出力線（Ｉｌｏ）プリチャージ状態への復帰は
チップイネーブル信号（ＣＢ）が高レベルに復帰するこ
とで起動され、ワード線（ＷＬ５１）、ダミーワード線
（ＤＷＬ５１）　、カラム選択線（Ｃ３Ｌａ）を低レベ
ルに設定するようにそれぞれの駆動部が信号を出し、ス
イッチング素子（５１１）（５４２）（５７１）（５７
２）がＯＦＦ状態となり、その後、プリチャージ線（Ｐ
Ｃ）を高レベルに設定するようにプリチャージ駆動部（
５５）が信号を出し一連の書込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャージ
状態への復帰動作を行なうことなく、動作を続ければ良
い。

また以上の説明では−Ｈビット線対の電（１１０°）の
設定状態にビット線（ＢＬａ）　（ＢＬａ　’　）が強
制的に書替えられる。従ってデータ入出力線（Ｉｌｏ）
が高レベルであれば強誘電体コンデンサ（５１２）に電
荷が蓄積されることになり、データ入出力線（Ｉｌｏ）
が低レベルであれば電荷の蓄積はなく、それぞれ“１゜
“０１状態が記憶されることになる。

位が確定してから書込みを行なったが、確定を待つこと
なくデータ入出力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は　（ａ）書込み動作
と同様である。その後カラム選択線駆動部（５７３）よ
り高レベルの信号をカラム選択線（Ｃ９Ｌａ）に出し、
スイッチング素子（５７１）　（５７２）をＯＮ状態と
し、センスアンプ（５６）により確定した情報をデータ
入出力線（Ｉｌｏ）（＋１０“）に出力する。

プリチャージ状態への復帰は　（ａ）書込み動作と同様
である。

（２）不揮発性動作モード 本モードでは強誘電体コンデンサ（５１２）の分極方向
で記憶を行なう。プレート線（ＰＬ５１）の方向に分極
が向いているときを“１°とし、ビット線（ＢＬａ’）
に向いているときを“Ｏｏとする。

（ａ）書き込み動作 待機状態ではビット線対（ＢＬａ）　（ＢＬａ　’　）
はＶＣＣレベルに保たれていることは揮発性動作時と同
様である。また参照用コンデンサ（５４１）は基準電位
（Ｖ　ｓｓ）に対し、Ｖｄ２（−Ｖ　ｓｓ）の電位が印
加され、結果的に短絡されている。プレート線（ＰＬ５
１）は、プレート線切換え駆動部（５３１）が、プレー
ト線切換え線（ＤＣ５１）を低レベルとし、（ＤＣ５４
）を高レベルとする信号を出し、この信号でスイッチン
グ素子（５８２）がＯＮとなりプレート線駆動部（５３
４）に接続されるように設定される。

外部よりチップイネーブル信号（ＣＥ）が入力されるこ
とにより活性状態となり、プリチャージ線（ＰＣ）が低
レベル状態となることで、ビット線対（ＢＬａ）　（Ｂ
Ｌａ　’　）はＶＣＣレベルでフローティング状態とな
る。メモリセルのアドレス信号の内容と動作モードの指
定により、例えば、ワード線（ＷＬ５１）及びダミーワ
ード線（ＤＷＬ５１）が高レベルとなりスイッチング素
子（５１１）　（５４２）がＯＮ状態となり、強誘電体
コンデンサ（５１２）及び参照コンデンサ（５４１）が
、それぞれビット線（ＢＬａ）（ＢＬａ　’　）に接続
される。これに伴いビット線の電位低下が生じる。引き
続いてセンスアンプ（５６）を活性化することでビット
線（ＢＬａ）　（ＢＬａ　’　）の電位を高低レベルに
相補的に確定する。

例えば“１°状態のときは強誘電体コンデンサ（５１２
）はプレート線（ＰＬ５１）方向に分極されている。す
なわちビット線（ＢＬａ）が高電位状態に分極されてい
る。従ってＶＣＣレベルのフローティング状態のビット
線（ＢＬａ）が接続されても分極極性と同極性であるた
め、単にコンデンサとしての容量（ＣＩ）分の電荷流入
があるだけである。

これに対し参照コンデンサ（５４１）には容量（２Ｃｍ
）分の電荷が流入するため、参照コンデンサ（５４１）
側のビット線（ＢＬａ’）の方の電位低下が大きく、セ
ンスアンプ（５６）により、ビット線（ＢＬａ）を高レ
ベル、ビット線（ＢＬａ　’　）を低レベルに確定する
。

一方“０゛状態のときは強誘電体コンデンサ（５１２）
はビット線（ＢＬａ）方向に分極されている。従ってＶ
ＣＣレベルのフローティング状態のビット線（ＢＬａ）
が接続されると分極極性が逆極性の電界が強誘電体コン
デンサ（５１２）に印加されることになり、分極反転が
生じる。そのため多量の電荷が流入する。これに対し参
照コンデンサ（５４１）には“１°状態と同様の電荷流
入が生しる。

従って強誘電体コンデンサ（５１２＞側のビット線（Ｂ
Ｌａ）の方の電位低下が大きく、センスアンプ（５６）
により、ビット線（ＢＬａ”）を高レベル、ビット線（
ＢＬａ）を低レベルに確定する。

その後カラム選択線駆動部（５７３）によりカラム選択
線（Ｃ８Ｌａ）が高レベルに駆動されて、スイッチング
素子（５７１）　（５７２）がＯＮ状態となり、データ
入出力線（］　１０）　（Ｉ　１０　”）に接続される
。ここでデータ入出力線（Ｉｌｏ）（Ｉｌｏｏ〉の設定
状態にビット線（ＢＬａ）　（ＢＬａ　’　）が強制的
に書替えられる。前述の如くプレート線（ＰＬ５１）は
当初低レベルに設定されているため、データ入出力線（
Ｉｌｏ）が高レベルのときに強誘電体コンデンサ（５１
２）は、“１′状態の分極方向となる。データ入出力線
（Ｉｌｏ）が低レベルのときは強誘電体コンデンサ（５
１２）の両端が低レベルとなるため、分極反転は生じな
い。このときプレート線駆動部（５３４）からＶＣＣレ
ベルの電位を供給することにより、強誘電体コンデンサ
（５１２＞の状態は“１゛の分極方向であるので逆極性
の電圧が印加されることになり、分極反転が生し、“０
”状態の分極方向となる。

プリチャージ状態への復帰はチップイネーブル信号（Ｃ
Ｅ）が高レベルに復帰することで起動され、ワード線（
νＬ５１）、ダミーワード線（ＤＷＬ５２）　、カラム
選択線（Ｃ８Ｌａ）を低しベルに設定するようにそれぞ
れの駆動部が信号を出し、スイッチング素子（５１１）
（５４２）（５７１）（５７２）がＯＦＦ状態となり、
その後プリチャージ線（ＰＣ）を高レベルに設定するよ
うにプリチャージ駆動部（５５）が信号を出し一連の書
込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャージ
状態への復帰動作を行なうことなく、動作を続ければ良
い。

また以上の説明では一旦ビット線対の電位が確定してか
ら書込みを行なったが、確定を待つことなくデータ入出
力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は　（ａ）書込み動作
と同様である。その後カラム選択線駆動部（５７３）よ
り高レベルの信号をカラム選択線（Ｃ８Ｌａ）に出し、
スイッチング素子（５７１）（５７２）をＯＮ状聾とし
、センスアンプ（５６）により確定した情報をデータ入
出力線（Ｉｌｏ）　（Ｉ１０’）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様で
ある。

次に動作モードの切替えについて説明する。

（３）揮発性動作−不揮発性動作 前述の　（１）揮発性動作モードの　（ｂ）読出し動作
を行ない、ビット線対（ＢＬａ）　（ＢＬａ’）の電位
レベルを確定する。“１°状態であれば強誘電体コンデ
ンサ（５１２）側のビット線（ＢＬａ）が高電位に、“
０°状態であれば参照コンデンサ（５４１）側のビット
線（ＢＬａ　’　）が高電位に確定する。

ついでプレート線切換え駆動部（５３３）からのプレー
ト切換え線（ＤＣ５１）を低レベルに、プレート切換え
線（ＤＣ５２）を高レベルにする信号を出しスイッチン
グ素子（５３１）をＯＦＦとし、スイッチング素子（５
３２）をＯＮとすることでプレート線（ＰＬ５１）をプ
レート線駆動部（５３４）に接続する。これで不揮発性
動作モードに切替わる。ビット線（ＢＬａ）の確定（４
） 不揮発性動作−揮発性動作 前述の　（２）不揮発性動作モードの　（ｂ）Ｒ出し動
作を行ないビット線対（ＢＬａ）　（ＢＬａ’）電位に
より不揮発性モードの記憶ができる。

すなわち不揮発性動作モードではプレート線（ＰＬ５１
）は当初低レベルに設定されているため、“１１のとき
は“１°状態の分極方向となる。引き続きプレート線駆
動部がらＶＣＣレベルの電位が供給されても、強誘電体
コンデンサ（３１２＞の両端の電位が等しくなるにすぎ
ず、分極状態は変化せず、“１”状態を保つ。逆に“０
′のときはビット線（ＢＬａ）が低レベルであり、強誘
電体コンデンサ（−５１２）の両端が低レベルとなるた
め、分極反転は生じない。このときプレート線駆動部（
５３４）からＶＣＣレベルの電位を供給されることにで
強誘電体コンデンサ（５１２）は分極と逆極性の電圧が
印加されることになり、分極反転が生じ、“０”状態の
分極方向となる。

の電位レベルを確定する。“１″状態であれば強誘電体
コンデンサ（５１２）側のビット線（ＢＬａ）が高電位
に、“０”状態であれば参照コンデンサ（５４１）側の
ビット線（ＢＬａ’）が高電位に確定する。

ついでプレート線切換え駆動部（５３３）からのプレー
ト切換え線（ＤＣ５２）を低レベルに、プレート切換え
Ｉｉｌ　（ＤＣ５１）を高レベルにする信号を出しスイ
ッチング素子（５３２）をＯＦＦとし、スイッチング素
子（５３１）をＯＮとすることでプレート線（ＰＬ５１
）をＶＳＳレベルに接続する。これで揮発性動作モード
に切替わる。従って前述の　（２）揮発性動作モードに
おける　（ａ）書込み動作と同様にして書込みを行なう
ことができる。すなわちビット線（ＢＬａ）が高レベル
であれば強誘電体コンデンサ（５１２）に電荷の蓄積が
おこり、低レベルであれば電荷の蓄積はおこらない。従
って不揮発性動作時の情報が揮発性の記憶として書込ま
れる。

二のように動作モードの切替えは、切替え前の情報を切
替え後のモードでの情報として書替えることにより行な
うことができる。

上記説明ではプレート線駆動部（５３４）が高低２値レ
ベルの電位を供給することとしたが、高レベルのみの供
給とし、その代わりにプレート線切替え駆動部（５３３
）により、高レベルの電位を供給するときだけスイッチ
ング素子（５ｇ２）をＯＮ状態とし、それ以外はスイッ
チング素子（５３１）をＯＮ状態としてＶｓｓレベルの
電位を供給するようにプレート線切換え線（ＤＣ５１）
（ＤＣ５２）の電位状態を制御するように構成しても良
い。

以上の説明は１メモリセルに関してのみであったが、実
際の素子では、ワード線駆動部（５２）の制御でカラム
（ａ）中の多数のメモリを順次選択駆動し、またカラム
選択手段（５７）の制御で多数のカラムを順次選択駆動
し、動作することになる。

実施例３ 第７図は本発明の一実施例を示す回路図である。

本実施例では実施例１，２とは異なり、参照部は設けず
、その代わりにメモリセルのコンデンサを同一特性の強
誘電体コンデンサ２個で構成し、揮発性動作時は電荷蓄
積の有無を、不揮発性動作時は分極方向を相補的に変化
せしめる方式を採用する。

１メモリセル（７１）は、基本的には強誘電体コンデン
サ（７１２）　（７１４）及びそれぞれに接続されるス
イッチング素子（７１１）（７１３）からなる。強誘電
体コンデンサ（７１２）の一方の電極が、スイッチング
素子（７１１）を介してビット線（ＢＬａ）に接続され
、この強誘電体コンデンサ（７１２）と同一特性に設定
された強誘電体コンデンサ（７１４）が、スイッチング
素子（７１３）を介してビット線（ＢＬａ’）に接続さ
れている。またスイッチング素子（７１１）（７１３）
は、ワード線（ｖＬ７１）に接続され、ワード線駆動部
（７２〉により駆動される。強誘電体コンデンサ（７１
２）（７１４）の他方の電極はプレート線（ＰＬ７１）
を介してプレート線制御手段（７３）に接続されている
。このプレート線（ＰＬ７１）は、プレート線切換え駆
動部（７３３）から信号を供給するプレート線切換え線
（ＤＣ７１）により駆動されるスイッチング素子（７３
１）を介してＶｓｓレベルに、プレート線切換え線（Ｄ
Ｃ７２）により駆動されるスイッチング素子（７３２）
を介してプレート線駆動部（７３４）に接続される。

ビット線対（ＢＬａ）　（ＢＬａ’）の一端はセンスア
ンプ（７６）に接続され、他端はカラム選択手段（７７
）のスイッチング素子（７７１）（７７２）を介してデ
ータ入出力線（Ｉ　１０）　（Ｉ　１０　’　）に接続
され、さらにデータ入出力部（７８）に接続される。カ
ラム選択手段（７７）は前記スイッチング素子（７７１
）（７７２）とこれを駆動するカラム選択線駆動部（７
７３）からなる。またビット線対（ＢＬａ）　（ＢＬａ
’）は、プリチャージ駆動部（７５）からの信号を供給
するプリチャージ線（ＰＣ）により駆動されるスイッチ
ング素子（Ｓシフ１）　（ＳＶ４０）を介してそれぞれ
ＶＣＣレベルに接続される。またビット線対は、プリチ
ャージ線（ＰＣ）により駆動されるスイッチング素子（
３１１７３）を介して接続されている。

以上の構成を基本とし、１個のセンスアンプに多数のメ
モリセルが接続されて１個のカラム（ａ）を構成する。

次にタイミングチャート（第８図）を参照して本実施例
の動作を説明する。

（１）揮発性動作モード 本モードでは強誘電体コンデンサ（７１２）に電荷が蓄
積されている状態を“１′とし、電荷の蓄積がない状態
を“Ｏｏとする。強誘電体コンデンサ（７１２）の電荷
蓄積は分極反転を伴わない一方向の電界印加で行なわれ
る。また対をなす強誘電体コンデンサ（７１４）は相補
的に電荷蓄積状態が変化するように設定されている。

（ａ＞書き込み動作 待機状態ではプリチャージ線（ｐｃ）は高レベル状態で
あり、ビット線対（ＢＬａ）　（ＢＬａ　’　）はｖｅ
ｃレベルに保たれている。プレート線（ＰＬ７１）は、
プレート線切換え駆動部（７３３）が、プレート線切換
え線（ＤＣ７１）を高レベルとする信号を出し、この信
号でスイッチング素子（７３１）がＯＮとなりＶＳＳレ
ベルに接続されるように設定される。

外部よりチップイネーブル信号（ＣＥ）が入カされるこ
とにより活性状態となり、プリチャージ線（ＰＣ）が低
レベル状態となることで、ビット線対（ＢＬａ）　（Ｂ
Ｌａ　’　）はＶｅｃレベルでフローティング状態とな
る。メモリセルのアドレス信号の内容と動作モードの指
定により、例えばワード線（ｔＬ７１）が高レベルとな
り、スイッチング素子（７１１）　（７１３）がＯＮ状
態となり、強誘電体コンデンサ（７１２）及び強誘電体
コンデンサ（７１４）がそれぞれビット線（ＢＬａ）　
（ＢＬａ　’　）に接続される。強誘電体コンデンサ（
７１２）　（７１４）の電荷蓄積状態に応じてビット線
の電位低下が生じる。引き続いてセンスアンプ（７Ｂ）
を活性化することでビット線（ＢＬａ）　（ＢＬａ　’
　）の電位を高低レベルに相補的に確定する。

例えば“１°状態のときは強誘電体コンデンサ（７１２
）には電荷が蓄積されているので、ビット線（ＢＬａ）
の電位低下は少ない。

これに対し強誘電体コンデンサ（７１４）は強誘電体コ
ンデンサ（７１２）と電荷蓄積状態に関しては相補的に
動作されているため電荷の蓄積がなく、強誘電体コンデ
ンサ（７１４）側のビット線（ＢＬａ’）の電位の方が
強誘電体コンデンサ（７１２）側のビット線（ＢＬａ）
より低くなり、ビット線（ＢＬａ）を高レベル、ビット
線（ＢＬａ　’　）を低レベルに確定する。

一方“０°状態のときは強誘電体コンデンサ（７１２）
には電荷が蓄積されておらず、逆に強誘電体コンデンサ
（７１４）には電荷が蓄積されている。従って、電荷流
入によるビット線（ＢＬａ’）の電位低下の方が、ビッ
ト線（ＢＬａ）の電位低下より少ない。よって、ビット
線（ＢＬａ’）を高レベルに、ビット線（ＢＬａ）を低
レベルに確定する。

その後カラム選択線駆動部（７７３）によりカラム選択
線（Ｃ８Ｌａ）が高レベルに駆動されて、スイッチング
素子（７７１）（７７２）がＯＮ状態となり、データ入
出力線（＋　１０）　（Ｉ１０’）に接続される。ここ
でデータ入出力線（Ｉｌｏ）（Ｉｌｏｏ）の設定状態に
ビット線（ＢＬａ）　（ＢＬａ　’　）が強制的に書替
えられる。従ってデータ入出力線（Ｉｌｏ）が高レベル
であれば強誘電体コンデンサ（７１２）に電荷が蓄積さ
れることになり、データ入出力線（Ｉｌｏ）が低レベル
であれば電荷の蓄積はなく、それぞれ“１゜“０°状態
が記憶されることになる。

プリチャージ状態への復帰はチップイネプル信号（ＣＥ
）が高レベルに復帰することで起動され、ワード線（Ｗ
Ｌ７１）、カラム選択線（Ｃ８Ｌａ）を低レベルに設定
するようにそれぞれの駆動部が信号を出し、スイッチン
グ素子（７１１）（７１３）（７７１）（７７２）がＯ
ＦＦとなり、その後プリチャージ線（ＰＣ）が高レベル
に設定するようにプリチャージ駆動部（７５）が信号を
出し一連の書込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャージ
状態への復帰動作を行なうことなく、動作を続ければ良
い。

また以上の説明では−Ｈビット線対の電位が確定してか
ら書込みを行なったが、確定を待つことなくデータ入出
力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作と
同様である。その後カラム選択線駆動部（７７３）より
高レベルの信号をカラム選択線（Ｃ８Ｌａ）に出し、ス
イッチング素子（７７１）（７７２）をＯＮ状態とし、
センスアンプ（７６）により確定した情報をデータ入出
力線（Ｉｌｏ）（Ｉ１０’）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様で
ある。

（２）不揮発性動作モード 本モードでは強誘電体コンデンサ（７１２）の分極方向
で記憶を行なう。プレート線（ＰＬ３１）の方向に分極
が向いているときを“１°とし、ビット線（ＢＬａ　’
　）に向いているときを“０°とする。

（ａ）書き込み動作 待機状態ではビット線対（ＢＬａ）　（ＢＬａ　’　）
はＶｃｃレベルに保たれていることは揮発性動作詩と同
様である。プレート線（ＰＬ７１）は、プレート線切替
え駆動部（７３ｇ）が、プレート線切換え線（ＤＣ７２
）を高レベルとする信号を出し、スイッチング素子（７
３２）がＯＮとなりプレート線駆動部（７８４）に接続
されるように設定される。当初はプレート線（ＰＬ３１
）に低レベル（Ｖ　ｓｓ）の信号を供給している。

外部よりチップイネーブル信号（ＣＥ）が入力されるこ
とにより活性状態となり、プリチャージ線（ＰＣ）が低
レベル状態となることで、ビット線対（ＢＬａ）　（Ｂ
Ｌａ　”）はＶｃｃレベルでフローティング状態となる
。メモリセルのアドレス信号の内容と動作モードの指定
により、例えば、ワード線（シＬ７１〉が高レベルとな
りスイッチング素子（７１１）（７１ｇ）がＯＮ状態と
なり、強誘電体コンデンサ（７１２）（７１４）が、そ
れぞれビット線（ＢＬａ）　（ＢＬａ　’　）に接続さ
れる。これに伴いビット線の電位低下が生じる。引き続
いてセンスアンプ（３Ｂ）を活性化することでビット線
（ＢＬａ）（ＢＬａ　’　）の電位を高低レベルに相補
的に確定する。

例えば“１”状態のときは強誘電体コンデンサ（７１２
）はプレート線（ＰＬ７１）方向に分極されている。す
なわちビット線（ＢＬａ）が高電位状態に分極されてい
る。従ってＶＣＣレベルのフローティング状態のビット
線（ＢＬａ）が接続されても分極極性と同極性であるた
め、単にコンデンサとしての容量（Ｃｍ　）分の電荷流
入があるだけである。

これに対し強誘電体コンデンサ（７１４）は強誘電体コ
ンデンサ（７１２）とは逆極性に分極されているため、
Ｖｃｃレベルのビット線容量（ＢＬａ“）に接続される
ことで分極反転が生じ、それに伴い多量の電荷が流入す
る。従って、強誘電体コンデンサ（７１４）側のビット
線（ＢＬａ　’　）の方の電位低下が大きく、センスア
ンプ（７Ｂ）により、ビット線（ＢＬａ）を高レベル、
ビット線（ＢＬａ　’　）を低レベルに確定する。

一方“０°状態のときは強誘電体コンデンサ（７１２）
はビット線（ＢＬａ）方向に分極されている。従ってＶ
ＣＣレベルのフローティング状態のビット線（ＢＬａ）
が接続されると分極極性が逆極性の電界が強誘電体コン
デンサ（７１２）に印加されることになり、分極反転が
生じる。そのため多量の電荷が流入し、強誘電体コンデ
ンサ（７１２）側のビット線（ＢＬａ）の方の電位低下
が大きく、センスアンプ＜７６）により、ビット線（Ｂ
Ｌａ“〉を高レベル、ビット線（ＢＬａ）を低レベルに
確定する。

その後カラム選択線駆動部（７７３）によりカラム選択
線（Ｃ８Ｌａ）が高レベルに駆動されて、スイッチング
素子（７７１）（７７２）がＯＮ状態となり、データ入
出力線（Ｉｌｏ）（＋１０°）に接続される。ここでデ
ータ入出力線（Ｉｌｏ）（Ｉ１０’）の設定状態にビッ
ト線（ＢＬａ）　（ＢＬａ　’　）が強制的に書替えら
れる。前述の如くプレート線（ＰＬ７１）は当初低レベ
ルに設定されているため、データ入出力線（Ｉｌｏ）が
高レベルのときに強誘電体コンデンサ（７１２）は“１
′状態の分極方向となる。データ入出力線（Ｉｌｏ＞が
低レベルのときは強誘電体コンデンサ（７１２）の両端
が低レベルとなるため、分極反転は生じない。このとき
プレート線駆動部（７３４）からＶｃｃレベルの電位を
供給することにより、強誘電体コンデンサ（７１２）の
記憶状態は“１”状態の分極方向であるため逆極性の電
圧か印加されることになり、分極反転が生し、“０“状
態の分極方向となる。

プリチャージ状態への復帰はチップイネーブル信号（Ｃ
Ｅ）が高レベルに復帰することで起動され、ワード線（
ＷＬ７１）、カラム選択線（Ｃ３Ｌａ）を低レベルに設
定するようにそれぞれの駆動部が信号を出し、スイッチ
ング素子（７１１）（７１３）　（７７１）（７７２）
がＯＦＦ状態となり、その後プリチャージ線（ＰＣ）を
高レベルに設定するようにプリチャージ駆動部（７５）
が信号を出し、一連の書込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャージ
状態への復帰動作を行なうことなく、動作を続ければ良
い。

また以上の説明では一旦ビット線対の電位が確定してか
ら書込みを行なったが、確定を待つことなくデータ入出
力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作と
同様である。その後カラム選択線駆動部（７７Ｂ）より
高レベルの信号をカラム選択線（Ｃ９Ｌａ）に出し、ス
イッチング素子（７７１）（７７２）をＯＮ状態とし、
センスアンプ（７６）により確定した情報をデータ入出
力線（Ｉｌｏ）（１１０°）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様で
ある。

次に動作モードの切替えについて説明する。

（３） 揮発性動作−不揮発性動作 前述の　（１）揮発性動作モードの　（ｂ）読出し動作
を行ない、ビット線対（ＢＬａ）　（ＢＬａ’）の電位
レベルを確定する。“１゛状態であれば強誘電体コンデ
ンサ（７１２）側のビット線（ＢＬａ）が高電位に、“
０°状態であれば参照コンデンサ（７４１）側のビット
線（ＢＬａ’）が高電位に確定する。

ついでプレート線切換え駆動部（７３３）からのプレー
ト切換え線（ＤＣ７１）を低レベルに、プレート切換え
線（ＤＣ７２）を高レベルにする信号を出しスイッチン
グ素子（７：Ｈ）をＯＦＦとし、スイッチング素子（７
３２）をＯＮとすることでプレート線（ＰＬ７１）をプ
レート線駆動部（７３４）に接続する。これで不揮発性
動作モードに切替わる。このときビット線の確定電位に
より不揮発性の記憶ができる。

すなわち不揮発性動作モードではプレート線（ＰＬ７１
）は当初低レベルに設定されているため、“１′のとき
はビット線（ＢＬａ）が高（４） レベルであり、“１°状態の分極方向となる。引き続き
プレー線駆動部からＶＣＣレベルの電位が供給されても
、強誘電体コンデンサの両端の電位が等しくなるにすぎ
ず分極状態は変化せず、“１”状態を保つ。逆に“０″
のときはビット線（ＢＬａ）が低レベルであり、強誘電
体コンデンサ（７１２）の両端が低レベルとなるため、
分極反転は生じない。このときプレート線駆動部（７３
４）からｖｅｃレベルの電位を供給することにより、強
誘電体コンデンサ（７１２）は分極と逆極性の電圧が印
加されることになり、分極反転が生じ、“０°状態の分
極方向となる。

不揮発性動作−揮発性動作 前述の　（２）不揮発性動作モードの　（ｂ）読出し動
作を行ないビット線対（ＢＬａ）　（ＢＬａ　’　）の
電位レベルを確定する。“１”状態であれば強誘電体コ
ンデンサ（７１２）側のビット線（ＢＬａ）が高電位に
、“０”状態であれば強誘電体コンデンサ（７１４）側
のビット線（ＢＬａ’）が高電位に確定する。

ついでプレート線切換え駆動部（７３３）からのプレー
ト切換え線（ＤＣ７２）を低レベル１こ、プレート切換
え線（ＤＣ７１）を高レベル（こする信号を出しスイッ
チング素子（７３２）をＯＦＦとし、スイッチング素子
（７３１）を０１１とすることでプレート線（ＰＬ７１
）をＶｓｓレベル１こ接続する。これで揮発性動作モー
ド１こ切替わる。従って前述の　（２）揮発性動作モー
ド１こおける　（ａ）書込み動作と同様１こして書込み
を行なうことができる。すなわちと・ノド線（ＢＬａ）
が高レベルであれば強誘電体コンデンサ（７１２）に電
荷の蓄積がおこり、低レベルであれば電荷の蓄積はおこ
らな０゜従って不揮発性動作時の情報が揮発性の記憶と
して書込まれる。

このように動作モードの切替えは、切替え前の情報を切
替え後のモードでの情報として書替えることにより行な
うことができる。

上記説明ではプレート線駆動部（７３４）力（高低２値
レベルの電位を供給することとしたが、高レベルのみの
供給とし、その代わりにプレート線切替え駆動部（７３
１）により、高レベルの電位を供給するときだけスイッ
チング素子（７３２）をＯＮ状態とし、それ以外はスイ
ッチング素子（７８１）をＯＮ状態としてＶＳＳレベル
の電位を供給するようにプレート線切換え線（ＤＣ７１
）　（ＤＣ？２）の電位状態を制御するように構成して
も良い。

以上の説明は１メモリセルに関してのみであったが、実
際の素子では、ワード線駆動部（７２）の制御でカラム
（ａ）中の多数のメモリを順次選択駆動し、またカラム
選択手段（７７）の制御で多数のカラムを順次選択駆動
し、動作することになる。

以上の実施例で動作モードの切替えは適宜外部信号を入
力することで行なうことができる。またあらかじめＣＰ
Ｕに切替信号を供給するように設定することもできる。

例えば不揮発性動作から揮発性動作への切替えは、電源
投入時にまず不揮発性動作からの立ち上げを行ない、そ
の後揮発性動作に変わるように設定すれば良い。また揮
発性動作から不揮発性動作への切替えが必要なのは電源
を落とすときまたは意図せず電源が落ちたとときであり
、このとき動作モードが切替わるように設定すれば良い
。

以下に切替信号を発生するための電源検出回路の一例を
第９図として示す。

電源線（９０１）から供給される電圧は降圧用変成器（
９０２）により降圧され、整流回路（９０３）により全
波整流され、抵抗（９０４）を介してダイオード（９０
５）により定電圧に波高整形され、抵抗（９０６）を介
してコンデンサ（９０７）を充電する。コンデンサ（９
０７）はインバータ（９０ｇ＞に接続され、コンデンサ
（９０７）の端子電圧に応じてインバータ（９０１１）
から信号が出力される。またインバータ（９０ｇ）の出
力信号はさらにインバータ（９０９）に接続され、イン
バータ（９０１１）と逆論理の信号を出力する。インバ
ータ電源端子（９１０）はインバータ（９０８）　（９
０９）に接続され、この電圧はコンデンサ（９１１）に
よりバックアップされる。

ここで電源線（９０１）の電圧が降下するとコンデンサ
（９０７）に蓄積された電荷は抵抗（９１２＞を通して
放電し、結果的にコンデンサ（９０７）の端子電圧が低
下する。従って、インバータ（９０ｇ）からは電源切断
信号が正論理（１）として出力される。またインバータ
（９０９）からは電源切断信号が負論理（１）として出
力される。これらの出力信号は電源投入時の検出信号と
しても使用できる。

また電源切断時の電源バックアップのためのバックアッ
プ回路の一例を第１０図に示す。

直流電圧入力部（１０１）は整流素子（１０２＞を介し
て半導体記憶装置へつながる電圧供給端子（１０３）に
接続される。バックアップ用電源（１０４）　、例えば
電池もしくはコンデンサなどは整流素子（１０５）とこ
れに並列に接続される抵抗（１０６）を介して直流電圧
入力部（１０１）に接続される。直流電圧供給部（１０
１）より電圧供給が停止した場合には、ただちにバック
アップ用電源（１０４）より電圧供給端子（１０３）に
電圧が供給されることになる。

本発明の半導体記憶装置においては例えば第９図、第１
０図に示す回路を用い、電源投入時には第９図に示すよ
うな回路からの電源投入を示す信号を受け、不揮発性動
作で情報を読み出し、揮発性動作に移行する。また電源
切断時には電源切断を示す信号によりただちに揮発性動
作から不揮発性動作に移行し、バックアップ電源の下に
揮発性情報を不揮発性情報に書き込み、情報を不揮発状
態で保存する。従って通常は揮発性動作、電源切断時は
揮発性動作とし、ＤＲＡＭ的なメモリにもかかわらず、
実質的に不揮発性メモリとして使用することができる。

寿命の向上を確認するために以下の実験を行なった。測
定装置は第１１図に示すように、強誘電体コンデンサ（
１１１）　、電流検出用の抵抗（１１２）、パルスジェ
ネレータ（１１３）　、インピーダンス整合用の抵抗（
１１４）からなる。強誘電体コンデンサをＰ　ｂ　（Ｚ
　ｒ、　Ｔ　ｉ）　Ｏ！系の材料から構成し、第１２図
に示すパルスパターンで分極反転を生じせしめた場合と
、第１３図に示すパルスパターンで分極反転を生じせし
めない場合（周期Ｔ、パルス幅Ｗは第１２図と同一）に
ついてＰｒの変化を、電圧パルスを１０５回印加したと
きＰｒ　　（１０’）を基準として、Ｐｒ／Ｐｒ　　（
１０’）でしめしたのが第１４図である。残留分極（Ｐ
ｒ　）は、分極反転電荷量（Ｑｒ　）と分極非反転電荷
量（Ｑｎ　）から、Ｐｒ　−（Ｑｒ　−Ｑｎ　）／２の
関係から求めた。第１４図から明らかなように分極反転
を伴わない場合（Ａ）は１０１３回のパルス印加後もＰ
ｒの低下はほとんどないが、分極反転を伴う場合（Ｂ）
は１０１２回のパルス印加でＰｒの低下が顕著であるこ
とが分かる。

本発明の揮発性動作は第１４図（Ａ）に相当し、不揮発
性動作は第１４図（Ｂ）に相当する。従って通常は（Ａ
）の動作とし、必要なときだけ不揮発性動作とすること
で、実質的には不揮発性の記憶装置で大幅に寿命を向上
することができる。

［発明の効果〕 以上説明したように本発明によれば強誘電体コンデンサ
を使用した半導体記憶装置の短寿命という問題点を解消
し、強誘電体コンデンサの不揮発記憶という利点を生か
しつつ長寿命でかつ書き込み／読み出しの速度も早く、
さらには高集積化も可能な半導体記憶装置を得ることが
できる。よって工業上寄与するところ非常に大きいもの
である。

【図面の簡単な説明】

第１図は強誘電体コンデンサの特性曲線図、第２図は本
発明の基本動作を説明する回路図、第３図、第５図、第
７図、第９図及び第１０図は本発明実施例を説明するた
めの回路図、第４図、第６図及び第８図は本発明実施例
を説明するためのタイミングチャート図、第１１図は回
路図、第１２図及び第１３図はパルス図、第１４図は特
性曲線図。

Claims (16)

【特許請求の範囲】
1. （１）強誘電体コンデンサと； 前記強誘電体コンデンサに印加する電圧を制御し、前記
   強誘電体コンデンサの分極方向が変化し得る第１の電圧
   及び記憶情報によらず分極方向の変化しない第２の電圧
   の一方を選択する電圧供給手段と； 駆動電圧が印加されたとき、前記強誘電体に第１の電圧
   が印加された際に強誘電体コンデンサに流入する電荷量
   より少ない電荷が流入するように容量が設定された第１
   の参照コンデンサと； 駆動電圧が印加されたとき、前記強誘電体に第２の電圧
   が印加された際に分極反転が生じたときに流れる電荷量
   よりは少なく、分極反転が生じないときに流入する電荷
   量よりは多い電荷が流入するように容量が設定されたを
   第２の参照コンデンサと； 第１及び第２の参照コンデンサの一方と前記強誘電体コ
   ンデンサとに接続されるセンスアンプと； 前記電圧供給手段が第１の電圧を選択するときは第１の
   参照コンデンサを選択し、第２の電圧を選択するときは
   第２の参照コンデンサを選択して前記センスアンプに接
   続する参照コンデンサ選択手段とを具備したことを特徴
   とする半導体記憶装置。
2. （２）強誘電体コンデンサと； 前記強誘電体コンデンサに印加する電圧を制御し、前記
   強誘電体コンデンサの分極方向が変化し得る第１の電圧
   及び記憶情報によらず分極方向の変化しない第２の電圧
   の一方を選択する電圧供給手段と； 参照コンデンサと； 前記強誘電体コンデンサと前記参照コンデンサとに接続
   されるセンスアンプと； 前記強誘電体に印加する第１の電圧が選択されたときに
   は強誘電体コンデンサに流入する電荷量より少ない電荷
   が参照コンデンサに流入し、前記強誘電体に印加する第
   ２の電圧が選択されたときには強誘電体コンデンサの分
   極反転が生じたときに流れる電荷量よりは少なく、分極
   反転が生じないときに流れる電荷量より多い電荷が参照
   コンデンサに流入するように、前記参照コンデンサに駆
   動電圧を印加する前にあらかじめ充電する電荷量を制御
   する参照コンデンサ電荷制御手段とを具備したことを特
   徴とする半導体記憶装置。
3. （３）請求項１又は２記載の半導体記憶装置において、
   強誘電体コンデンサ及び参照コンデンサはビット線対を
   介してセンスアンプに接続され、強誘電体コンデンサ及
   び参照コンデンサに駆動電圧を印加した際に流入する電
   荷によって生じる電圧降下の度合いをセンスアンプによ
   り増幅し、強誘電体コンデンサの記憶状態をビット線対
   の電位の高低で読み出すことを特徴とする半導体記憶装
   置。
4. （４）略同一の特性を有する一対の強誘電体コンデンサ
   を有し、この一対の強誘電体コンデンサに蓄積される電
   荷量を相補的に変化せしめこの電荷の有無により記憶状
   態を判断する揮発性動作と、この一対の強誘電体コンデ
   ンサの分極方向を相補的に変化せしめこの分極状態の違
   いによりにより記憶状態を判断する不揮発性動作との２
   つの動作状態を選択することを特徴とする半導体記憶装
   置。
5. （５）強誘電体コンデンサの分極反転を伴わない蓄積電
   荷量により記憶状態を判断する揮発性動作と、この強誘
   電体コンデンサの分極方向により記憶状態を判断する不
   揮発性動作との２つの動作状態を選択することを特徴と
   する半導体記憶装置。
6. （６）請求項５記載の半導体記憶装置において、前記強
   誘電体コンデンサの記憶状態を、一定レベルに充電され
   た参照コンデンサに電圧を印加した際に流入する電荷量
   と、情報を記憶している強誘電体コンデンサに電圧を印
   加した際に流入する電荷量との比較で判断することを特
   徴とする半導体記憶装置。
7. （７）請求項６記載の半導体記憶装置において、前記参
   照コンデンサの一定レベルの充電状態を電荷の蓄積がな
   い状態とすることを特徴とする半導体記憶装置。
8. （８）請求項６記載の半導体記憶装置において、前記参
   照コンデンサの一定レベルの充電状態を揮発性動作用と
   不揮発性動作用の２値有することを特徴とする半導体記
   憶装置。
9. （９）請求項６記載の半導体記憶装置において、前記強
   誘電体コンデンサの揮発性動作時の容量より小さい容量
   を有する参照コンデンサに、前記強誘電体コンデンサと
   同一の電圧を印加した際に流入する電荷量と、前記強誘
   電体コンデンサに流入する電荷量とを比較することによ
   り強誘電体コンデンサの記憶状態を判断することを特徴
   とする半導体記憶装置。
10. （１０）請求項６記載の半導体記憶装置において、前記
    強誘電体コンデンサの揮発性動作時に蓄積される電荷量
    より少ない電荷を蓄積するように印加電圧及び容量が設
    定された参照コンデンサにこの印加電圧を印加した際に
    流入する電荷量と、前記強誘電体コンデンサに電圧を印
    加した際に流入する電荷量とを比較することにより強誘
    電体コンデンサの記憶状態を判断することを特徴とする
    半導体記憶装置。
11. （１１）請求項６記載の半導体記憶装置において、前記
    強誘電体コンデンサの分極反転を伴わないときに流れる
    電荷量より多く、分極反転を伴うときに流れる電荷量よ
    り少ない電荷を蓄積した参照コンデンサに蓄積した電荷
    量と、前記強誘電体コンデンサを特定方向に分極する際
    に流れる電荷量とを比較することで不揮発性の強誘電体
    コンデンサの記憶状態を判断することを特徴とする半導
    体記憶装置。
12. （１２）請求項６記載の半導体記憶装置において、参照
    コンデンサが、揮発性動作用と不揮発性同作用の２種類
    の容量の異なるコンデンサからなることを特徴とする半
    導体記憶装置。
13. （１３）請求項６記載の半導体記憶装置において、参照
    コンデンサが、揮発性動作用と不揮発性同作用で共通で
    あり、参照コンデンサに印加する電圧を変化することを
    特徴とする半導体記憶装置。
14. （１４）請求項１乃至１３記載の半導体記憶装置におい
    て、通常は揮発性動作を行ない、特定時のみ不揮発性動
    作を行なうことを特徴とする半導体記憶装置。
15. （１５）請求項１乃至１３記載の半導体記憶装置におぃ
    て、電源切断時に揮発性動作から不揮発性動作に移行し
    、揮発性動作の最後の情報を不揮発性動作により不揮発
    的に記憶することを特徴とする半導体記憶装置。
16. （１６）請求項１乃至１３記載の半導体記憶装置におい
    て、電源投入時に不揮発性動作における情報読み出しを
    行ない、その後揮発性動作に移行することを特徴とする
    半導体記憶装置。