JPH03283458A - Ｉｃの温度補償回路 - Google Patents
Ｉｃの温度補償回路Info
- Publication number
- JPH03283458A JPH03283458A JP8071490A JP8071490A JPH03283458A JP H03283458 A JPH03283458 A JP H03283458A JP 8071490 A JP8071490 A JP 8071490A JP 8071490 A JP8071490 A JP 8071490A JP H03283458 A JPH03283458 A JP H03283458A
- Authority
- JP
- Japan
- Prior art keywords
- temperature compensation
- temperature
- circuit
- gain
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は衛星放送用フロントエンド等に用いられる高周
波集積回路の温度補償方法に関する。
波集積回路の温度補償方法に関する。
［従来技術］
衛星放送用フロントエンド等の高周波信号を扱う信号処
理回路としてＧａＡｓＦＥＴを用いたＩＣが開発されて
いる。同ＩＣを用いると入力段の広帯域増幅器から利得
制御増幅器１周波数変換器、発振器にいたるまで多くの
回路を取り込むことが可能となる。
理回路としてＧａＡｓＦＥＴを用いたＩＣが開発されて
いる。同ＩＣを用いると入力段の広帯域増幅器から利得
制御増幅器１周波数変換器、発振器にいたるまで多くの
回路を取り込むことが可能となる。
［発明が解決しようとしている課題］
上記ＧａＡｓＦＥＴを用いたＩＣは温度が変化するとＦ
ＥＴのしきい電圧やｇｍ値が変化するために信号処理回
路の変換利得が変化するという問題点があった。特に電
源投入時にＩＣの自己発熱による初期利得変動が大きい
という問題があった。
ＥＴのしきい電圧やｇｍ値が変化するために信号処理回
路の変換利得が変化するという問題点があった。特に電
源投入時にＩＣの自己発熱による初期利得変動が大きい
という問題があった。
本発明は上記問題点を解決し、ＩＣの特性の安定化を図
ることを目的とする。
ることを目的とする。
［課題を解決するための手段］
上記目的を達成するために、温度補償素子を用いてＩＣ
の温度による利得変化分を補償するようにＦＥＴに印加
する電圧もしくはＦＥＴに流す電流を変化させる。温度
補償素子はＩＣに近接して配し、もしくはＩＣの端子に
直接接続する。
の温度による利得変化分を補償するようにＦＥＴに印加
する電圧もしくはＦＥＴに流す電流を変化させる。温度
補償素子はＩＣに近接して配し、もしくはＩＣの端子に
直接接続する。
［作用コ
ＧａＡｓＦＥＴを用いたＩＣは温度が高くなるとＦＥＴ
のしきい電圧やｇｍ値が変化するために利得が低下する
。一方、ＩＣに温度補償素子を接続して温度上昇時にＦ
ＥＴのゲートに印加する電圧を上げるもしくはＦＥＴの
動作電流値を増加させるとＦＥＴの利得は増加すること
から両者による利得変化は相殺され、ＩＣの利得は温度
変化に対して安定になる。
のしきい電圧やｇｍ値が変化するために利得が低下する
。一方、ＩＣに温度補償素子を接続して温度上昇時にＦ
ＥＴのゲートに印加する電圧を上げるもしくはＦＥＴの
動作電流値を増加させるとＦＥＴの利得は増加すること
から両者による利得変化は相殺され、ＩＣの利得は温度
変化に対して安定になる。
温度補償素子は従来ＩＣ周辺の雰囲気温度に応答するよ
うに配されていたが、同素子をＩＣに近接して配し、特
にＩＣの端子に直接接続することによりＩＣの熱が直に
素子に伝わり、常にＩＣの温度による利得変化に即応し
て温度補償を行うことができ、電源投入時の初期変動も
最小限におさえることができる。
うに配されていたが、同素子をＩＣに近接して配し、特
にＩＣの端子に直接接続することによりＩＣの熱が直に
素子に伝わり、常にＩＣの温度による利得変化に即応し
て温度補償を行うことができ、電源投入時の初期変動も
最小限におさえることができる。
［実施例コ
以下、本発明の一実施例を第１図を用いて説明する。第
１図は本発明を用いた回路の１実装方法を示す断面図で
、１はＩＣ１２は温度補償素子、３は基板、４はＩＣの
リード、６．８は基板の配線導体、７はスルーホール導
体である。−本実施例では温度補償素子２にチップサー
ミスタを用い、ＩＣＩの真裏側に配し、さらにＩＣより
発生する熱をＩＣのリード４を介して温度補償素子２に
直接伝えることでＩＣの温度変化に即応することができ
る。第２図に電源投入時のＩＣ利得の変化を示す。同図
において横軸は電源投入からの時間、縦軸は電源投入時
からのＩＣ利得の変化量を示す。
１図は本発明を用いた回路の１実装方法を示す断面図で
、１はＩＣ１２は温度補償素子、３は基板、４はＩＣの
リード、６．８は基板の配線導体、７はスルーホール導
体である。−本実施例では温度補償素子２にチップサー
ミスタを用い、ＩＣＩの真裏側に配し、さらにＩＣより
発生する熱をＩＣのリード４を介して温度補償素子２に
直接伝えることでＩＣの温度変化に即応することができ
る。第２図に電源投入時のＩＣ利得の変化を示す。同図
において横軸は電源投入からの時間、縦軸は電源投入時
からのＩＣ利得の変化量を示す。
１点破線９は温度補償を行わないときの特性、破線１０
はリード挿入タイプのサーミスタを用いてＩ Ｃ周辺の
雰囲気温度により温度補償を行った時の特性、実線１１
は第１図に示す本実施例を用いた時の特性である。温度
補償を行わないと、ＩＣの利得は１点破線９に示すよう
にＩＣの内部温度上昇により低下する。これを補償する
ために、リード挿入タイプのサーミスタを用いてＩＣ周
辺の雰囲気温度により温度補償を行おうとすると、ＩＣ
内部の温度上昇と回路近辺の雰囲気温度の変化にずれが
生じるために破線１０に示すように電源投入時に一時的
に利得低下が見られる。一方、本発明を用いた実施例で
はＩＣの温度変化が即座にサーミスタ２に伝わるために
、実線１１に示すように電源投入時の初期変動も最小限
におさえることができる。
はリード挿入タイプのサーミスタを用いてＩ Ｃ周辺の
雰囲気温度により温度補償を行った時の特性、実線１１
は第１図に示す本実施例を用いた時の特性である。温度
補償を行わないと、ＩＣの利得は１点破線９に示すよう
にＩＣの内部温度上昇により低下する。これを補償する
ために、リード挿入タイプのサーミスタを用いてＩＣ周
辺の雰囲気温度により温度補償を行おうとすると、ＩＣ
内部の温度上昇と回路近辺の雰囲気温度の変化にずれが
生じるために破線１０に示すように電源投入時に一時的
に利得低下が見られる。一方、本発明を用いた実施例で
はＩＣの温度変化が即座にサーミスタ２に伝わるために
、実線１１に示すように電源投入時の初期変動も最小限
におさえることができる。
ここで実際のＩＣ内部回路における補償方法の実施例を
第３図から第５図に示す。なお、実際のＩＣ内部には多
種の回路が含まれており、本実施例ではその一部回路に
ついて説明する。第３図は本発明を用いたＩＣ増幅回路
の１実施例である。
第３図から第５図に示す。なお、実際のＩＣ内部には多
種の回路が含まれており、本実施例ではその一部回路に
ついて説明する。第３図は本発明を用いたＩＣ増幅回路
の１実施例である。
同図は差動増幅回路に本発明を適用したもので、１はＩ
Ｃ１２は温度補償素子（サーミスタ）、１２は高周波信
号入力端子、１３は高周波信号出力端子、１４は電源電
圧供給端子、１５は接地端子、１６は電源供給部、１７
は定電流回路バイアス印加端子、１８は高周波接地端子
、１９は増幅用ＦＥＴ、２０は定電流用ＦＥＴ、２１．
２２．２３はバイアス抵抗、２４は接地容量である。Ｆ
ＥＴ１９．２０より成る差動増幅回路はＩＣ回路の一部
を構成しており、ＩＣＩの高周波入力端子１２より入力
された高周波信号は上記差動増幅回路を含む信号処理回
路により増幅、周波数変換等の処理をされた後出力端子
１３より出力される。前記差動増幅回路の利得は定電流
回路用ＦＥＴ２０の電流値により設定されている。同増
幅回路は回路部の温度が上昇するとＦＥＴのしきい電圧
及びｇｍ値が変化して利得が低下する。一方、定電流回
路用ＦＥＴ２０の電流値は抵抗２２．２３およびサーミ
スタ２からなるゲートバイアス設定回路により設定され
ており、サーミスタ２に温度上昇とともに抵抗値が下が
る物を用いると、温度が上がるとＦＥＴ２０のゲート電
圧が高くなり、定電流回路の電流値が大きくなるために
差動増幅回路の利得は増加する。したがって両者の利得
変化量が均等になるようにサーミスタ２の変化比を設定
することで温度補償を行うことができる。尚、実際には
ＩＣ内には多種類の回路が混在しているために、サーミ
スタ２の変化比はＩＣ全体の温度特性を考慮して設定す
ることになる。
Ｃ１２は温度補償素子（サーミスタ）、１２は高周波信
号入力端子、１３は高周波信号出力端子、１４は電源電
圧供給端子、１５は接地端子、１６は電源供給部、１７
は定電流回路バイアス印加端子、１８は高周波接地端子
、１９は増幅用ＦＥＴ、２０は定電流用ＦＥＴ、２１．
２２．２３はバイアス抵抗、２４は接地容量である。Ｆ
ＥＴ１９．２０より成る差動増幅回路はＩＣ回路の一部
を構成しており、ＩＣＩの高周波入力端子１２より入力
された高周波信号は上記差動増幅回路を含む信号処理回
路により増幅、周波数変換等の処理をされた後出力端子
１３より出力される。前記差動増幅回路の利得は定電流
回路用ＦＥＴ２０の電流値により設定されている。同増
幅回路は回路部の温度が上昇するとＦＥＴのしきい電圧
及びｇｍ値が変化して利得が低下する。一方、定電流回
路用ＦＥＴ２０の電流値は抵抗２２．２３およびサーミ
スタ２からなるゲートバイアス設定回路により設定され
ており、サーミスタ２に温度上昇とともに抵抗値が下が
る物を用いると、温度が上がるとＦＥＴ２０のゲート電
圧が高くなり、定電流回路の電流値が大きくなるために
差動増幅回路の利得は増加する。したがって両者の利得
変化量が均等になるようにサーミスタ２の変化比を設定
することで温度補償を行うことができる。尚、実際には
ＩＣ内には多種類の回路が混在しているために、サーミ
スタ２の変化比はＩＣ全体の温度特性を考慮して設定す
ることになる。
第４図は本発明を用いた増幅回路の他の１実施例である
。同図はデュアルゲー）−ＦＥＴを用いた増幅回路に本
発明を適用したもので第３図と同し機能を有するものは
同一記号を付して説明を略す。
。同図はデュアルゲー）−ＦＥＴを用いた増幅回路に本
発明を適用したもので第３図と同し機能を有するものは
同一記号を付して説明を略す。
２５はデュアルゲートＦＥＴ、２６は接地容量である。
同実施例ではデュアルゲートＦＥＴ２５のゲート１に高
周波信号を入力しており、ゲート２は抵抗２２．２３お
よびサーミスタ２からなるゲートバイアス設定回路によ
りバイアス設定を行っている。第３図の実施例において
説明したのと同様に、ＩＣの利得は温度上昇とともに低
下することから、ＦＥＴ２５のゲート２に印加するバイ
アスが温度とともに高くなるように設定することで利得
変化を相殺することができる。
周波信号を入力しており、ゲート２は抵抗２２．２３お
よびサーミスタ２からなるゲートバイアス設定回路によ
りバイアス設定を行っている。第３図の実施例において
説明したのと同様に、ＩＣの利得は温度上昇とともに低
下することから、ＦＥＴ２５のゲート２に印加するバイ
アスが温度とともに高くなるように設定することで利得
変化を相殺することができる。
第５図は本発明を用いたＩＣ増幅回路の他の１実施例で
ある。同図はシングルゲートＦＥＴを用いた増幅回路に
本発明を適用したもので第３図と同じ機能を有するもの
は同一記号を付して説明を略す。同実施例はソースフォ
ロア増幅回路の例で第３図の実施例において説明したの
と同様に、ＩＣの利得は温度上昇とともに低下すること
から、ＦＥＴ１９のゲートに印加するバイアスが温度と
ともに高くなるように設定することで利得変化を相殺す
ることができる。
ある。同図はシングルゲートＦＥＴを用いた増幅回路に
本発明を適用したもので第３図と同じ機能を有するもの
は同一記号を付して説明を略す。同実施例はソースフォ
ロア増幅回路の例で第３図の実施例において説明したの
と同様に、ＩＣの利得は温度上昇とともに低下すること
から、ＦＥＴ１９のゲートに印加するバイアスが温度と
ともに高くなるように設定することで利得変化を相殺す
ることができる。
尚、第３図から第５図に示した実施例は温度補償素子２
に温度上昇とともに抵抗値が下がるサーミスタ２を用い
ているが、温度により抵抗値、電圧値、電流値等が変化
する他の素子を用いても同様の効果が得られる。
に温度上昇とともに抵抗値が下がるサーミスタ２を用い
ているが、温度により抵抗値、電圧値、電流値等が変化
する他の素子を用いても同様の効果が得られる。
又、本実施例では増幅回路に温度補償を行う例を取り上
げたが、利得制御回路、発振回路、混合回路等に適用し
ても同様の効果を得ることができる。
げたが、利得制御回路、発振回路、混合回路等に適用し
ても同様の効果を得ることができる。
次に本発明を用いた回路実装方法の他の実施例を第６図
及び第７図に示す。同実施例は片面基板に本発明の回路
を実装した例で、第６図は実装状態の断面図、第７図は
基板上面から見た部品配置図である。同図において第１
図と同じ機能を有するものは同一記号を付して説明、を
略す。ＩＣＩの近傍に接するように温度補償素子２を配
し、ＩＣ１のリード４と温度補償素子２を配線導体６を
介して接続することでＩＣ内部で発生した熱はすみやか
に温度補償素子２に伝えられ、第１図に示した実施例と
同様に電源投入時の初期変動を最小限におさえることが
できる。尚、第７図の実施例はＩＣの隣接する端子に接
続する例であるが、離れた２端子に接続した例を第８図
に示す。同図において第７図と同じ機能を有するものは
同一記号を付して説明を略す。同図に示す例はＩＣより
放熱される熱をＩＣ下部に配した配線導体を介して温度
補償素子２に伝えた例で、第７図と同様の効果が得られ
る。
及び第７図に示す。同実施例は片面基板に本発明の回路
を実装した例で、第６図は実装状態の断面図、第７図は
基板上面から見た部品配置図である。同図において第１
図と同じ機能を有するものは同一記号を付して説明、を
略す。ＩＣＩの近傍に接するように温度補償素子２を配
し、ＩＣ１のリード４と温度補償素子２を配線導体６を
介して接続することでＩＣ内部で発生した熱はすみやか
に温度補償素子２に伝えられ、第１図に示した実施例と
同様に電源投入時の初期変動を最小限におさえることが
できる。尚、第７図の実施例はＩＣの隣接する端子に接
続する例であるが、離れた２端子に接続した例を第８図
に示す。同図において第７図と同じ機能を有するものは
同一記号を付して説明を略す。同図に示す例はＩＣより
放熱される熱をＩＣ下部に配した配線導体を介して温度
補償素子２に伝えた例で、第７図と同様の効果が得られ
る。
次に本発明を用いた回路実装方法の他の実施例を第９図
に示す。同実施例はＤＩＰのＩＣに本発明を適用した１
実施例で第１図と同じ機能を有するものは同一記号を付
して説明を略す。ＩＣＩと基板３の間に温度補償素子２
を配することにより、ＩＣＩより放出される熱を温度補
償素子２に直接伝えることができるので、即応性のある
温度補償が行える。
に示す。同実施例はＤＩＰのＩＣに本発明を適用した１
実施例で第１図と同じ機能を有するものは同一記号を付
して説明を略す。ＩＣＩと基板３の間に温度補償素子２
を配することにより、ＩＣＩより放出される熱を温度補
償素子２に直接伝えることができるので、即応性のある
温度補償が行える。
次に本発明を用いた回路実装方法の他の実施例を第１０
図に示す。同実施例は熱伝導性の良い基板上にＩＣと温
度補償素子を実装した例で、第１図と同じ機能を有する
ものは同一記号を付して説明を略す。２７は熱伝導性の
良い基板、例えばセラミック基板である。本実施例はＩ
ＣＩと温度補償素子２を熱伝導性の良い基板２７上に近
接して配すことにより、ＩＣＩより放出される熱を基板
２７を介して温度補償素子２に直接伝えることができ、
さらにこの実装基板を１つの機能部品とみなして基板３
に実装することで設計の効率化を図ることができる。第
１０図の実施例をさらに機能部品として発展させた１実
施例を第１１図に示す。
図に示す。同実施例は熱伝導性の良い基板上にＩＣと温
度補償素子を実装した例で、第１図と同じ機能を有する
ものは同一記号を付して説明を略す。２７は熱伝導性の
良い基板、例えばセラミック基板である。本実施例はＩ
ＣＩと温度補償素子２を熱伝導性の良い基板２７上に近
接して配すことにより、ＩＣＩより放出される熱を基板
２７を介して温度補償素子２に直接伝えることができ、
さらにこの実装基板を１つの機能部品とみなして基板３
に実装することで設計の効率化を図ることができる。第
１０図の実施例をさらに機能部品として発展させた１実
施例を第１１図に示す。
第１図と同じ機能を有するものは同一記号を付して説明
を略す。２８はＩＣのモールド、２９はＩＣのペアチッ
プ、３０はカバーコート剤、３１は熱伝導性の良い基板
である。第１０図の実施例と同様にＩＣＩより放出され
る熱を基板３１を介して温度補償素子２に直接伝えるこ
とができ、即応性のある温度補償が行えるとともに、設
計時には温度補償について細かな配慮をすること無＜Ｉ
Ｃを使いこなすことができ、設計効率が大幅に向上され
る。
を略す。２８はＩＣのモールド、２９はＩＣのペアチッ
プ、３０はカバーコート剤、３１は熱伝導性の良い基板
である。第１０図の実施例と同様にＩＣＩより放出され
る熱を基板３１を介して温度補償素子２に直接伝えるこ
とができ、即応性のある温度補償が行えるとともに、設
計時には温度補償について細かな配慮をすること無＜Ｉ
Ｃを使いこなすことができ、設計効率が大幅に向上され
る。
［発明の効果］
本発明によれば、温度補償素子をＩＣに近接して配し、
ＩＣの端子と温度補償素子を直接接続することにより即
応性のある温度補償を行うことができる。
ＩＣの端子と温度補償素子を直接接続することにより即
応性のある温度補償を行うことができる。
第１図は本発明を用いた１実装回路例の断面図、第２図
は電源投入時のＩＣの利得変化量、第３図、第４図、第
５図は温度補償回路の実施例、第６図は本発明を用いた
他の１実装回路例の断面図、第７図は第６図の実装回路
例を基板上面より見た上面図、第８図は本発明を用いた
他の１実装回路例の上面図、第９図、第１０図、第１１
図は本発明を用いた他の１実装回路例の断面図である。 １・・・ＩＣ，２・・・温度補償素子、３・・・基板、
４・・・ＩＣのリード、９・・・温度補償前の特性、１
０・・・リード挿入タイプの温度補償素子により温度補
償を行った時の特性、１１・・・本発明により温度補償
を行った時の特性、１９，２０．２５・・・ＰＥＴ、２
７．３１・・・高熱伝導性基板。 図面の浄書（内容に変更なし） 第 １ 図 第 圀 第 ５国 第 ７０虐 第 １ 喝 手 続 補 正 書（方式） 補正をする者 蓼件とのＩＩｌ係
は電源投入時のＩＣの利得変化量、第３図、第４図、第
５図は温度補償回路の実施例、第６図は本発明を用いた
他の１実装回路例の断面図、第７図は第６図の実装回路
例を基板上面より見た上面図、第８図は本発明を用いた
他の１実装回路例の上面図、第９図、第１０図、第１１
図は本発明を用いた他の１実装回路例の断面図である。 １・・・ＩＣ，２・・・温度補償素子、３・・・基板、
４・・・ＩＣのリード、９・・・温度補償前の特性、１
０・・・リード挿入タイプの温度補償素子により温度補
償を行った時の特性、１１・・・本発明により温度補償
を行った時の特性、１９，２０．２５・・・ＰＥＴ、２
７．３１・・・高熱伝導性基板。 図面の浄書（内容に変更なし） 第 １ 図 第 圀 第 ５国 第 ７０虐 第 １ 喝 手 続 補 正 書（方式） 補正をする者 蓼件とのＩＩｌ係
Claims (1)
- （１）ＩＣに近接させて温度により特性が変化する回路
を配置し、該ＩＣは該回路と接続することで温度による
利得変化を補償したことを特徴とするＩＣの温度補償回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8071490A JPH03283458A (ja) | 1990-03-30 | 1990-03-30 | Ｉｃの温度補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8071490A JPH03283458A (ja) | 1990-03-30 | 1990-03-30 | Ｉｃの温度補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283458A true JPH03283458A (ja) | 1991-12-13 |
Family
ID=13726014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8071490A Pending JPH03283458A (ja) | 1990-03-30 | 1990-03-30 | Ｉｃの温度補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283458A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0670903A (ja) * | 1992-08-26 | 1994-03-15 | Hitachi Medical Corp | Ｍｒｉ装置 |
| US6147557A (en) * | 1997-11-27 | 2000-11-14 | Nec Corporation | Semiconductor circuit compensating for changes in gain slope of the circuit's gain-frequency characteristic caused by ambient temperature changes |
| EP0920123A3 (en) * | 1997-11-27 | 2001-10-17 | Nec Corporation | Semiconductor circuit in which distortion caused by changes in ambient temperature is compensated |
| JP2002076236A (ja) * | 2000-09-04 | 2002-03-15 | Hitachi Ltd | 半導体装置 |
| JP2006041407A (ja) * | 2004-07-30 | 2006-02-09 | Hitachi Industrial Equipment Systems Co Ltd | 半導体素子の温度検出方法及び電力変換装置 |
| JP2010124570A (ja) * | 2008-11-18 | 2010-06-03 | Toshiba Carrier Corp | 電力変換装置 |
| US8423317B2 (en) | 2004-03-05 | 2013-04-16 | Hitachi Industrial Equipment Systems Co., Ltd. | Temperature detection method of semiconductor device and power conversion apparatus |
| JP2013238552A (ja) * | 2012-05-17 | 2013-11-28 | Noritz Corp | 液位センサ、風呂装置、並びに、熱源機 |
| WO2019009088A1 (ja) * | 2017-07-07 | 2019-01-10 | 株式会社村田製作所 | 電力回路モジュール |
-
1990
- 1990-03-30 JP JP8071490A patent/JPH03283458A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0670903A (ja) * | 1992-08-26 | 1994-03-15 | Hitachi Medical Corp | Ｍｒｉ装置 |
| US6147557A (en) * | 1997-11-27 | 2000-11-14 | Nec Corporation | Semiconductor circuit compensating for changes in gain slope of the circuit's gain-frequency characteristic caused by ambient temperature changes |
| EP0920123A3 (en) * | 1997-11-27 | 2001-10-17 | Nec Corporation | Semiconductor circuit in which distortion caused by changes in ambient temperature is compensated |
| US6437634B1 (en) | 1997-11-27 | 2002-08-20 | Nec Corporation | Semiconductor circuit in which distortion caused by change in ambient temperature is compensated |
| JP2002076236A (ja) * | 2000-09-04 | 2002-03-15 | Hitachi Ltd | 半導体装置 |
| US8423317B2 (en) | 2004-03-05 | 2013-04-16 | Hitachi Industrial Equipment Systems Co., Ltd. | Temperature detection method of semiconductor device and power conversion apparatus |
| JP2006041407A (ja) * | 2004-07-30 | 2006-02-09 | Hitachi Industrial Equipment Systems Co Ltd | 半導体素子の温度検出方法及び電力変換装置 |
| JP2010124570A (ja) * | 2008-11-18 | 2010-06-03 | Toshiba Carrier Corp | 電力変換装置 |
| JP2013238552A (ja) * | 2012-05-17 | 2013-11-28 | Noritz Corp | 液位センサ、風呂装置、並びに、熱源機 |
| WO2019009088A1 (ja) * | 2017-07-07 | 2019-01-10 | 株式会社村田製作所 | 電力回路モジュール |
| JPWO2019009088A1 (ja) * | 2017-07-07 | 2019-11-07 | 株式会社村田製作所 | 電力回路モジュール |
| US11441953B2 (en) | 2017-07-07 | 2022-09-13 | Murata Manufacturing Co., Ltd. | Power circuit module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| US4769619A (en) | Compensated current mirror | |
| US6366172B1 (en) | Semiconductor amplifier circuit and system | |
| JPH03283458A (ja) | Ｉｃの温度補償回路 | |
| US5181420A (en) | Hot wire air flow meter | |
| KR100830812B1 (ko) | 고주파 증폭기 회로 | |
| US4283641A (en) | Feedback biasing circuit arrangement for transistor amplifier | |
| TW521487B (en) | Amplifier | |
| EP0147584B1 (en) | A differential amplifier | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US4059811A (en) | Integrated circuit amplifier | |
| US20030038679A1 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| JPH11150424A (ja) | 電界効果トランジスタのゲートバイアス電圧印加回路と電界効果トランジスタのゲートバイアス電圧印加回路が搭載されている半導体装置 | |
| US4996499A (en) | Amplitude stabilized oscillator amplifier | |
| JP3160000B2 (ja) | バッファ及び利得１を与える方法 | |
| JP2001068948A (ja) | Ｍｏｓｆｅｔ増幅回路 | |
| JPH0576807B2 (ja) | ||
| JPH06204757A (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JPH01233812A (ja) | マイクロ波用多段増幅回路 | |
| JPH03283708A (ja) | Ａｇｃ回路 | |
| JPH0225286B2 (ja) | ||
| US5701098A (en) | AC bypass circuit which provides stabilization of high frequency transient noise | |
| US7323928B1 (en) | High capacitance integrated circuits | |
| US6407615B2 (en) | Temperature compensation circuit and method of compensating | |
| JPH04172508A (ja) | 半導体集積回路装置 |