JPH03283638A - トリミング回路 - Google Patents
トリミング回路Info
- Publication number
- JPH03283638A JPH03283638A JP2084386A JP8438690A JPH03283638A JP H03283638 A JPH03283638 A JP H03283638A JP 2084386 A JP2084386 A JP 2084386A JP 8438690 A JP8438690 A JP 8438690A JP H03283638 A JPH03283638 A JP H03283638A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- fuse
- output
- input terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトリミング回路に関し、特に半導体集積回路に
おいて製造上の精度以上に設計精度を要する回路ブロッ
クに関する。
おいて製造上の精度以上に設計精度を要する回路ブロッ
クに関する。
一般にトリミング回路は、特性値補正のため、製造上の
精度以上に精度を必要とする回路ブロックにおいて、ヒ
ユーズ部の切断状態により、特性値を選択するのに使わ
れ、製造上の精度の影響に関係なく、任意の特性値を得
られることに役に立つ、従来のトリミング回路を第４図
に示す。
精度以上に精度を必要とする回路ブロックにおいて、ヒ
ユーズ部の切断状態により、特性値を選択するのに使わ
れ、製造上の精度の影響に関係なく、任意の特性値を得
られることに役に立つ、従来のトリミング回路を第４図
に示す。
図において、電源ｖ１に一方が接続された電流源３１．
３２．３３〜３ｎと、この電流源３１．３２．３３〜３
ｎの各出力に接続された各トリミングコード１１．１２
゜１３〜１ｎ及びヒユーズ２１．２２．２３〜２ｎを備
えており、各ヒユーズ２１．２２．２３〜２ｎが接続さ
れたトリミング基準電圧入力端子３は電源ｖ２に接続さ
れた抵抗Ｒ１に接続され、前記トリミングコード入力端
子３が接続されている接続点はさらにデコーダ部りの入
力端子４１．４２．４３〜４ｎにそれぞれ接続される。
３２．３３〜３ｎと、この電流源３１．３２．３３〜３
ｎの各出力に接続された各トリミングコード１１．１２
゜１３〜１ｎ及びヒユーズ２１．２２．２３〜２ｎを備
えており、各ヒユーズ２１．２２．２３〜２ｎが接続さ
れたトリミング基準電圧入力端子３は電源ｖ２に接続さ
れた抵抗Ｒ１に接続され、前記トリミングコード入力端
子３が接続されている接続点はさらにデコーダ部りの入
力端子４１．４２．４３〜４ｎにそれぞれ接続される。
また、前記デコーダ部りの出力の内５１゜２ｎ／３
２°２ｎ／３．５２ｎの出力とテスト端子１゜５．５ ２を入力とするテスト回路部Ｔと、前記以外のデコーダ
部りの出力と前記テスト回路部Ｔの出力をゲートに入力
し、トリミングを必要とする基準電圧源４の出力６１と
補正用抵抗ｒ、Ｒ２によって接続点６１の電圧を分圧さ
れた接続点出力６２．６３〜６２０をソースに入力し、
各ドレイン同士を接続し出力端子５より次段回路へ出力
するトランジスタ群７１．７２．７３〜７２°とを有し
ている。
２°２ｎ／３．５２ｎの出力とテスト端子１゜５．５ ２を入力とするテスト回路部Ｔと、前記以外のデコーダ
部りの出力と前記テスト回路部Ｔの出力をゲートに入力
し、トリミングを必要とする基準電圧源４の出力６１と
補正用抵抗ｒ、Ｒ２によって接続点６１の電圧を分圧さ
れた接続点出力６２．６３〜６２０をソースに入力し、
各ドレイン同士を接続し出力端子５より次段回路へ出力
するトランジスタ群７１．７２．７３〜７２°とを有し
ている。
通常動作時はヒユーズ２１．２２．２３〜２ｎの切断状
態によりデコーダ部りの入力端子４１．４２．４３〜４
ｎのＬ ｏｗ／ Ｈｉｇｈレベルが変わる０例えば、ト
リミング後、ヒユーズ２１．２２．２３〜２ｎの内、特
定のヒユーズのみが切断されるが、切断されていないヒ
ユーズ部の電流源３１．３２．３３〜３ｎの出力は、ヒ
ユーズ及び抵抗Ｒ１を介して電源Ｖ２に接続されるので
、デコーダ部りの入力端子には、Ｌｏｗレベル（電源ｖ
２の電圧）が入力される。又、切断されているヒユーズ
部の電流源３１．３２．３３〜３ｎの出力はデコーダ部
の入力端子４１．４２．４３〜４ｎに入力されるだけな
ので、Ｈｉｇｈレベル（ｔｉｌＶｌの電圧）となる０以
上によりデコーダ部の入力端子４１．４２゜４３〜４ｎ
のレベルは設定され、デコーダ部の出力端子の内、１端
子だけが選ばれ、その出力光のトランジスタのみがオン
状態となる。基準電圧口８４により発生する電圧は、抵
抗ｒにより任意の電圧だけ降下し、接続点６２．６３〜
６２０から出力されている。出力端子５からはトランジ
スタ群７１．７２゜７３〜７２０の内、上記の結果にて
選ばれたトランジスタのソース側の電圧のみが出力され
る。
態によりデコーダ部りの入力端子４１．４２．４３〜４
ｎのＬ ｏｗ／ Ｈｉｇｈレベルが変わる０例えば、ト
リミング後、ヒユーズ２１．２２．２３〜２ｎの内、特
定のヒユーズのみが切断されるが、切断されていないヒ
ユーズ部の電流源３１．３２．３３〜３ｎの出力は、ヒ
ユーズ及び抵抗Ｒ１を介して電源Ｖ２に接続されるので
、デコーダ部りの入力端子には、Ｌｏｗレベル（電源ｖ
２の電圧）が入力される。又、切断されているヒユーズ
部の電流源３１．３２．３３〜３ｎの出力はデコーダ部
の入力端子４１．４２．４３〜４ｎに入力されるだけな
ので、Ｈｉｇｈレベル（ｔｉｌＶｌの電圧）となる０以
上によりデコーダ部の入力端子４１．４２゜４３〜４ｎ
のレベルは設定され、デコーダ部の出力端子の内、１端
子だけが選ばれ、その出力光のトランジスタのみがオン
状態となる。基準電圧口８４により発生する電圧は、抵
抗ｒにより任意の電圧だけ降下し、接続点６２．６３〜
６２０から出力されている。出力端子５からはトランジ
スタ群７１．７２゜７３〜７２０の内、上記の結果にて
選ばれたトランジスタのソース側の電圧のみが出力され
る。
次にトリミング時は、まずテスト端子１．２のＬ ｏｗ
／ Ｈｉｏｈレベルの組み合せによりトランジスタ７１
．７２ｎ−１／３ ２ｎ°２／３．７２ｎをそれぞれ
選び１．７ そのときの出力端子５より出力される電圧を測定し計算
により、トランジスタ群？１．７２．７３〜７２゜の内
どのトランジスタを選べば、任意の電圧が得られるかを
求める０選んだトランジスタをオン状態にするため、ヒ
ユーズ２１．２２．２３〜２ｎの内の任意のヒユーズを
トリミングコード（計算式と対応がとれたもので切断す
るヒユーズを２進数にて示したもの）にて切断する。切
断手段としては、電源Ｖ 、Ｖ２をオフし、トリミング
基準電圧入力端子３にトリミング基準電圧を入力し、そ
の状態のまま、トリミングコードをトリミングコード入
力端子１１．１２．１３〜１ｎに入力する。
／ Ｈｉｏｈレベルの組み合せによりトランジスタ７１
．７２ｎ−１／３ ２ｎ°２／３．７２ｎをそれぞれ
選び１．７ そのときの出力端子５より出力される電圧を測定し計算
により、トランジスタ群？１．７２．７３〜７２゜の内
どのトランジスタを選べば、任意の電圧が得られるかを
求める０選んだトランジスタをオン状態にするため、ヒ
ユーズ２１．２２．２３〜２ｎの内の任意のヒユーズを
トリミングコード（計算式と対応がとれたもので切断す
るヒユーズを２進数にて示したもの）にて切断する。切
断手段としては、電源Ｖ 、Ｖ２をオフし、トリミング
基準電圧入力端子３にトリミング基準電圧を入力し、そ
の状態のまま、トリミングコードをトリミングコード入
力端子１１．１２．１３〜１ｎに入力する。
これによりトリミングコード入力端子１１．１２゜１３
〜１ｎとトリミング基準電圧入力端子３との電圧差によ
りヒユーズを切断する。又、切断しないヒユーズの場合
、電圧差がＯｖとなるようにし、ヒユーズの切断をふせ
ぐ、こうして任意の値が出力端子５より出力されるよう
にトリミングを行う。
〜１ｎとトリミング基準電圧入力端子３との電圧差によ
りヒユーズを切断する。又、切断しないヒユーズの場合
、電圧差がＯｖとなるようにし、ヒユーズの切断をふせ
ぐ、こうして任意の値が出力端子５より出力されるよう
にトリミングを行う。
従来のトリミング回路では、テスト端子１．２により設
定した状態での各電圧値をもとに、計算しトリミングコ
ードを決定し、トリミングしているため製造上の精度に
より、抵抗ｒの抵抗値がそれぞれ異なり、トリミング後
の測定値と、計算上の値とに差が発生し、トリミング後
に出力端子５より出力される値が、任意の範囲におさま
らない場合が起きるという欠点がある。
定した状態での各電圧値をもとに、計算しトリミングコ
ードを決定し、トリミングしているため製造上の精度に
より、抵抗ｒの抵抗値がそれぞれ異なり、トリミング後
の測定値と、計算上の値とに差が発生し、トリミング後
に出力端子５より出力される値が、任意の範囲におさま
らない場合が起きるという欠点がある。
そこで、本発明の目的は以上の欠点を解消し、製造上の
精度によって抵抗ｒ抵抗値がそれぞれ異なった場合でも
、出力端子５より任意の範囲内の値を得られるトリミン
グ回路を提供することにある。
精度によって抵抗ｒ抵抗値がそれぞれ異なった場合でも
、出力端子５より任意の範囲内の値を得られるトリミン
グ回路を提供することにある。
前記目的を達成するため、本発明に係るトリミング回路
においては、ヒユーズ部と、デコーダ部と、トランジス
タ群とを有するトリミング回路であって、 前記ヒユーズ部は、電源とトリミング基準電圧入力端子
との間に並列に接続された複数組の電流源及びヒユーズ
の対と、各組の電流源とヒユーズとの接続点に接続され
たトリミングコード入力端子とを有しており、 前記トリミング基準電圧入力端子は、電源に抵抗により
プルアップ又はプルダウンされたトランジスタに接続さ
れており、 前記デコーダ部は、前記各組の電流源とヒユーズとの接
続点に接続されたトリミングコード入力端子からの入力
をデコードして出力するものであり、 前記トランジスタ群は、デコーダ部の出力、トリミング
を必要とする前段回路の出力、補圧用回路の出力に基い
て次段回路に信号を出力するものである。
においては、ヒユーズ部と、デコーダ部と、トランジス
タ群とを有するトリミング回路であって、 前記ヒユーズ部は、電源とトリミング基準電圧入力端子
との間に並列に接続された複数組の電流源及びヒユーズ
の対と、各組の電流源とヒユーズとの接続点に接続され
たトリミングコード入力端子とを有しており、 前記トリミング基準電圧入力端子は、電源に抵抗により
プルアップ又はプルダウンされたトランジスタに接続さ
れており、 前記デコーダ部は、前記各組の電流源とヒユーズとの接
続点に接続されたトリミングコード入力端子からの入力
をデコードして出力するものであり、 前記トランジスタ群は、デコーダ部の出力、トリミング
を必要とする前段回路の出力、補圧用回路の出力に基い
て次段回路に信号を出力するものである。
また、本発明に係るトリミング回路においては、ヒユー
ズ部と、デコーダ部と、トランジスタ群とを有するトリ
ミング回路であって、 前記ヒユーズ部は、電源とトリミング基準電圧入力端子
との間に並列に接続された複数組の電流源及びヒユーズ
の対と、各組の電流源とヒユーズとの接続点に接続され
たトリミングコード入力端子とを有しており、 前記トリミング基準電圧入力端子は、抵抗及びダイオー
ドの組合せからなる電圧回路に接続されており、 前記デコーダ部は、前記各組の電流源とヒユーズとの接
続点に接続されたトリミングコード入力端子からの入力
をデコードして出力するものであり、 前記トランジスタ群は、デコーダ部の出力、トリミング
を必要とする前段回路の出力、補正用回路、の出力に基
いて次段回路に信号を出力するものである。
ズ部と、デコーダ部と、トランジスタ群とを有するトリ
ミング回路であって、 前記ヒユーズ部は、電源とトリミング基準電圧入力端子
との間に並列に接続された複数組の電流源及びヒユーズ
の対と、各組の電流源とヒユーズとの接続点に接続され
たトリミングコード入力端子とを有しており、 前記トリミング基準電圧入力端子は、抵抗及びダイオー
ドの組合せからなる電圧回路に接続されており、 前記デコーダ部は、前記各組の電流源とヒユーズとの接
続点に接続されたトリミングコード入力端子からの入力
をデコードして出力するものであり、 前記トランジスタ群は、デコーダ部の出力、トリミング
を必要とする前段回路の出力、補正用回路、の出力に基
いて次段回路に信号を出力するものである。
〔実施例〕
以下、本発明の実施例を図により説明する。
（実施例１）
第１図は本発明の実施例１を示す回路図である。
図において、本発明に係るトリミング回路の基本的構成
はヒユーズ部Ｈと、デコーダ部りと、トランジスタ群？
１．７２．７３〜７２°とからなる。
はヒユーズ部Ｈと、デコーダ部りと、トランジスタ群？
１．７２．７３〜７２°とからなる。
ヒユーズ部Ｈは、電ｆｉｖ、とトリミング基準電圧入力
端子３との間に並列に接続された複数組の電流源３１．
３２．３３〜３ｎ及びヒユーズ２１．２２．２３〜２ｎ
の対と、各組の電流源３１．３２．３３〜３ｎとヒユー
ズ２１．２２．２３〜２ｎとの接続点に接続されたトリ
ミングコード入力端子１１．１２．１３〜１ｎとを有し
ている。また、Ｎ型（Ｎｃｈ） トランジスタ２ａはそ
のゲートが電源Ｖ１に保護抵抗Ｒ１によりプルアップさ
れているとともに、そのゲートに入力端子１が接続され
、そのドレインが電源ｖ２に！＃続されている。前記ト
リミング基準電圧端子３はＮｃｈ）−ランジスタ２ａの
ソースに接続されている。
端子３との間に並列に接続された複数組の電流源３１．
３２．３３〜３ｎ及びヒユーズ２１．２２．２３〜２ｎ
の対と、各組の電流源３１．３２．３３〜３ｎとヒユー
ズ２１．２２．２３〜２ｎとの接続点に接続されたトリ
ミングコード入力端子１１．１２．１３〜１ｎとを有し
ている。また、Ｎ型（Ｎｃｈ） トランジスタ２ａはそ
のゲートが電源Ｖ１に保護抵抗Ｒ１によりプルアップさ
れているとともに、そのゲートに入力端子１が接続され
、そのドレインが電源ｖ２に！＃続されている。前記ト
リミング基準電圧端子３はＮｃｈ）−ランジスタ２ａの
ソースに接続されている。
デコーダ部りは、各組のｔ流源３１．３２．３３〜３ｎ
とヒユーズ２１．２２．２３〜２ｎとの接続点に接続さ
れたトリミングコード入力端子１１．１２．１３〜１ｎ
からの入力を入力端子４１．４２．４３〜４ｎより受け
てデコードし、出力端子５１．５２．５３〜５ｎより出
力する。
とヒユーズ２１．２２．２３〜２ｎとの接続点に接続さ
れたトリミングコード入力端子１１．１２．１３〜１ｎ
からの入力を入力端子４１．４２．４３〜４ｎより受け
てデコードし、出力端子５１．５２．５３〜５ｎより出
力する。
トランジスタ群７１．７２．７３〜７２°は、デコーダ
部りの出力端子５１．５２．５３〜５ｎよりの出力をゲ
ートに入力し、トリミングを必要とする基準電圧回路（
前段回路）４の出力６１と補正用抵抗ｒ及びＲ（補正用
回路）による出力６２．６３〜６２ とをソースに入
力し、各ドレイン同士を接続し、部力端子５より次段回
路へ信号を出力するものである。
部りの出力端子５１．５２．５３〜５ｎよりの出力をゲ
ートに入力し、トリミングを必要とする基準電圧回路（
前段回路）４の出力６１と補正用抵抗ｒ及びＲ（補正用
回路）による出力６２．６３〜６２ とをソースに入
力し、各ドレイン同士を接続し、部力端子５より次段回
路へ信号を出力するものである。
次にこのトリミング回路の動作を説明する。
通常動作時は入力端子１はオープン状態であるので、Ｎ
Ｃｈトランジスタ２ａのゲートは抵抗Ｒ１にてプルアッ
プされ、オン状態となる。この他については従来と同様
である。
Ｃｈトランジスタ２ａのゲートは抵抗Ｒ１にてプルアッ
プされ、オン状態となる。この他については従来と同様
である。
疑似トリミング時は、まず電源Ｖｉ 、Ｖ２をオン状態
にする。入力端子１にＬＯＷレベルが入力し、Ｎｃｈト
ランジスタ２ａをオフ状態にする。入力端子３はオープ
ン状態のままとする。これで疑似トリミング状態となる
。トリミングコード入力端子１１、１２．１３〜１ｎに
トリミングコードを入力するが、トリミングコード入力
端子１１．１２．１３〜１ｎはそれぞれ入力端子３の接
続点と接続し、つながっているので、ヒユーズのｂｉｔ
をｎｂｉｔ、トリミングコードノＨｉａｈレベルをＶＨ
，ＬｏｗレベルをＶＬとすると、最大−仁ｎ二ニュｊ−
（ＶＨ−ＶＬ）Ｖの電圧差がヒユーズに印加され、電圧
差が大きいと疑似トリミング時にヒユーズが切断される
ので、トリミングコードのＨｉｇｈ ／ Ｌ ｏｗレベ
ルの電圧差をできる限り小さくする必要がある１例えば
ヒユーズが１０ｂ ｉ ｔの場合、トリミングコードの
ＬＯＷレベルをＯＶ、Ｈｉｇｈレベルを５Ｖとすると、
ヒユーズ０−１ に印加される電圧差は最大 ｉｏ （５０）”’４．
５Ｖとなるが、デコーダ入力端子のスレショールド電圧
が２．５■の条件よりｔ、ｏｗレベルを２Ｖ、Ｈｉｇｈ
レベルを３Ｖとすれば、ヒユーズに印加される電圧差は
最大旦ニー！−（３−１）＝０．９Ｖと小０ さくできる。
にする。入力端子１にＬＯＷレベルが入力し、Ｎｃｈト
ランジスタ２ａをオフ状態にする。入力端子３はオープ
ン状態のままとする。これで疑似トリミング状態となる
。トリミングコード入力端子１１、１２．１３〜１ｎに
トリミングコードを入力するが、トリミングコード入力
端子１１．１２．１３〜１ｎはそれぞれ入力端子３の接
続点と接続し、つながっているので、ヒユーズのｂｉｔ
をｎｂｉｔ、トリミングコードノＨｉａｈレベルをＶＨ
，ＬｏｗレベルをＶＬとすると、最大−仁ｎ二ニュｊ−
（ＶＨ−ＶＬ）Ｖの電圧差がヒユーズに印加され、電圧
差が大きいと疑似トリミング時にヒユーズが切断される
ので、トリミングコードのＨｉｇｈ ／ Ｌ ｏｗレベ
ルの電圧差をできる限り小さくする必要がある１例えば
ヒユーズが１０ｂ ｉ ｔの場合、トリミングコードの
ＬＯＷレベルをＯＶ、Ｈｉｇｈレベルを５Ｖとすると、
ヒユーズ０−１ に印加される電圧差は最大 ｉｏ （５０）”’４．
５Ｖとなるが、デコーダ入力端子のスレショールド電圧
が２．５■の条件よりｔ、ｏｗレベルを２Ｖ、Ｈｉｇｈ
レベルを３Ｖとすれば、ヒユーズに印加される電圧差は
最大旦ニー！−（３−１）＝０．９Ｖと小０ さくできる。
以上の点に注意し、計算に必要な出力が出力端子５より
得られるトリミングコードを入力し、そのときの電圧よ
り計算にてどのトリミングコードを入力するか法定する
６例えば、補正用抵抗ｒを２にΩで１０段、抵抗Ｒ２を
４０にΩとし、出力端子５の電圧目標を４．６ｖ±０゜
１Ｖとした場合、疑似トリミングにて基準電圧回路４の
出力電圧を出力端子５に出力させ測定し、そのとき５ｖ
であったものとする４次に、疑似トリミングにて抵抗ｒ
と抵抗Ｒ２間の電圧を出力端子５に出力させ測定し、そ
のとき４ｖであったとすると、抵抗ｒによる電圧降下は
１竺ニー！−Ｍ ＝ ０．２ Ｖであるので、出力端５
■ 子５より４．６ Ｖ＋０．Ｉ Ｖ出力するためには、計
算上は５Ｖ−０，２Ｖｘ２＝４．６ Ｖトイうコトなノ
テ、２段目と３段目の抵抗１間の電圧が４．６Ｖという
ことになる。再度疑似トリミングにより、２段目と３段
目の抵抗１間の電圧を出力端子５より測定する。このと
き、測定値が４．６Ｖ±０．ＩＶであれば、そのままの
トリミングコードにてトリミングする。又、４．７ｖよ
り大きければ、現在より下の段の抵抗１間、４，７Ｖよ
り小さければ現在より上の段の抵抗１間を疑似トリミン
グすることにより、目標の４．６ｖ±０゜１Ｖ以内にあ
ることを確認したうえで、その間のトリミングコードに
てトリミングするので、確実に目標範囲内にトリミング
することが可能である。又、この例のように補正用抵抗
ｒの数が少なければ、全てのトリミングコードにて目標
範囲内にあるがを疑似トリミングし、確認することで、
計算を必要とせず、トリミングすることも可能である。
得られるトリミングコードを入力し、そのときの電圧よ
り計算にてどのトリミングコードを入力するか法定する
６例えば、補正用抵抗ｒを２にΩで１０段、抵抗Ｒ２を
４０にΩとし、出力端子５の電圧目標を４．６ｖ±０゜
１Ｖとした場合、疑似トリミングにて基準電圧回路４の
出力電圧を出力端子５に出力させ測定し、そのとき５ｖ
であったものとする４次に、疑似トリミングにて抵抗ｒ
と抵抗Ｒ２間の電圧を出力端子５に出力させ測定し、そ
のとき４ｖであったとすると、抵抗ｒによる電圧降下は
１竺ニー！−Ｍ ＝ ０．２ Ｖであるので、出力端５
■ 子５より４．６ Ｖ＋０．Ｉ Ｖ出力するためには、計
算上は５Ｖ−０，２Ｖｘ２＝４．６ Ｖトイうコトなノ
テ、２段目と３段目の抵抗１間の電圧が４．６Ｖという
ことになる。再度疑似トリミングにより、２段目と３段
目の抵抗１間の電圧を出力端子５より測定する。このと
き、測定値が４．６Ｖ±０．ＩＶであれば、そのままの
トリミングコードにてトリミングする。又、４．７ｖよ
り大きければ、現在より下の段の抵抗１間、４，７Ｖよ
り小さければ現在より上の段の抵抗１間を疑似トリミン
グすることにより、目標の４．６ｖ±０゜１Ｖ以内にあ
ることを確認したうえで、その間のトリミングコードに
てトリミングするので、確実に目標範囲内にトリミング
することが可能である。又、この例のように補正用抵抗
ｒの数が少なければ、全てのトリミングコードにて目標
範囲内にあるがを疑似トリミングし、確認することで、
計算を必要とせず、トリミングすることも可能である。
トリミング時（疑似トリミングにより得たトリミングコ
ードにより実際にヒユーズをトリミングする。）は、ま
ず電源Ｖ 、Ｖ２をオープン状態とする、入力端子１
にＬｏｗレベルを入力しＮｃｈトランジスタ２ａをオフ
状態にする。入力端子３にはトリミング用基準電圧を入
力する。これでトリミング状態となる。トリミングコー
ド入力端子１１、１２．１３〜１ｎより入力されたトリ
ミングコードのＬＯＷレベル／Ｈｉｇｈレベルとトリミ
ング用基準電圧の電圧差によりトリミングする１例えば
、トリミングコードのＨｉｇｈレベル時にトリミングす
るのであれば、Ｌｏｗレベルの電圧がトリミング用基準
電圧と等しくなるようにし、Ｌｏｗレベル時には切断さ
れないように設定する。又、入力端子３に入力するトリ
ミング用基準電圧と電源Ｖ２が等しい場合は、ＮＣｈト
ランジスタ２ａをオン状態としてもかまわない。
ードにより実際にヒユーズをトリミングする。）は、ま
ず電源Ｖ 、Ｖ２をオープン状態とする、入力端子１
にＬｏｗレベルを入力しＮｃｈトランジスタ２ａをオフ
状態にする。入力端子３にはトリミング用基準電圧を入
力する。これでトリミング状態となる。トリミングコー
ド入力端子１１、１２．１３〜１ｎより入力されたトリ
ミングコードのＬＯＷレベル／Ｈｉｇｈレベルとトリミ
ング用基準電圧の電圧差によりトリミングする１例えば
、トリミングコードのＨｉｇｈレベル時にトリミングす
るのであれば、Ｌｏｗレベルの電圧がトリミング用基準
電圧と等しくなるようにし、Ｌｏｗレベル時には切断さ
れないように設定する。又、入力端子３に入力するトリ
ミング用基準電圧と電源Ｖ２が等しい場合は、ＮＣｈト
ランジスタ２ａをオン状態としてもかまわない。
第２図は本発明の他の実施例におけるヒユーズ部周辺を
示す回路図である。
示す回路図である。
ヒユーズ部は第１図のヒユーズ部と同様である。
トランジスタ２ｂがＰ型（Ｐｃｈ）となり、このゲート
は抵抗Ｒ１により電源ｖ２にプルダウンされている。
は抵抗Ｒ１により電源ｖ２にプルダウンされている。
この構成によるトリミング回路の動作は、第１図の入力
端子１のＬ ｏｗ／ Ｈｉａｈレベルが反転するだけで
、通常動作時、疑似トリミング時及びトリミング時と第
１図と同様である。入力端子１にＨｉ（ｌｈレベルしか
入力できない場合に有効である。
端子１のＬ ｏｗ／ Ｈｉａｈレベルが反転するだけで
、通常動作時、疑似トリミング時及びトリミング時と第
１図と同様である。入力端子１にＨｉ（ｌｈレベルしか
入力できない場合に有効である。
（実施例２）
第３図は本発明のさらに別の実施例におけるヒユーズ部
周辺を示す回路図である。
周辺を示す回路図である。
本実施例は、ダイオード２Ｃと保護抵抗Ｒ１とからなる
電圧回路を構成し、該電圧回路にトリミング基準電圧入
力端子３を接続したものである。
電圧回路を構成し、該電圧回路にトリミング基準電圧入
力端子３を接続したものである。
その他の構成は第１図のものと同様である。
入力端子１．３は以下の組み合せにより通常動作モード
、トリミングモード、疑似トリミングモードの３種類に
わけられる。
、トリミングモード、疑似トリミングモードの３種類に
わけられる。
（イ）端子１．端子３共に開放
・・・通常動作モード
（ロ）端子３にヒユーズトリミング電圧印加時、端子２
の状態は不定 ・・・トリミングモード （拘端子３が開放、端子１にＨｉｇｈレベルを入力
・・・疑似トリミングモード入力端子１１は
、トリミングモード時には前記入力端子３との電位差に
よりヒユーズを切断し、疑似トリミングモード時には、
前記入力端子１に入力しているＨ ｉｉ；ｌｈレベル以
下の電圧であれば、ヒユーズを切断することなくトリミ
ングコードを入力できる。
の状態は不定 ・・・トリミングモード （拘端子３が開放、端子１にＨｉｇｈレベルを入力
・・・疑似トリミングモード入力端子１１は
、トリミングモード時には前記入力端子３との電位差に
よりヒユーズを切断し、疑似トリミングモード時には、
前記入力端子１に入力しているＨ ｉｉ；ｌｈレベル以
下の電圧であれば、ヒユーズを切断することなくトリミ
ングコードを入力できる。
以上説明したように本発明は計算上のトリミングコード
で実測値が任意の範囲に追い込めているか否かを疑似ト
リミングし、トリミング状態を仮想することにより、任
意の範囲に対してずれた場合、ずれた値分を補正したト
リミングコードにて再度疑似トリミングすることが少な
くとも１回以上でき、常に任意の範囲内に追い込んだト
リミングコードにてトリミングできる効果がある。
で実測値が任意の範囲に追い込めているか否かを疑似ト
リミングし、トリミング状態を仮想することにより、任
意の範囲に対してずれた場合、ずれた値分を補正したト
リミングコードにて再度疑似トリミングすることが少な
くとも１回以上でき、常に任意の範囲内に追い込んだト
リミングコードにてトリミングできる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は本発
明の他の実施例におけるヒユーズ部周辺を示す回路図、
第３図は本発明のさらに他の実施例におけるヒユーズ部
周辺を示す回路図、第４図は従来のトリミング回路を示
す回路図である。 １・・・入力端子 ２ａ・・・ＮＣｈトランジスタ ２ｂ・・・ＰＣｈトランジスタ ２Ｃ・・・ダイオード ３・・・トリミング基準電圧入力端子 ４・・・基準電圧回路 ５・・・出力端子１１、１
２．１３〜１ｎ・・・トリミングコード入力端子１’１
．２２．２３〜２ｎ・・・ヒユーズ３１、３２．３３〜
３ｎ・・・電流源 ４１、４２．４３〜４ｎ・・・デコーダ部入力端子５１
、５２．５３〜５２ ・・・アコーダ部出力端子７１
、７２．７３〜７２°・・・トランジスタ群Ｈ・・・ヒ
ユーズ部 Ｄ・・・デコーダ部Ｒ１・・・抵抗
。 ｖ 、Ｖ２・・・電源
明の他の実施例におけるヒユーズ部周辺を示す回路図、
第３図は本発明のさらに他の実施例におけるヒユーズ部
周辺を示す回路図、第４図は従来のトリミング回路を示
す回路図である。 １・・・入力端子 ２ａ・・・ＮＣｈトランジスタ ２ｂ・・・ＰＣｈトランジスタ ２Ｃ・・・ダイオード ３・・・トリミング基準電圧入力端子 ４・・・基準電圧回路 ５・・・出力端子１１、１
２．１３〜１ｎ・・・トリミングコード入力端子１’１
．２２．２３〜２ｎ・・・ヒユーズ３１、３２．３３〜
３ｎ・・・電流源 ４１、４２．４３〜４ｎ・・・デコーダ部入力端子５１
、５２．５３〜５２ ・・・アコーダ部出力端子７１
、７２．７３〜７２°・・・トランジスタ群Ｈ・・・ヒ
ユーズ部 Ｄ・・・デコーダ部Ｒ１・・・抵抗
。 ｖ 、Ｖ２・・・電源
Claims (2)
- （１）ヒューズ部と、デコーダ部と、トランジスタ群と
を有するトリミング回路であって、 前記ヒューズ部は、電源とトリミング基準電圧入力端子
との間に並列に接続された複数組の電流源及びヒューズ
の対と、各組の電流源とヒューズとの接続点に接続され
たトリミングコード入力端子とを有しており、 前記トリミング基準電圧入力端子は、電源に抵抗により
プルアップ又はプルダウンされたトランジスタに接続さ
れており、 前記デコーダ部は、前記各組の電流源とヒューズとの接
続点に接続されたトリミングコード入力端子からの入力
をデコードして出力するものであり、 前記トランジスタ群は、デコーダ部の出力，トリミング
を必要とする前段回路の出力，補正用回路の出力に基い
て次段回路に信号を出力するものであることを特徴とす
るトリミング回路。 - （２）ヒューズ部と、デコーダ部と、トランジスタ群と
を有するトリミング回路であって、 前記ヒューズ部は、電源とトリミング基準電圧入力端子
との間に並列に接続された複数組の電流源及びヒューズ
の対と、各組の電流源とヒューズとの接続点に接続され
たトリミングコード入力端子とを有しており、 前記トリミング基準電圧入力端子は、抵抗及びダイオー
ドの組合せからなる電圧回路に接続されており、 前記デコーダ部は、前記各組の電流源とヒューズとの接
続点に接続されたトリミングコード入力端子からの入力
をデコードして出力するものであり、 前記トランジスタ群は、デコーダ部の出力，トリミング
を必要とする前段回路の出力，補正用回路の出力に基い
て次段回路に信号を出力するものであることを特徴とす
るトリミング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084386A JPH03283638A (ja) | 1990-03-30 | 1990-03-30 | トリミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084386A JPH03283638A (ja) | 1990-03-30 | 1990-03-30 | トリミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283638A true JPH03283638A (ja) | 1991-12-13 |
Family
ID=13829126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084386A Pending JPH03283638A (ja) | 1990-03-30 | 1990-03-30 | トリミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170821A (ja) * | 1990-11-05 | 1992-06-18 | Nec Kyushu Ltd | 半導体装置 |
| WO1999000786A1 (en) * | 1997-06-30 | 1999-01-07 | Seiko Epson Corporation | Video signal processing circuit, video display and electronic equipment both using the circuit, and method of adjusting output of digital-analog converters |
| JP2018022848A (ja) * | 2016-08-05 | 2018-02-08 | 富士電機株式会社 | トリミング回路およびトリミング方法 |
-
1990
- 1990-03-30 JP JP2084386A patent/JPH03283638A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170821A (ja) * | 1990-11-05 | 1992-06-18 | Nec Kyushu Ltd | 半導体装置 |
| WO1999000786A1 (en) * | 1997-06-30 | 1999-01-07 | Seiko Epson Corporation | Video signal processing circuit, video display and electronic equipment both using the circuit, and method of adjusting output of digital-analog converters |
| US6452526B2 (en) | 1997-06-30 | 2002-09-17 | Seiko Epson Corporation | Video signal processing circuit, video display and electronic equipment both using the circuit, and method of adjusting output of digital-analog converters |
| JP2018022848A (ja) * | 2016-08-05 | 2018-02-08 | 富士電機株式会社 | トリミング回路およびトリミング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388521B1 (en) | MOS differential amplifier with offset compensation | |
| US10103731B2 (en) | Calibration circuit for on-chip drive and on-die termination | |
| US7880512B2 (en) | Output driver circuit | |
| US6894543B2 (en) | Series terminated CMOS output driver with impedance calibration | |
| US11742811B2 (en) | Operational amplifier offset trim | |
| US6812735B1 (en) | Multiple value self-calibrated termination resistors | |
| US5880593A (en) | On-chip substrate regulator test mode | |
| US5047664A (en) | Trimming circuit | |
| CN112187214B (zh) | Fpga的io阻抗校准电路及其方法 | |
| US6552946B2 (en) | Address generating circuit | |
| US20090067278A1 (en) | data output circuit for semiconductor memory apparatus | |
| US11899485B2 (en) | Line driver having adjustable current mirror array | |
| US8018197B2 (en) | Voltage reference device and methods thereof | |
| US20010017567A1 (en) | Internal voltage generation circuit | |
| JPH0668781A (ja) | 差動ヒューズ回路並びに製作方法 | |
| US7109697B1 (en) | Temperature-independent amplifier offset trim circuit | |
| JP5225643B2 (ja) | トリミング回路 | |
| US6822504B2 (en) | Correction circuit for generating a control signal for correcting a characteristic change of a transistor, a delay circuit using the same, and a ring oscillator circuit using the same | |
| JPH03283638A (ja) | トリミング回路 | |
| US5105101A (en) | Trimming code setting circuit having high reliability | |
| US7019581B1 (en) | Current sense circuit | |
| US7548115B1 (en) | Common mode rejection ratio trim circuit and methodology | |
| US20080278346A1 (en) | Single-Pin Multi-Bit Digital Circuit Configuration | |
| CN118210346A (zh) | 包括偏置电流发生器的设备 | |
| US20070274118A1 (en) | Dynamically read fuse cell |