JPH03283741A - 信号伝達回路 - Google Patents

信号伝達回路

Info

Publication number
JPH03283741A
JPH03283741A JP2080950A JP8095090A JPH03283741A JP H03283741 A JPH03283741 A JP H03283741A JP 2080950 A JP2080950 A JP 2080950A JP 8095090 A JP8095090 A JP 8095090A JP H03283741 A JPH03283741 A JP H03283741A
Authority
JP
Japan
Prior art keywords
circuit
current
receiving circuit
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2080950A
Other languages
English (en)
Inventor
Masao Suzuki
正雄 鈴木
Toshio Hayashi
林 敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N T T ELECTRON TECHNOL KK
NTT ElectronicsTechno Corp
NTT Inc
Original Assignee
N T T ELECTRON TECHNOL KK
Nippon Telegraph and Telephone Corp
NTT ElectronicsTechno Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N T T ELECTRON TECHNOL KK, Nippon Telegraph and Telephone Corp, NTT ElectronicsTechno Corp filed Critical N T T ELECTRON TECHNOL KK
Priority to JP2080950A priority Critical patent/JPH03283741A/ja
Publication of JPH03283741A publication Critical patent/JPH03283741A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する分野〕 本発明はプリント板上やハイブリットIC基板上で、低
電流、”低電力でデジタル信号を送信゛、受信する信号
伝達回路に関するものである。
〔従来の技術〕
従来、プリント基板上のIC間や、ハイブリット基板上
のIC間でデジタル信号を送受する方法として、TTL
やECLインタフェースのような電圧モードで動作する
ものや、電流の有無又は大小で送受する電流モードで動
作する回路があった。
高速デジタル信号を送受するには、ECLインタフェー
スが優れていることが知られているが。
その動作電流は大きく、低消費電力化には向かないとい
う問題がある。
一方、電流モードで動作する回路としては、例えば“ア
ナログ集積回路”近代科学社、昭和55年2月発行の第
257頁に記載されているようなカスコード接続型の回
路がある。
第6図は、上記のごとき電流モードで動作する回路の従
来例図である。
第6図において、21は送信回路、22は受信回路、2
3はデジタル信号の入力端子、24はデジタル信号の出
力端子、25は送信回路21と受倍回路22とを接続す
る布線である。
まず、第6図(a)は基本的な回路形式である。
送信回路21は、定電流源工。と、その電流を切り換え
る電流スイッチ用のトランジスタQ3゜、Q、1とから
構成され、入力端子23に入力したデジタル信号に対応
した電流信号を布線25に出力する。また、受信回路2
は、布線25を介して入力した電流信号を電圧信号に変
換する抵抗R3゜、R31からなる。
上記の送受信回路は、例えば、プリント板実装の場合に
は、送信回路21はプリント板上の成る集積回路に、受
信回路22は同じプリント板上の別の集積回路に搭載さ
れており1両者はプリント板上に設けられた布線25で
接続されることになる。
上記の送受信回路の動作は次のようになる。
送信回路21の入力端子23にデジタル信号が入力する
と、それに対応してトランジスタQ3゜、Q、1の一方
がオン、他方がオフになる。そのため布線25を介して
受信回路の抵抗R30またはR1□の一方に電流が流れ
、その抵抗で電位降下が生じるので、受信回路22の出
力端子24には電位の大小関係が生じ、それがデジタル
信号として出力される。
この回路を高速で動作させるには、プリント基板上の布
線25の容量と抵抗R3いR1□との充放電を高速化さ
せる必要があり、そのためには抵抗R,o、 R31の
抵抗値を小さくし、定電流工。の値を大きくする必要が
ある。このため低消費電力化には適さないという問題が
あった。
次に、第6図(b)の回路は、受信回路22−にベース
接地トランジスタQa2、Q33を追加したものである
この回路の動作は、前記第6図(a)とほぼ同様である
が、電流の流れる経路に挿入されたベース接地トランジ
スタQ、2、Q 33により、布線25の電位はベース
印加電圧VBBからベース・エミッタ間電圧(0,6〜
0.9v位)だけ低くなった電位でほぼ一定に保たれる
ため、第6図(a)で述べたような布線容量の充放電電
流をかなり抑制することが出来る。そのため、定電流源
工。の電流をさほど大きくせずに高速動作をさせること
が出来る。しかし、送信回路21と受信回路22とは。
一般に異なる集積回路で構成されるので、定電流源工。
の値や抵抗R3゜、R3□の値は製造バラツキのために
それぞれランダムに数10%も変動することがあり、そ
のため、受信回路22の出力振幅も集積回路の組み合わ
せによってランダムに変動することになる。
したがって、最悪の組み合わせでも所要の出力振幅を得
られるようにするためには、設計値としての定電流源工
。や抵抗R1゜、R1□を大きめに設計する必要がある
が、そのように設定すると消費電流が増大し、また出力
振幅が大きめに変動した場合にはトランジスタQ、2、
Q3.が飽和して高速動作が出来なくなってしまうとい
う問題があった。
〔発明が解決しようする課題〕
上記のように従来の回路においては、異なった集積回路
間における製造時の素子特性バラツキがあるため、動作
電流を大きな値に設定する必要があり、また、そのため
にトランジスタが飽和して高速動作が出来なくなる等の
問題があった。
本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、製造バラツキによる素子特性の
変動があっても、低消費電力で高速動作を可能にする信
号伝達回路を提供することを目的とする。
〔課題を解決するための手段〕
上記の目的を達成するため、本発明においては、特許請
求の範囲に記載するように構成している。
すなわち1本発明においては、受信回路側では、該回路
の電気的特性を電流値又は電圧値として出力し、送信回
路側では、受信回路からの電流値又は電圧値を入力し、
その入力値に応じて、送出する電流信号の電流値を制御
するように構成したものである。
上記のように構成したことにより、本発明においては、
送信回路と受信回路との間に素子特性のバラツキがあっ
ても、その差異に対応して送信側の電流値が変わるので
、設計段階で大きな電流値に設定しておく必要がなくな
る。したがって低消費電力で、かつ高速動作が可能とな
る。
〔発明の実施例〕
第1図は1本発明の第1の実施例のブロック図である。
第1図において、1は送信回路、2は受信回路、3は前
段の回路から送信回路1へのデジタル信号の入力端子、
4は電流信号出力端子、5は受信回路の特性入力端子、
6は受信回路の特性検出回路。
7はデジタル信号/電流信号の変換回路、8は送信図j
llと受信回路2と接続する布線、9は受信回路の電流
信号入力端子、10は受信回路2から後続の回路へのデ
ジタル信号の出力端子、11は受信回路の特性出力端子
である。
上記のデジタル信号入力端子3、電流信号出力端子4、
布線8、電流信号入力端子9およびデジタル信号出力端
子10は、伝送すべきデジタル信号の数だけ設けられて
いる。
以下、動作を説明する。
送信回路1は、特性検出回路6と変換回路7とから構成
される。
特性検出回路6は特性入力端子5の電圧又は電、流を入
力として、その入力に応じて出方電流レベルを制御する
信号を変換回路7に出力する。
変換回路7は、1個又は複数個のデジタル信号を入力端
子3から入力し、そのデジタル信号電圧の高/低に対応
した電流信号を電流信号出方端子4力傅出力する。そし
てその電流信号の電流レベルは特性検出回路6から与え
られた制御信号によって設定される。
受信画jI2は、電流信号入力端子9に流れる電流の有
無又は大小か、ら元のデジタル信号を検出し、デジタル
信号出力端子1oがら出力する。また。
受信回路自身の電気的特性を表す電流値又は電圧値を出
力する回路(図示せず、第2図以降で詳述)を備え、上
記の電流値又は電圧値を特性出方端子11から出力する
次に、第2図は、第1図の実施例の具体的な回路側図で
ある。以下、具体的動作を第2図を用いて説明する。な
お、第2図において第1図と同符号は対応する部分を示
す。
まず、第2図(a)は、3個のデジタル信号を送受する
回路例である。
受信回路2内のダイオードD8、D2.抵抗R6、R□
およびトランジスタQ1は定電流源を構成し。
この回路が受信回路2の素子特性を電流値として出力す
る回路である。
この定電AMは、トランジスタQ□のコレクタから定電
流工、を出力し、それが特性出方端子11から送信回路
1側へ送られる。
なお、定電流工、の値は、 I、=Vt/R□      ・・・(1)である、た
だし、vTはPN接合の順方向降下電圧であり、0.8
v程度の値である。
上記の定電流工、は、受信回路2の抵抗R1に反比例し
ている。そして受信回路2は一つの集積回路で構成さ熟
、内部の各素子の特性のバラツキ等は同じ傾向になって
いるので、抵抗R□の値は、受信回路2の電気的特性(
抵抗値のバラツキ)に対応しており、したがって定電流
エエの値は受信画M2の電気的特性を示すものとなる。
送信回路1内の特性検出回路6は、受信回路2の特性出
力端子11から出力された電流工、を特性入力端子5か
ら入力する。そしてトランジスタQ2、Ql、Q、、Q
、で構成されたカレントミラー回路によって3組の電流
を生成する。
この際、トランジスタQ、、Q、、Q、のサイズ比をQ
□に比べてN倍とすれば、Ql、Q、、 Q、のコレク
タ電流Icは下記(2)式で与えられる。
Ic:N1.       ・・・(2)変換回路7は
、それぞれ2個のトランジスタからなる3組の電流スイ
ッチで構成される。そして各電流スイッチは、入力する
デジタル信号に応じて電流経路を切り替え、トランジス
タQ3、QいQ、のコレクタ電流1cを電流信号として
電流信号出力端子4から出力する。
例えば、トランジスタQいQ7からなる電流スイッチは
、トランジスタQ、のコレクタ電流Icを電流信号とし
て出力する。
受信回路2は、送信図J11からの電流信号を電流信号
入力端子9から入力し、抵抗R2、トランジスタQ、、
Q、および固定のバイアス電流を与える定電流源工。か
ら構成された電流検出回路によってデジタル信号に変換
する。このデジタル信号はデジタル信号出力端子1oが
ら後続の回路へ出力される。
上記のデジタル信号出力端子1oの出力電圧V OUT
の低レベルV 0UTLと高レベルVOUT)lは、下
記(3)、(4)式で示される。
Vourb= Vcc −R,X (I c+ I 、
1)=Vcc  Rz (N 11+ IO) −(3
)V 0LITH= V cc −R2I。     
・ (4)上記のように、出力電圧V OUTの高レベ
ル、低レベルとも、送信回路1の素子特性(抵抗値やト
ランジスタのhpE)と直接的には関与しておらず、送
信回路と受信回路間の素子特性のバラツキの影響を受け
ない。したがって送信回路1と受信回路2とが異なった
集積回路で形成され、素子特性のバラツキが異なった傾
向を示す場合でも、それに影響されることなく、常に安
定した出方電圧を得ることか出来る。
次に、第2図(b)は、送信回路1と受信回路2との間
の布線8の本数を減少した回路である。
この回路は、変換回路7の電流スイッチの出力の片側の
みを用いたものである。
この回路の構成は、基本的には前記第2図(a)とほぼ
同様であるが、受信回路2内の電流検出回路は、トラン
ジスタQ、。、抵抗R2、閾値電圧を発生する抵抗R0
^、 Rlg、コンパレータ12から構成される。
上記の閾値電圧VTRは、 R1^+R,a で与えられる。
また、トランジスタQユ。のコレクタ電位v1は。
前記VOLITと同じ式で表される。
上記のコレクタ電位v1と閾値電圧VTHの電位との大
小をコンパレータ12によって検出し、その結果がデジ
タル信、号としてデジタル信号出力端子10から出力さ
れる。従って、この場合も前記と同様に、送信回路1と
受信回路2間の素子のバラツキの影響を受けない。
次に、第2図(c)は、前記第2図(a)の受信回路2
におけるトランジスタQ1、Q、および抵抗R2の部分
を別の回路構成にした実施例であり、他の部分は第2図
(a)と同じである。
第2図(C)において、トランジスタQ8のコレクタ電
流をトランジスタQ□1、Q 12で構成されたカレン
トミラー回路に入力し、さらにその8カをトランジスタ
Q工5、Q工、で構成されたカレント・ミラー回路に入
力する。また、トランジスタQ9のコレクタ電流をQ1
3、Q 14で構成されるカレントミラー回路に入力し
、トランジスタQ14のコレクタとQ1&のコレクタと
を接続し、その電位の高/低をデジタル信号として出方
するものである。
次に、第3図は、本発明の第2の実施例のブロック図で
ある。
この実施例は、受信回路の特性の送受を電流信号伝送用
の布線8に重畳することにより、前記第11!Iの実施
例における特性入力端子5と特性出方端子11との間を
接続する配線を省略したものである。
第3図において、受信口N2は、受信回路の特性を表す
電位を電流信号入力端子9の電位として布線8へ出力す
る。そして特性検出回路6は、電流信号伝送用の布線8
の電位を入力端子5がら入力する。
この実施例においては、受信回路の特性を伝送する配線
が不要になるので、布線数を減少させることが呂来る、
という利点がある。
第4図は、第3図の実施例の具体的な回路例図であり、
1個のデジタル信号を伝送する場合を例示する。
第4図において、特性検出回路6は、電流信号伝送用の
布線8の電位を入力端子5がら入力する。
入力端子5は、トランジスタQ2゜、Q2□のエミッタ
ホロワ−のベースに接続され1両者のエミッタの接続点
に抵抗R2oが接続されている。そして抵抗R2゜の他
端はトランジスタQ2□、Q23で構成されたカレント
ミラー回路の入力端に接続されてぃる。そのカレントミ
ラー回路の出力は、変換回路7へ与えられる。
変換回路7の動作は、前記第2図(a)と同じである。
受信回路2は、電流信号入力端子9から入力された電流
をベース接地トランジスタQx4のエミッタに流し、そ
のコレクタ側に接続された抵抗R21の電位降下によっ
て元のデジタル信号を検出し、それをデジタル信号出力
端子10から出力する。
一方、電流信号入力端子9の電位V、は、抵抗R0の電
位降下とトランジスタQ8いQ8.のベース・エミッタ
間接合電位の和を用いて表すことが出来、下記(5)式
のようになる。
V、=Vcc−Rzz(It ” N+ 2 Io) 
−2” V丁”’ (5)ただし、1.=(Vs  2
Vt) /Riaテある。
また、トランジスタのベース電流は十分小さいものとし
て無視している。
上記(5)式から、デジタル信号出力端子10の出力電
圧の低レベルV 0UTL及び高レベルvOυTHは、
下記(6)、(7)式に示すようになる。
Vour+、=Vcc−R,2(I、N+2 I。)−
R,□(rz・N+I。)   ・・・(6)Vout
o=Vcc  R22(I2N+ 2 IO)  Rz
x・I。
・・・ (7) シタがッテ、論理振幅VHL (= VOUTH−VO
IJTL)は、下記(8)式のようになる。
VHL:R81・I 、 ・N R2□ N   R,。
具体的な値として、例えばN=1.I。=0.1mA、
 Vt= 0.8 V、Vcc= 5 V、 R,、=
 180Ω、R2□=100Ω、R3□=180Ωとす
ると、VH+、: 0 、5 V となる、抵抗比の偏差として、同−集積回路上の抵抗R
22とRliとの比を5%とすれば。
となる。また異なる集積回路上の抵抗R2゜とR2□と
の比は、相関がないため大きく変動するので。
仮に50%とすれば、 となる。
上記の値から論理振111VHLの偏差を求めると。
下記(9)式のようになる。
上記(10)式と(11)式から判るように、集積回路
間の抵抗偏差が±50%あっても出力論理振幅の偏差は
約半分の±27.5%に抑制される。
この動作を別の観点から見ると、送信回路1の抵抗値が
設計値通りであり、受信回路2の抵抗値が設計値の半分
になったとすると、抵抗Raaの電位降下が設計値の半
分になり、そのためV、の電位が上昇する。このため、
特性検出回路6に流れる電流工2が増加し、変換回路7
の出力電流も増加する。従って受信回路2の抵抗R21
に流れる電流が増加し、出力論理振幅VI4Lが増大し
て、製造時における抵抗R2□の低下分を補償すること
になる。このような帰還動作があるため、集積回路間に
抵抗偏差があっても出力論理振幅の偏差を抑制すること
が出来る。
次に、第5図は、第4図における各回路の別の実施例図
であり、(a)は送信回路、(b)は受信回路の他の例
を示す。
まず、第5図(a)は、第4図の受信回路2内の定電流
源工。を送信回路1側に設けた場合の送信回路の実施例
である。
この回路では、特性検出回路6内のカレントミラー回路
にトランジスタQ2いQ z tを追加し、そのコレク
タ電流を電流信号入力端子4に直結し。
これを定電流源工。とじたものである。
また、第5図(b)は、受信回路2の別の実施例であり
、電流信号入力端子9における電圧v9の変動をほぼ0
に抑制したものである。
PN接合間の電位差は電流依存性を持っており、前記第
2図および第4図の回路では、電圧vgの電位が数10
mV変動する。この電流依存性をキヤンセルするために
、ダイオードD8、D4を抵抗R21とR22の間に挿
入し、ダイオードD3と抵抗R21の接続点からトラン
ジスタQ 29のベース電位を供給し、ダイオードD4
と抵抗R21の接続点からトランジスタQ211のベー
ス電位を供給するものである。
この結果、電流信号入力端子9の電位vg^およびV 
、 Bは、下記(12) 、 (13)式で示すように
なる。
Vs^=Vcc  R22(IA + IB+ 2 I
n)  V’r、  Vt2+++ (12)V、a=
Vcc−R,□(IA+IB+2I+1)  VT3 
 Vt4−(13)ただし、VT工:D4の電位降下 Vt2 : QzsのBE間の電圧降下VT、 : D
3の電位降下 VT、: Q2gのBE間の電圧降下 ここで、ダイオードにおける電圧降下、すなわち上記の
VT工とVT、をVTDとすれば、ただし、工:ダイオ
ードに流れる電流、CD:係数、 k:ボルツマン定数 q:電子の電荷量 T:#@対温度 また。
トランジスタにおける電圧降下、 すなわ ち上記のVT2とVT、をVTQとすれば。
ただし、 ■=エミッタ電流 CQ:係数 で表せることが知られているので、 これらを前記 (12) (13)式に代入すると、 +Co  −log(I^+ Io) +CQ・・・(
14) +Ce −−log(In+ In) +C。
・・・(15) となる。
上記(14) 、 (15)式から判るように、v9^
=Vsaとなる。
従って1本受信回路を用いれば、電流信号入力端子9に
おける電流がデジタル信号に応じて増減しても、■、^
、Vsaの電位変動はなくなる。そのため、布線8に寄
生する容量が大きくても充放電電流は流れず、高速動作
が可能になる。
なお、これまでの説明においては、NPNトランジスタ
を用いた回路を中心に説明したが、PNPトランジスタ
を用いても同様の動作をすることは容易に分かる。また
、NPNトランジスタをNチャンネルFETに、PNP
トランジスタをPチャンネルFETに置換しても同様の
動作をする。
〔発明の効果〕
以上説明したように、本発明においては、受信回路の電
気的特性(抵抗値、又は抵抗値に関連した電流値)を送
信回路に送り、それによって送信回路の電流出力レベル
を制御するように構成したことにより、送信回路と受信
回路が別々の集積回路に搭載され、それぞれの集積回路
の素子偏差や。
抵抗偏差が大きいような場合でも動作マージンを大きく
することが出来る。そのため、集積回路上の抵抗をトリ
ミングしたり、外付の個別抵抗を用いる必要がなくなる
ので、集積回路化に適している。また、電流信号を伝え
る配線の電位変動を極めて小さくすることが出来るため
、布線の寄生容量が大きくても高速動作が可能になる。
また、布線の寄生容量の影響を受けにくいことから、電
流レベルを小さくすることが出来るので、低消費電力化
がはかれる、等多くの優れた効果が得られる。
【図面の簡単な説明】
第1図は本発明の第1の実施例のブロック図、第2図(
a)、(b)、(c)はそれぞれ第1図の実施例の具体
的回路例図、第3図は本発明の第2の実施例のブロック
図、第4図は第3図の実施例の具体的回路側図、第5図
は第3図の実施例の他の具体的回路例図、第6図’ (
a)、(b)はそれぞれ従来の電流モードの送受信回路
の回路側図である。 〈符号の説明〉 1・・・送信回路 2・・・受信回路 3・・・デジタル信号入力端子 4・・・電流信号出力端子 5・・・受信回路の特性入力端子 6・・・受信回路の特性検出回路 7・・・デジタル信号/電流信号の変換回路8・・・布
線 9・・・電流信号入力端子 10・・・デジタル信号出力端子 11・・・受信回路の特性出力端子 代理へ升理士 甲 打 馬 之 第2図(C) 第3図 (a) (b) 第5図

Claims (1)

  1. 【特許請求の範囲】 与えられたデジタル信号を、電流の有無又は大小によっ
    て伝送する電流信号に変換して送出する送信回路と、上
    記電流信号を入力し、元のデジタル信号に変換して出力
    する受信回路とを備えた信号伝達回路において、 上記受信回路は、該回路の電気的特性を電流値又は電圧
    値として出力する回路を備え、 上記送信回路は、上記受信回路からの電流値又は電圧値
    を入力し、その入力値に応じて、送出する電流信号の電
    流値を制御する回路を備えたものであることを特徴とす
    る信号伝達回路。
JP2080950A 1990-03-30 1990-03-30 信号伝達回路 Pending JPH03283741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2080950A JPH03283741A (ja) 1990-03-30 1990-03-30 信号伝達回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2080950A JPH03283741A (ja) 1990-03-30 1990-03-30 信号伝達回路

Publications (1)

Publication Number Publication Date
JPH03283741A true JPH03283741A (ja) 1991-12-13

Family

ID=13732781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2080950A Pending JPH03283741A (ja) 1990-03-30 1990-03-30 信号伝達回路

Country Status (1)

Country Link
JP (1) JPH03283741A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098701B2 (en) 2003-08-13 2006-08-29 Rohm Co., Ltd. Receiving apparatus and transmission apparatus utilizing the same
JP2006340337A (ja) * 2005-05-02 2006-12-14 Seiko Epson Corp 受信回路、差動信号受信回路、インターフェース回路及び電子機器
JP2008271459A (ja) * 2007-04-25 2008-11-06 Hitachi Ltd 回路ブロック間送受信回路を持つ半導体装置
WO2008149480A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 受信回路及びデータ伝送システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098701B2 (en) 2003-08-13 2006-08-29 Rohm Co., Ltd. Receiving apparatus and transmission apparatus utilizing the same
JP2006340337A (ja) * 2005-05-02 2006-12-14 Seiko Epson Corp 受信回路、差動信号受信回路、インターフェース回路及び電子機器
JP2008271459A (ja) * 2007-04-25 2008-11-06 Hitachi Ltd 回路ブロック間送受信回路を持つ半導体装置
WO2008149480A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 受信回路及びデータ伝送システム
US8301093B2 (en) 2007-06-05 2012-10-30 Panasonic Corporation Receiver circuit and data transmission system

Similar Documents

Publication Publication Date Title
US6867618B2 (en) Voltage mode differential driver and method
EP0851434B1 (en) Sample hold circuit and semiconductor device having the same
JPH02290327A (ja) デジタル・インタフェース回路、デジタル入力回路及びデジタル変換回路
EP0252931B1 (en) Temperature compensated cmos to ecl logic level translator
JPH02168722A (ja) Ttlからeclへの入力変換器/ドライバ回路
JPS60500987A (ja) And/nand機能を備えたttl−ecl入力変換回路
JP3003625B2 (ja) Cmlcmos変換回路
US5371421A (en) Low power BiMOS amplifier and ECL-CMOS level converter
JPH0590851A (ja) 差動増幅器付き集積回路装置
US6054845A (en) Current limiting circuit
US6052018A (en) Small amplitude signal output circuit
JP4238106B2 (ja) 論理回路
US5869994A (en) Level converter circuit converting input level into ECL-level against variation in power supply voltage
US20020014911A1 (en) Semiconductor integrated circuit
JP3407848B2 (ja) 信号伝送用インタフェース回路
JPH0630422B2 (ja) 電子スイツチ
US6400184B1 (en) Transistor output circuit
CN113595546B (zh) 宽带高速电平转换电路及高速时钟芯片
US5434517A (en) ECL output buffer with a MOS transistor used for tristate enable
JP3042471B2 (ja) インタフェイス回路
JP3217940B2 (ja) Ecl−ttl変換回路
JPS5834492Y2 (ja) 電圧供給回路
CN116610178A (zh) 一种用于ldo的双电源轨启停控制电路
KR950003283B1 (ko) 연산 상호컨덕턴스 증폭기
JPS6229315A (ja) スイツチ回路