JPH03288366A - ディジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、８ミリＶＴＲのＰＣＭ１ｉ声等に適用される
ディジタル信号再生装置に関する。

〔従来の技術〕

ｐａＨｔ声４１号を磁気テープに記録再生する装置とし
て例えば８ミリビデオテープレコーダ（８ミリＶ　’Ｉ
’　Ｒ）　カある。８ミリＶＴＲ０ｉｉ−声ＰＣＭにつ
いては、特開昭５７−１８６８７７号公報や特開昭５８
−１９９４０９号公報に開示されている。

この８ミリＶＴＲＩＣ＞ける音声ＰＣＭシステムは、標
本化周波数が映像水平同期信号の２倍である約５１．５
　ｋ　Ｈｚ、量子化数ＩＱビットｆ：８ビットにディジ
メル圧縮して符号化し、バイフェーズ変調にて記録再生
を行うものである。

これに対し、さらに高品質なテープを用い、伝送帯域を
拡大して、標本化周波数４８ｋＨｚ、量子化数１６ビツ
トのディジタルオーディオテープレコーダ（ＤＡＴ）と
同等の高音質を得る例として、例えば特開平１−１１９
９５６号公報に開示の技術がある。尚、ＤＡ’ｌ’の信
号フォーマットは、特開昭６２−２０９７７７号公報に
記載されている。上記特開平１−１１９９６６号公報に
よれば、標本化周波数４８　ｋ　Ｈｚ、童子化１６ビツ
トを記録するモードＡと、種本化／１ｉｌＩＩＬ数４８
ｋＨｚ、量子化ビット１６ビツトを１２ビツトに圧縮し
、記録するデータブロック長を少なくして記録するモー
ドＢを、変調方式は８−１０ｆ調（ＤＡＴと同様）にて
必要に応じて切り換えて記録する様になっている。第１
２図は各信号フォーマットのブロック構成を示す模式図
である。同図に訃いて（ａ）はモートム、（ｂ）はモー
ドＢ、（ｏ）は従来の６ミリビデオの音声ＰＣＭ０ブロ
ツク構成を示す。

尚、モードＡ１及びモードＢは８ビツトのデータｔ−１
０ビツトに変換する８−１０変調方式であるので、変調
後は１０ビットｔ−１シンボルとする。

第１２図（ａ）、（ｂ）に示した様にモートムは４４シ
ンボルで１ブロツク、モードＢは５５シンボルで１ブロ
ツクとなる。また従来８□すＶＩＲの音声ＰＣＩは、９
１２図＜ａ＞に示した様に３ビツトの同期信号と１０４
ビツトのデータから１ブロツクが構成されている。

さて８ズリＶＴＨにはｉＩｓ記録モードであるＳＰモー
ドと、長時間記録モードであるＬＰモードがｊ、ジ、テ
ープの走行スピードが変わる。従って記録トラックのピ
ッチが変わり、再生信号の３Ｎ比が変わり、ＬＰモード
の万がＳＮ比が劣化する。

そこでＳＰモードでは上記モードＡで、ＬＰモードでは
モードＢで記録する事が考えられる。この場合、同一の
テープ上に、モードＡ、及びモードＢの２つのブロック
長の事なる信号フォーマットが混在する事があシ得る。

また、標本化周波数３１．５ｋＨｚ、バイフェーズ変調
された従来の音声ＰＣＭの混在も考えると５種類の信号
フォーマットが同一テープ上に混在して記録される事が
あり得る。

〔発明が解決しようとする課題〕

上記の様に８ミＩＪ　Ｖ　Ｔ　Ｈの音声を高品質化しよ
うとすると、高音質のモードＡ５　モードＢ１あるいは
従来の８　ミリＶＴＲｉｐｌＰｃＭと記録パターン、伝
送レート又は変調方式の異なる信号フォーマットを、再
生時に判別し、信号処理側を再生された信号フォーマッ
トに対応して切り換える必要がある。上記従来技術であ
る８ミリＶＴＲについてはこの点について考慮がなされ
ていなかった。

筐たＤＡＴにしいては、標本化周波数が４８ｋＨｚ。

５２ｋＨｚ　、４４．１　ｋＨｚ等の多モードをもって
いるが、記録する時のブロック長、変調方式、テープ上
の記録パターンは各モードで同一で、記録データ中の記
録モードを示すＩＤコードを読み取シ、その後に信号処
理を切夛換える事ができた。

またテープを高速に早送シ、又は巻戻しをして、曲の頭
出しを行う時も、信号処理１１１１を、例えば４８ｋＨ
ｚモードで固定してかき、曲の先頭情報（スタートフラ
グ）が記録されているサブコード中のＩＤコードを復調
でき読み取る事ができた。ところが上記８ミＩＪＶＴＨ
の高音質化によれば、モードＡ１　モードＢ１　あるｈ
は従来の８ミリＶＴＲ音声ＰＣＩと、いずれもブロック
長、伝送レート又は変調方式、テープ上の記録パターン
が異なるために、特に高速サーチ全行う場合、ＤＡＴの
様に信号処理側のモードを固定してＩｌ）：＝ｒ−ドを
参照しようとしても、テープ走行中に記録フォーマット
がＫｔ）りた場合、ＩＤコードを読みとれず、曲の先願
情報の検出もれとなる。

本発明の目的は、判別用のパイロット信号等をＰＣＩ信
号に重ねて記録する事なく、高速サーチを行っている場
合でも、再生信号フォーマットが変わった場合、直ちに
信号フォーマットを判別し、信号処理ａｔ−判別した信
号フォーマットに対応して切換えを行い、確実にＩＤコ
ードを読みと９、曲の頭出し等が行えるディジタル信号
再生装置を提供する事にある。

〔課題を解決するための手段〕

本発明は上記目的を達成するために、例えばモードＡ、
モードＢの信号フォーマット用にそれぞれ等化回路、ク
ロック再生回路、同期検出回路を設け、各同期信号検出
回路のうちどちらかに同期信号が検出されたか否かで、
再生信号フォーマットの判別を行う様にしたものである
。

〔作用〕

各等化回路は、それぞれの信号フォーマットのディジタ
ルデータに識別可能な様に、再生信号を波形等化し、各
クロック再生回路は、再生信号の伝送用のクロックを再
生し、波形等化後の信号を０．１のディジタル信号Ｋｍ
別し、同期信号検出回路は同期信号パターンを検出する
。この場合、伝送レートが各信号フォーマットで異なっ
ていれば、例えばモートムが再生されているときは、正
しく等化、クロック再生が行うのはモードＡ用の等化回
路、クロック再生回路である。従って同期信号が検出さ
れるのはモードＡ用の検出回路であるので、再生信号は
、モードＡの信号フォーマットであると判別できる。

〔実施例〕

以下、本発明の一実施例を説明する。

第１図は本発明に係るディジタル信号再生装置の回路ブ
ロック図である。１０１は磁気テープ、１０２は回転シ
リンダ、１０３は磁気ヘッド、１０４は再生アンプであ
る。１０５，１０６．１０７は、信号フォーマットのモ
ードＡ用の等化回路、クロック再生回路、同期信号検出
回路であシ、また１　０８、１０９、１１０はモードＢ
用の等化回路、クロック再生回路、同期信号検出回路で
、それぞれ各モードに対応して添字Ａ、Ｂが付けである
。１１２，１１５はスイッチ、１１１は判別回％、１１
４はシステムコントローラである。１１６はモードＡ用
の信号処理回路、１１７ｔ：ｉモードＢ用の信号処理回
路であシ、それぞれ各モードに対応して添字が付けであ
る。な）、磁気テープ上の記録信号フォーマットはモー
ドＡとモードＢの２種類が存在するものとする。回転シ
リンダ１０２上の磁気ヘッド１０５よυ磁気テープ１０
１から再生された信号は、再生アンプ１０４にて増幅さ
れ、等化回路ＡｌＯ３、及び等化量ｊｌｉり８１０８へ
供給される。等化回路ＡはモードＡの信号フォーマット
の再生信号を江１に識別するに最適に波形等化する。ク
ロック再生回路（Ａ）１０４は、再生された信号に同期
したクロックを再生するとともに再生信号を０．１のデ
ィジタルデータに識別する。、同期信号検出回路（Ａ）
１０７は再生クロックをもとに０．１に識別された再生
データ中の同期信号パターンを検出する。筐た等化回路
（Ｂ）１０８はモードＢの信号フォーマットの再生信号
１ｋＯ，１に識別するＩＣ最逼に波形等化し、以降クロ
ック再生回路（Ｂ）１０９、同期信号検出回路（Ｂ）１
１０もそれぞれ上記クロック再生回路（Ａ）１０６、同
期信号検出回路（Ａ）１０７と同様に動作する。ここで
再生アンプ１０４の出力がモードＡの信号フォーマット
とすると、等化回路（Ａ）１０５によって波形等化され
、クロック再生回路（Ａ）１０４でデータ識別及びクロ
ック再生が行われ、同期信号検出回路（Ａ）１０７によ
って同期信号が検出される。しかしｉから等化回路（Ｂ
）１０８ではモードＡの再生信号を等化する事はできず
、筐たクロック再生回路（Ｂ）１０９でもモードＡ用の
クロック再生ができないため、同期信号は検出されない
。再生アンプ１０４の出力がモードＢのフォーマットの
信号ならば逆に同期信号検出回路（Ａ）１０７からは同
期信号が検出されず、同期信号検出回路（Ｂ）１１０よ
シ同期信号が検出される。同期信号検出回路（Ａ）１０
７、同期信号検出回路（Ｂ）１１０の検出結果は判別回
路１１１に入力され、モード判別紐果はシステムコント
ローラ１１４ａ、モード判別結果がモード人ならばスイ
ッチ１１２及びスイッチ１１５ｔ−ａ＠に、モードＢな
らばスイッチ１１２、及びスイッチ１１５をｂ側へ切換
える。復調回路１１３は磁気記録に適した信号に変調さ
れた再生信号（例えば８−１０ｉ調）を復調する。尚本
実施例にかいてはモードＡとモードＢは同じ変調方式で
記録されるものとする。復調された信号は信号処理圏＠
（Ａ）　１１６又は信号処理回路（Ｂ）１１７で、復号
化が行われる。信号処理回路（Ａ）１１６又は、信号処
理回路（Ｂ）１１７は復号化した後、再生データ中にあ
る、たとえばスタートフラグや記録時間の入ったＩＤコ
ードをシステムコントローラ１１４へ送る。従って、本
実施例によれば、早送９、巻戻しをして高速サーチを行
う場合でも、再生信号のフォーマットが例えばモードＡ
からモードＢへ、あるいはモードＢからモードＡへ変わ
っても、再生された信号フォーマットをすぐに判別でき
、直ちに信号処理回路を切シ換える事ができ、ＩＤコー
ドを読みとる事かできるので、曲の頭出し等が行う事が
できる。

な）、クロック再生回路（Ａ）１（１６及びクロック再
生回路（Ｂ）１０９は、アナログＰＬＩ、方式でもディ
ジタルＰＬＬ方式でも、又Ｆｉａ＋歩式と呼ばれる方式
でも良いが、ディジタルＰＬＬ−？Ｊ歩式のものの万が
、再生データに対する引き込みが速くできる点で有利で
ある。

第２図は、第１図に示した同期信号検出回路（Ａ）１０
７及び同期信号検出回路（Ｂ）１１０の具体的な構成図
である。２０は同期信号検出回路、２１はシフトレジス
タ、２２はパターン検出回路である。クロック再生回路
よシ再生されたクロック及びそのクロックで識別された
再生データはシフトレジスタ２１に入力される。シフト
レジスタ２１では再生クロックに同期して再生データが
１ビツトずつシフトされる。パターン検出回路２２＃ｉ
、シフトレジスタ２１の各ビット出力が同期信号パター
ンになった時、検出信号を出力する。

第３図は、同期信号検出回路の他の具体例、第４図はそ
の動作を示すタイムチャートである。

１０００は同期信号検出回路、１００１ｒｉシフトレジ
スタ、１００２はパターン検出回路、１００３は検出さ
れた同期信号の周期性をチエツクする周期性チエツク回
路である。再生データ及び再生クロックはシフトレジス
タ１００１に入力される。

シフトレジスタ１００１では再生クロックに同期して再
生データが１ビツトずつシフトされる。パターン検出回
路１００２は各ビット出力が同期信号になった時に検出
信号を第４図（１）に示した様に出力する。周期性チエ
ツク回路１００３はパターン検出回路の同期信号検出出
力が、データブロックの周期で得られたか否かを判断す
る。２回得られた同期信号の間隔がブロック周期のｎ倍
（ｎ≧１）であれば、第４図（２）に示した様に、周期
性チエツク回路１００３はＨレベルを出力し、これをも
って同期検出とし、この結果をシステムコントローラへ
送る。尚、周期をチエツクする手段としては、同期信号
が２回得られるまでの再生クロックのパルス数をカウン
トすれば良い。

第１２図に示した様にモード人は１ブロツク４４０ビツ
ト、モードＢは１ブロツク５５０ビツトであるので、モ
ードＡでは４４０パルス、モードＢは３５０パルスのカ
ウント値のｎ倍であるか否かを判定すれば良い。従って
、本同期検出回路１０００では、第４図（１）に示す様
に同期信号が、再生信号がドロップアウトや雑音等で誤
検出される事を防ぎ、信頼性の高い同期検出回路を実現
できる。

筐た第３図に示した同期信号検出回路を２系統持ってい
るので、伝送レートが、モードＡ１　モードＢで同じで
も、１ブロツクのデータ長が異なっているシステムであ
れば適用できる。

第５図は、′８３図に示した同期信号検出回路をさらに
詳細に示した図、第６図はその動作を示すタイムチャー
トである。第５図ＶＣ′Ｊ？いて１２００同期信号検出
回路、１２０２はパターン検出回路で動作は第２、第３
図に示したものと同じである。

１２０４は再生クロックのパルス数をカウントするカウ
ンタ回路で、モードＡ用の同期信号検出回路として使用
する場合は、カウント値が０から４３９（１ブロツクの
ビット数）までカウントアップすると再び０からカウン
トアツプするもの、Ｂモード用同期検出回路として使用
する場合は０か１．３４９（１ブロツクのビット数）ｔ
でカウントアツプすると再び０からカウントアツプする
ものをする。１２０５は、カウンタ値をホールドするた
めのラッチ回路、１２０４はディジタル比較回路で、ラ
ッチ回路１２０５の出力値が００ときのみＨレベル、そ
れ以外はＬレベル（第６図（３）に示す）ｔ−出力する
。

ここではモードＡ用の同期検出回路として説明する。パ
ターン検出回路１２０２によって１１６図（１）Ｋ示し
た様に同期信号が検出されると、カウンタ１２０４はカ
ウント値０にリセットされ、第６図（２）に示す様にカ
ウントアツプする。

そして次に再びパターン検出回路１２０２で同期信号パ
ターンが検出されると、ラッチ回路１２０５によりてカ
ウンタ１２０４のカウント値を保持する。この時、検出
された同期信号が正しい同期信号であれば、１ブロツク
周期で得られるため、カウント値は、再生信号フォーマ
ットがモードＡであれば０〜４３９″１でカウントアツ
プした後、Ｏに戻った時にラッチされる。従って、ディ
ジタル比較回路１２０６でラッチ回路１２０５の出力が
０か否か比較し、０であればディジタル比較回路１２０
６は第６図（３）に示す様にＨレベルを出力し、これを
もって同期信号検出とする。仮に再生信号フォーマット
がモードＢであれば、３４９１でカウントアツプした時
でラッチされるため、ディジタル比較回路出力はＬレベ
ルとなる。従って、同期信号が、モードＡのブロック周
期のｎ倍で得られた時のみ、ディジタル比較回路出力は
Ｈレベルとなる。よって第６図（１）に示した様に、同
期信号の検出もれが生じても、次に検出される同期信号
がモードＡのブロック周期のｎ倍で検出されれば同期信
号検出とする回路を構成できるし、誤検出を防ぐ事がで
きる。モードＢ用の同期検出回路も、先に述べた様に０
〜３４９１でで巡回するカウンタ回路をカウンタ回路１
２０４として使用すれば良い。

なか、第５図に示した同期信号検出回路１２００にかい
ては、カウンタ回路１２０４では再生クロックをカウン
トしているが、再生クロックと同周波数の固定クロック
をカウントし、ディジタル比較回路がＨレベルを出力す
る値に１＠をもたせる（例えばラッチされたカウント値
が、モードＡ用の同期信号検出に用いる場合は４３８．
４３１１０゜１．２のいずれかであればＢレベルを出力
、モードＢ用であれば５４８．５４９．０，１．２のい
ずれかであればＨレベルを出力）様にしても良い。

第７図は同期信号検出回路のその他の具体例、第８図は
その動作を示すタイムチャートである。

３０は同期信号検出回路、３１はシフトレジスタ、３２
はパターン検出回路、３３は検出窓生成回路、Ｓ４はＡ
ＮＤゲート、３５Ｆｉ連続チ工ツク回路である。再生デ
ータ及び再生クロックはシフトレジスタ３１へ入力され
る。シフトレジスタ３１では再生クロックに同期して再
生データが１ビツトずつシフトされる。パターン検出回
路３２はシフトレジスタの各ビット出力が同期信号パタ
ーンになった時に検出信号を第８図（１）に示した様に
出力する。−万検出窓生成回路３３は初期状態では検出
窓を開いた状態（第８図（２））にある、検出窓生成回
路５３の出力とパターン検出回路３２の出力は、ＡＮＤ
ゲート３４で論理積がとられる。

従ってＡＣＩＤゲート３２の出力は、検出窓が用いてい
る時のみ同期信号パターン検出信号を出力する。このＡ
ＮＤゲート３４の出力で同期信号パターン検出信号が得
られると、検出窓生成回路３４に検出窓を閉じる信号が
送られ、検出窓は閉じる。

その後、次の同期信号が得られる直前で再び検出窓を開
ける。この検出窓を開くタイミングは、再生クロックの
パルス数をカウントする事によシ決める事ができる。

第１２図に示した様にモードＡのデータブロックは４４
シンボル、４４０ビツト、モードＢのフォーマットは３
５シンボル、３５０ビツトであるとする。従って最初の
同期信号が検出窓を閉じてから、たとえばモードＡは再
生クロックパルス数を４５５パルスカウントして検出窓
を開ければ良い。

モードＢの場合は、最初の同期信号カニ検出され、検出
窓を閉じてから例えば再生クロックパルス数ｔ−５４５
パルスカウントして検出窓を開ければ良い。

また、連続チエツク回路３５は同期信号が２回連続で検
出されたか、又は２回連続で検出されなかったかの検出
を行う。２回連続で同期信号が検出された場合にはその
情報（第８図（３）に示す）を判別回路１１１（第１図
）へ送る。！た２回連続で検出されなかった場合には、
検出窓生成回路３３にその情報を送る・検出窓生成回路
３５Ｆｉ同期信号が１回欠落した場合はある一定期間を
かいて検出窓を閉じるが、２回連続で同期信号が検出さ
れなかった場合は検出窓を閉じず、同期信号が検出され
る！で開ける。同期信号が検出された後には再び上記の
動作を、同期信号検出回路３０は〈シ返す。上記の同期
信号検出回路によれば、同期信号が１ブロック局期毎に
連続で検出された場合のみ同期信号の検出としているた
め、検出された同期信号の確実性を上げる事ができると
共に、検出窓によって例えばテープのドロップアウト等
による同期信号の誤検出を防ぐ事ができる。

なか、検出窓生成に用いるクロックは、本実施例では再
生クロックを用いているが、再生クロックと同局波数の
固定クロックを用いても良い。

ｆｓ９図は、磁気テープを早送シした時の磁気ヘッドの
走査軌跡を示した模式図である。同図の様に、磁気テー
プを早送シした場合には、多数のトラックをよぎって磁
気ヘッドが走査する。巻戻しの場合も同様である１通常
この様な回転シリンダによる磁気記録再生装置にシいて
は、隣接→ラックのクロストークを壕滅するためにアジ
マス記録がなされている。従って第９図に示した様に、
多数トラックをよぎって磁気ヘッドが走査を行うと、！
［ヘッドと同一アジマスのトラックを走査した時のみ再
生信号が得られるため、再生信号は第１０図（１）に示
した様な形となる。この場合、再生信号レベルが低い所
では、雑音等によシ、同期信号の誤検出の確率が高くな
る。従って再生信号レベルが一定値以上の時のみ同期検
出を行う様にした方が良い、＠１１図は上記の様に改良
を加えた場合の一実施例の回路ブロック図である。

第１１図にシいて１１１〜１１７は８１図に示した各構
成ブロックと同じもので動作も同様である。、７１ば、
再生信号のレベルｔ−検波するレベル検波回路、７２は
一定電圧レベル検波回路７１の比較を行う比較回路、７
３と７４はＡＮＤゲートである。再生信号出力は、レベ
ル検波回路７１でレベル検波され、比較回路７２で一定
晟圧レベルと比較される。従って、第１０図（１）に示
した様な再生波形の場合は、比較回路７２の出力は第１
０図（２）で示した様な出力となる。比較回路７２の出
力は、同期検出回路（Ａ）１０７、及び同期検出回路（
Ｂ）１１０の出力と、それぞれＡＮＤゲー）７３、７４
によって論和積が取られ、判別回路１１１へ入力される
。

従って、本実施例によれば、テープを早送シ、巻戻しを
行っても、一定再生レベル以上の時で同期検出を行う事
になるため、再生レベルの低い時の同期信号の誤検出を
防ぐ事ができる。

以上説明した信号フォーマットの判別は、従来の８ミリ
ＶＴＲ（ＤｆｐＰｃＭｖＣｂいても適用可能である。

第１３図は本発明を８　ミＩＪ　Ｖ　Ｔ　Ｈに適用した
場合の一実施例である。第１３図Ｖｃシいて、９０１は
磁気テープ、９０２は回転シリンダ、９０３は磁気ヘッ
ド、９０４は再生アンプ、９０５は映像信号処理回路、
９０６は映像信号出力端子、９０７゜９０８．９０？は
それぞれ高音質のモードＡの信号フォーマット用の等化
回路Ａ１クロック再生回路Ａ１同期信号検出回路Ａ、９
１０，９１１，９１２はそれぞれ高音質のモードＢＯ信
号フォーマット用の等化回路Ｂ１クロツク再生回路８１
同期信号検出回路Ｂ、９１３，９１４．９１５はそれぞ
れ従来の８　ミｊＪ　Ｖ　？　Ｈの音声ＰＣＭ用の等化
回路、クロック再生回路、同期信号検出回路である。

９１６．９１８，９２１はスイッチで、信号フォーマッ
トがモードＡの場合にはａ側に、モードＢの場合はｂ側
が選択される。９２３はスイッチで、信号フォーマット
が従来の８１ＶＩＲの音声ＰＣＭの場合はｄｌｌが、そ
れ以外は０＠が選択される。９１７は例えば８−１０変
調された信号を復調する復ｍ回路、９１　？＃ｉモート
ムの信号処理回路、９２０はモードＢの信号処理回路、
９２２は従来の８ミ！ＪＶ’ｌ’Ｈの音声ＰＣＭ０信号
処理回路である。

９２４はレベル検反回路、９２５は比較回路、９２６．
９２７，９２８はＡＮＤゲート、９２９は判別回路、９
５０はシステムコントローラ、テ５１は音声ＰＣＩ信号
をアナログ音声信号に変換するディジタル−アナログ変
換器（ＤＡ変換器）である、同期信号検出回路（Ａ）９
０９で同期信号が検出された場合には判別回路９２９の
判別情報によシ、システムコントロー５９５０はス４ッ
チ９１６，９１８，９２１をａ側に、スイッチ９２３を
ｃｌｉｌｌに切換える。同様に同期信号検出回路（Ｂ）
９１２で同期信号が検出された場合にはスイッチ９１Ｓ
、９１８，９２１はｂｇに、スイッチ９２５は０ＩＩｌ
ｌに切換える。同様に同期信号検出回路９１５で同期信
号が検出された場合にはスイッチ９２３ｔ−ｏ＠に切換
える。従って、本実施例によれば、高音質のモードＡ１
モードＢ１従来の８ミリＶ’ｌ’Ｒｆ声ＰＣＭの信号フ
ォーマットが混在して記録されたテープを早送シ、巻戻
しをして、ＩＤコード中のスタートフラグ等をサーチし
ている場合にシいても、再生信号の信号フォーマットを
直ちに判別し、信号処理回路を切換え、ＩＤコードを読
み取る事ができる。

〔発明の効果〕

本発明によれば、同一の磁気テープ上に異なる信号フォ
ーマットのディジタル信号が記録されている場合にかい
ても、再生信号フォーマットを直ちに判別でき、直ちに
信号処理回路を切シ換える事ができるし、高速サーチ時
にかけるＩＤコードの検出漏れや誤検出を少なくでき、
確実な高速サーチを実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図、
第３図はそれぞれ第１図にかける同期信号検出回路の具
体例を示すブロック図、Ｍ、４図は第３図に示した同期
信号検出回路の動作を示すタイムチャート、第５図は第
１図にシける同期信号検出回路の別の具体例を示すブロ
ック図、第６図は第５図に示した同期信号検出回路の動
作を示すタイムチャート、′Ｗ、７図は第１図にかける
同期信号検出回路の更に別の具体例を示すブロック図、
１１８図は第７図に示した同期信号検出回路の動作を示
すタイムチャート、第９図は磁気テープを早送シした時
の磁気ヘッド走査を示した模式図、第１０図は第９図の
磁気ヘッド走査を行った時に得られる再生信号波形図、
第１１図は本発明の第２の実施例の回路ブロック図、第
１２図は各信号フォーマットのブロック構成を示した模
式図、第１３図は、本発明を８ミリＶＴＲに適用した場
合の回路ブロック図、である。 符号の説明 １０．５−・・・・・モードＡ用等化回路、１０６・・
・・・・モートム用クロック再生回路、１０７・・・・
・・モードＡ用同期信号検出回路、１０８・・・・・・
モードＢ用等化回路、１０９・・・・・・モードＢ用ク
ロック再生回路、１１０・・・・・・モードＢ用同期信
号検出回路。

Claims (1)

1. 【特許請求の範囲】 １、同期信号で区切られるブロック長及び記録レートを
   それぞれ異にする複数の信号フォーマットに対し、各信
   号フォーマットに対応して等化回路、クロック再生回路
   、同期信号検出回路を複数組、有するディジタル信号再
   生装置において、 再生時に前記複数の同期信号検出回路のうちのどれか一
   つに同期信号が検出されたか否かを判断し、それによっ
   て再生信号のフォーマットを判別する判別回路と、判別
   結果により信号処理を切り換える切換回路と、を具備し
   たことを特徴とするディジタル信号再生装置。 ２、請求項１に記載のディジタル信号再生装置において
   、前記判別回路が、前記複数の同期信号検出回路のうち
   どれか一つに同期信号がデータブロック周期のｎ倍（但
   しｎ≧１）の間隔で検出されたか否かを判断し、それに
   よって再生信号のフォーマットを判別する判別回路から
   成ることを特徴とするディジタル信号再生装置。 ３、請求項１に記載のディジタル信号再生装置において
   、前記判別回路が、前記複数の同期信号検出回路のうち
   どれか一つに同期信号が、少なくともデータブロック周
   期の間隔で複数回連続で検出されたか否かを判断し、そ
   れによって再生信号のフォーマットを判別する判別回路
   から成ることを特徴とするディジタル信号再生装置。 ４、請求項１、２又は３に記載のディジタル信号再生装
   置において、再生信号レベル検出回路を設け、再生信号
   レベルが一定レベル以上で同期信号検出を行うようにし
   たことを特徴とするディジタル信号再生装置。