JPH03291724A - マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプログラムにより命令を処理する
マイクロプロセッサなどのマイクロプログラム制御装置
において、条件分岐マイクロ命令などの高速実行を行う
マイクロプログラム制御方式に関するものである。

〔従来の技術〕

マイクロプログラム制御方式を採用したマイクロプロセ
ッサでは、第４図に示すように、マイクロ命令の読み出
しと実行をパイプライン的に処理し、実行速度をあげよ
うとするものが多い。ここで、マイクロプログラムの読
み出しにかかる時間を１サイクル、実行にかかる時間を
同じく１サイクルとする。マイクロプログラムをストア
したマイクロＲＯＭから、マイクロ命令（ｎ）が読み出
されているサイクルでは、実行部ではマイクロ命令（ｎ
−１）が実行されている。そしてマイクロ命令（ｎ）が
実行されるサイクルでは、次のマイクロ命令（ｎ＋１）
がマイクロＲＯＭから読み出される。１つのマイクロ命
令に対して、読み出しと実行で１サイクルずつ計２サイ
クルかかるが、パイプライン的に処理するため１マイク
ロ命令ば１サイクルで処理されるように見える。

ここで条件分岐命令を実行した場合を考える。

条件分岐命令は演算結果が条件に合うかどうかを判断し
て、分岐を実行する命令である。判断に使う演算は条件
分岐命令の実行サイクルで行われるか、条件分岐命令よ
りも前の命令で行われる。条件分岐命令を実行して、“
分岐する”と判断したときは、このサイクルで読み出し
ていた次のマイクロ命令（ｎ＋１）は実行せずに、飛び
先の命令を実行することになる。しかし分岐先のマイク
ロ命令の読み出しは、条件分岐命令（ｎ）の実行の次の
サイクルとなるため、マイクロ命令（ｎ＋１）が実行さ
れてしまう。

そこでデイレイドジャンプ方式によるマイクロプログラ
ム制御方式が提唱された。第５図（ａ）に条件分岐命令
（ｎ）により分岐をし、マイクロ命令（ｊａｄｒ）に飛
ぶマイクロシーケンスを示す。

３ いま、条件分岐命令の判定はマイクロ命令（ｎ）の演算
結果で行うものとする。マイクロプログラムがこの条件
分岐で分岐する場合、マイクロシケンスは（ｎ）＝　（
ｊａｄｒ）−＋　（ｊａｄｒ＋１）の順になる。条件の
判定は条件分岐命令（ｎ）の実行サイクルで行われるた
め、次のマイクロ命令（ｊ　ａ　ｄ　ｒ）の読み出しは
条件分岐命令（ｎ）実行の次サイクルとなる。このため
条件分岐命令（ｎ）の実行サイクルで読み出されたマイ
クロ命令（ｎ＋１）は実行されてしまう。デイレイドジ
ャンプ方式では、マイクロ命令（ｎ＋１）にはＮＯＰ命
令（Ｎｏ　０Ｐｅｒａｔｉｏｎ命令）をいれる。こうし
てマイクロ命令（ｎ＋１）が実行されても、命令の処理
が正しくなるようにしている。しかしＮ○Ｐ命令をいれ
るため１命令糸分に実行されることになり、実行速度は
遅くなる。

さらに最適化されたデイレイドジャンプ方式では、ＮＯ
Ｐの挿入による実行速度の低下を防ぐ工夫がなされる。

これは分岐命令の次に分岐処理と関係のない命令をいれ
ておくことにより、分岐の次のサイクルも有効な処理を
行うものである。第５図（ｂｌに示すシーケンス中で、
条件分岐命令（ｎ）の次に実行されるマイクロ命令（ｎ
＋１）は、条件分岐命令の前後どちらで処理されてもよ
い命令であり、分岐条件に影響を与えない。このような
マイクロ命令があれば分岐マイクロ命令の次に置くこと
により、実行速度の向上をはかることができる。しかし
いつもこのように分岐命令の次に有効な命令を挿入でき
るわけではなく、ＮＯＰをいれなければならないことも
ある。

また第６図に示すように、分岐マイクロ命令の次のアド
レスが示すマイクロ命令と、飛び先のマイクロ命令の両
方を読み出す方式がある。通常のマイクロ命令の流れで
ば、マイクロ・アドレス・レジスタ２１のアドレスでマ
イクロＲＯＭＩをアクセスする。そして読み出された命
令７１をマルチプレクサ２５で選択することにより実行
部１５で処理を行う。またマイクロ・アドレス・レジス
タ２１の値はインクリメンタ３でインクリメントされ、
次のマイクロ命令のアドレスを生成する。

ここで分岐マイクロ命令（ｎ）が読み出されたときは、
その飛び先のアドレス（ｊ　ａ　ｄ　ｒ）がマイクロ・
アドレス・レジスタ２２にストアされる。

次のクロックサイクルでは、２つのマイクロ・アドレス
・レジスタ２１．２２により同時にマイクロＲＯＭＩが
アクセスされ、マイクロ命令７１７２を２つ読み出す。

２つのマイクロ命令７１７２は分岐条件成立信号１２に
よりマルチプレクサ２５でどちらかが選択され、実行に
移る。この分岐条件成立信号１２は、分岐マイクロ命令
（ｎ）を実行することにより分岐条件が成立したか否か
を示す。

第７図にこのときのマイクロシーケンスを示す。

分岐マイクロ命令（ｎ）は、その実行時に読み出された
２つのマイクロ命令（ｎ＋１．ｊａｄｒ）のうちどちら
かをに次に実行するので、無駄なＮ○Ｐ命令の実行を行
うことはなく実行速度はあがる。しかしこの場合同時に
２つアドレスで内容を読み出すマイクロＲＯＭが必要と
なり、また２つのマイクロ命令を選択するマルチプレク
サの機能がふえるなど、ハードウェアが増加することに
なる。

〔発明が解決しようとする課題〕

以上のように従来のマイクロプログラム制御方式は分岐
マイクロ命令が実行されると、ＮＯＰが挿入されること
により処理が遅くなったり、複数のマイクロプログラム
を読み出すことによりハトウェアが増加するという問題
点があった。

この発明は上記のような問題点を解決するためになされ
たもので、少ないハードウェアでマイクロプログラムの
処理速度の向上を図れるマイクロプログラム制御方式を
得ることを目的とする。

〔課題を解決するための手段〕

この発明におけるマイクロプログラム制御方式は、マイ
クロ命令を格納するメモリ　（マイクロＲ○Ｍｌ）と、
このメモリをアクセスするアクセス手段（マイクロ・ア
ドレス・レジスタ２）と、このアクセス手段により」二
足メモリ　（ＲＯＭ１）から読み出されたマイクロ命令
に従って演算を行う命令実行手段（実行部１５）と、上
記アクセス手段（マイクロ・アドレス・レジスタ２）に
より上記メモリ（ＲＯＭＩ）から読み出されたマイクロ
命令を無効化する無効化手段（ＮＯＰ手段２４）と、上
記アクセス手段（マイクロ・アドレス・レジスタ２）に
より上記メモリ　（ＲＯＭＩ）をアクセスするアドレス
の値をインリメントするインクリメント手段（インクリ
メンタ３）と、このインクリメント手段から出力された
アドレスあるいは上記マイクロ命令アドレスを一時保持
する保持手段（退避アドレス・レジスタ４）と、マイク
ロ命令により指示された条件が成立したかどうかを上記
命令実行手段（実行部１５）でのマイクロ命令の実行結
果によって判断する条件判断手段（分岐予測判定信号１
２）とを備え、上記メモリ　（マイクロＲＯＭＩ）上の
第１のアドレスに格納さている第１のマイクロ命令の実
行後に上記インクリメント手段（インクリメンタ３）か
ら出力された第２のアドレスに格納されている第２のマ
イクロ命令を実行するか、上記第１のマイクロ命令によ
って指示された上記メモリ　（マイクロＲＯＭＩ）上の
第３のアドレスに格納された第３のマイクロ命令を実行
するかを、上記第１のマイクロ命令もしくは上記第１の
マイクロ命令より前に実行されたマイクロ命令の実行結
果で判断するときに、上記アクセス手段（マイクロ・ア
ドレス・レジスタ２）が上記第１のマイクロ命令を読み
出した後、上記アクセス手段（マイクロ・アドレス・レ
ジスタ２）が上記第３のアドレスあるいは上記第２のア
ドレスで上記メモリ　（マイクロＲＯＭＩ）をアクセス
し、上記保持手段（退避アドレス・レジスタ４）が上記
第２のアドレスあるいは上記第３のアドレスを保持し、
上記条件判断手段（分岐予測判定信号１２）により上記
第１の命令の実行後に、上記第２の命令あるいは上記第
３の命令を実行することが示された場合には、上記アク
セス手段（マイクロ・アドレス・レジスタ２）により読
み出された上記第３の命令あるいは第２の命令を上記無
効化手段（ＮＯＰ手段２４）により無効化し、上記アク
セス手段（マイクロ・アドレス・レジスタ２）が上記保
持手段（退避アドレス・レジスタ４）に保持されていた
上記第２のアドレスあるいは第３のアドレスで上記メモ
リ　（ＲＯＭＩ）をアクセスするものである。

〔作用〕

メモリ　（ＲＯＭＩ）の第１のアドレスに格納されてい
る第１のマイクロ命令の実行後に、インクリメント手段
（インクリメンタ３）から出力された第２のアドレスに
格納されている第２のマイクロ命令を実行するか、第１
のマイクロ命令によって指示されたメモリ　（マイクロ
ＲＯＭ１）上の第３のアドレスに格納された第３のマイ
クロ命令を実行するかは、第１のマイクロ命令もしくは
第１のマイクロ命令より前に実行されたマイクロ命令の
実行結果で判断される。このとき、第１のマイクロ命令
はアクセス手段（マイクロ・アドレス・レジスタ２）に
より読み出され、その後、メモリ（マイクロＲＯＭＩ）
は第３のアドレスあるいは第２のアドレスでアクセスさ
れる。条件判断手段（分岐予測判定信号１２）により第
１の命令の実行後に、上記第２の命令あるいは上記第３
の命令を実行することが示された場合には、アクセス手
段（マイクロ・アドレス・レジスタ２）により読み出さ
れた第３の命令あるいは第２の命令は無効化手段（ＮＯ
Ｐ手段２４）により無効化され、メモリ　（ＲＯＭＩ）
は保持手段（退避アドレス・レジスタ４）に保持されて
いた第２のアドレスあるいは第３のアドレスでアクセス
される。

〔実施例〕

第１図はこの発明の一実施例に係るマイクロプログラム
制御方式を採用したマイクロプログラム制御装置の槽底
ブロック図である。第１図において、１はマイクロプロ
グラム（マイクロ命令）をストアするマイクロＲＯＭ　
（メモリ）、２はマイクロＲＯＭＩをアクセスするため
のアドレスを格納するマイクロ・アドレス・レジスタ（
アクセス手段）、３はマイクロ・アドレス・レジスタ２
によりマイクロＲＯＭＩをアクセスするアドレスの値を
インクリメントするインクリメンタ　（インクリメント
手段）、４はインクリメンタ３から出力されたアドレス
あるいは上記マイクロ命令を一時１ 保持する（分岐マイクロ命令で予測されなかったアドレ
スを退避する）退避アドレス・レジスタ（保持手段）、
６は命令デコーダ１６でデコードされた命令を実行する
マイクロ・アドレスをストアするエントリ・アドレス・
レジスタ、７はマイクロＲＯＭＩの出力である。８は退
避アドレス・レジスタ４やエントリ・アドレス・レジス
タ６のデータをマイクロ・アドレス・レジスタ２に転送
するためのバス、９はマイクロ・アドレス・レジスタ２
がマイクロＲＯＭＩをアクセスするためのバス、１０は
マイクロＲＯＭＩの飛び先アドレスを退避アドレス・レ
ジスタ４やマイクロ・アドレス・レジスタ２に転送する
ためのバス、１１はマイクロプログラムの分岐予測信号
、１２は分岐予測が当たったかどうかを示す分岐予測判
定信号（条件判断手段）、１３はマイクロＲＯＭＩのブ
タをデコードするマイクロ・デコーダ、１４はマイクロ
・デコーダ１３から出力される実行制御信号、１５はマ
イクロ・アドレス・レジスタ２によりマイクロＲＯＭＩ
から読み出されたマイクロ２ 命令に従って演算を行う実行部（命令実行手段）、１７
はインクリメントされたマイクロ・アドレスを退避アド
レス・レジスタ４に転送するためのバス、２０ば実行部
１５で１命令の処理を終了し、次の命令のマイクロ・ア
ドレスを要求する終了信号、２３は命令デコーダ１６で
指定するマイクロ・アドレスをエントリ・アドレス・レ
ジスタ６に転送するためのバス、２４はマイクロ・アド
レス・レジスタ２によりマイクロＲＯＭＩから読み出さ
れたマイクロ命令を無効化する（分岐予測が外れたとき
に実行部１５での処理を無効化する）Ｎ０２手段（無効
化手段）である。

第２図（ａ）〜（ｄ）は分岐マイクロ命令を含むマイク
ロプログラムの読み出し、実行を示したタイミングチャ
ートである。アドレス（ｎ）のマイクロ命令が条件分岐
命令であり、一つ前のマイクロ命令の演算結果により条
件の判断を行って分岐する。

次にかかれた命令のアドレスは（ｎ＋１）、飛び先のア
ドレスは（ｊ　ａ　ｄ　ｒ）である。第２図（ａ）はマ
イクロ命令（ｎ）が分岐すると予測し分岐条件が成立し
た、つまり分岐予測が当たった場合、第２図（ｂ）はマ
イクロ命令（ｎ）が分岐すると予測したが分岐条件が不
成立のため分岐予測がはずれた場合、第２図（Ｃ１はマ
イクロ命令（ｎ）が分岐しないと予測したが分岐条件が
成立したために分岐予測が外れた場合、第２図（ｄ）は
マイクロ命令（ｎ）が分岐しないと予測し分岐条件が不
成立であった、つまり分岐予測が当たった場合である。

次にこの実施例の動作について説明する。

この実施例のマイクロプログラム制御装置に入力された
マイクロ命令は、命令デコーダ１６によりデコードされ
る。このデコードによりマイクロ命令に対応するマイク
ロ命令のエンＩ−リ・アドレスを求める。このアドレス
はまずエントリ・アドレス・レジスタ６にストアされる
。１つ前の命令の実行が完了し、次のエントリ・アドレ
スを読み出す終了信号２０がセットされると、エントリ
・アドレス・レジスタ６にストアされていたマイクロ・
アドレスが、バス８を介してマイクロ・アドレス・レジ
スタ２に転送される。マイクロＲＯＭ１にはマイクロプ
ログラムが書き込まれており、マイクロ・アドレス・レ
ジスタ２にストアさているアドレスによりアクセスされ
、実行すべきマイクロ命令の命令コードを出力する。マ
イクロ命令の命令コードはバス７を介してマイクロ・デ
コダ１３に人力される。マイクロ・デコーダ１３による
デコード結果は、実行部■５を動作させて命令を処理す
るための制御信号となる。

条件分岐命令は、この命令または前の命令の演算結果を
見て分岐するか否かを判断する命令である。本実施例で
は、条件分岐命令の実行サイクルで行った演算により、
分岐するかどうかを判断する場合について説明する。

マイクロプログラムはマイクロ命令コードの一部に分岐
予測信号１１をもち、マイクロ命令が分岐すると予測す
るか分岐しないと予測するかをこの信号１１で示す。マ
イクロ命令が分岐すると予測した場合は、マイクロ命令
で指定された飛び先のアドレスをマイクロ・アドレス・
レジスタ２に転送し、飛び先のマイクロプログラムを読
み出す。

■５ このとき、退避アドレス・レジスタ４にはインクリメン
トされたマイクロ・アドレスが、インクリメンタ３から
転送されてストアされている。また分岐しないと予測し
た場合には、インクリメントしたアドレスをマイクロ・
アドレス・レジスタ２に転送し、次のマイクロプログラ
ムを読み出す。

このとき、退避アドレス・レジスタ４には、飛び先のア
ドレスがバス１０を通ってストアされている。

条件分岐命令の実行により分岐予測が当たった場合は、
そのサイクルで読み出したマイクロ命令を次のサイクル
で実行に移す。予測がはずれた場合は、読み出したマイ
クロ命令による実行をキャンセルＬＮＯＰ手段２４によ
り無効化する。そして退避アドレス・レジスタ４からバ
ス８を介してマイクロ・アドレス・レジスタ２にアドレ
スを転送する。このアドレス値でマイクロＲＯＭＩから
命令を読み出し、実行する。っまりＮＯＰとなったマイ
クロ命令の次に、予測しなかった方のマイクロ命令を実
行することになる。

１に こで分岐マイクロ命令を、 ■分岐すると予測するマイクロ命令　Ｍｂｒａｌ■分岐
しないと予測するマイクロ命令Ｍｂｒａ２に分けてそれ
ぞれの命令の動作を示す。

０Ｍ　ｂ　ｒ　ａ　１の場合 マイクロＲＯＭから読み出した命令（ｎ）が分岐すると
予測される条件分岐命令であり、分岐予測信号１１がセ
ントされている。このマイクロ命令（ｎ）で指定された
飛び先アドレス（ｊ　ａ　ｄ　ｒ）は、バス１０を通っ
てマイクロ・アドレス・レジスタ２に転送されマイクロ
ＲＯＭ１をアクセスする。つまり分岐マイクロ命令（ｎ
）の次には、マイクロ命令（ｊａｄｒ）が読み出される
。一方分岐マイクロ命令（ｎ）のアドレスはインクリメ
ンタ３でインクリメントされ、（ｎ＋１）がバス１７を
通って退避アドレス・レジスタ４にストアされる。

第２図（ａｌは、分岐条件が成立し分岐予測が当たった
場合のマイクロシーケンスを示す。マイクロ命令（ｎ）
の実行サイクルで演算を行う。条件分岐命令（ｎ）の実
行サイクル開始時には、次のマイクロ命令（ｊ　ａ　ｄ
　ｒ）がマイクロ・アドレス・レジスタ２にストアされ
ており、マイクロＲＯＭ１からは（ｊ　ａ　ｄ　ｒ）番
地のマイクロ命令が読み出される。一方インクリメント
されたマイクロ命令アドレス（ｎ＋１）は、インクリメ
ンタ３からバス１７を通って退避アドレス・レジスタ４
にストアされる。マイクロ命令（ｎ）の実行で分岐条件
が成立することがわかり、かつ分岐すると予測している
ので、分岐予測が当たったことになる。

この時、分岐予測判定信号１２は０”となる。

このためマイクロ命令（ｊ　ａ　ｄ　ｒ）はそのまま実
行される。インクリメンタ３では（ｊａｄｒ）をインク
リメントし、（ｊａｄｒ＋１）が次のマイクロ命令とし
てマイクロＲＯＭＩから読み出される。マイクロ命令の
シーケンスとしては、マイクロ命令（ｎ−１）−（ｎ）
−＋　（ｊ　ａｄｒ）−（ｊａｄｒ＋１）の順に実行す
る。このときマイクロ命令（ｎ＋１）は処理されない。

第２図（ｂ）は、分岐条件が不成立で、分岐予測がはず
れた場合を示す。マイクロ命令（ｎ）の実行により分岐
条件が成立しないことがわかると、分岐予測がはずれた
ことになる。このとき、実行部から分岐予測判定信号１
２−”　１”が出力され、次のマイクロ命令（ｊ　ａ　
ｄ　ｒ）の実行をキャンセルしＮＯＰ化する。キャンセ
ルするには、第１図に示すようにマイクロＲＯＭＩの出
力信号をＮ０２手段２４によりＮＯＰ命令にかえる方法
をとる。

あるいはマイクロデコーダ１３の出力をＮＯＰ状態にす
る方法もある。こうして生成されたＮＯＰ命令の実行を
行うクロックサイクルで、分岐予測判定信号１２により
退避アドレス・レジスタ４のデータをバス８を通ってマ
イクロ・アドレス・レジスタ２に転送し、次のマイクロ
命令（ｎ＋１）を読み出す。このマイクロ命令（ｎ＋１
）はＮ。

Ｐ命令の次に実行される。マイクロ命令のシーケンスと
しては、１ザイクルのＮＯＰをはさんでマイクロ命令（
ｎ）からマイクロ命令（ｎ＋１）に命令が流れる。つま
り（ｎ、　−１）　−（ｎ）　−（ＮＯＰ）→（ｎ＋１
）となり、分岐しない命令シ９ ケンスを実行する。

■Ｍ　ｂ　ｒ　ａ　７．の場合 マイクロＲＯＭ１から読み出した命令（ｎ）が分岐しな
いと予測される分岐命令であるので、分岐予測信号はセ
ットされない。このマイクロ命令にかかれた飛び先アド
レス（ｊ　ａ　ｄ　ｒ）はバス１０を通って退避アドレ
ス・レジスタ４にストアされる。分岐マイクロ命令（ｎ
）のアドレスはインクリメンタ３でインクリメントされ
マイクロ・アドレス・レジスタ２に転送される。つまり
分岐マイクロ命令（ｎ）の次にはマイクロ命令（ｎ＋１
）が読み出される。

第２図（Ｃ）は、分岐条件が成立して分岐予測がはずれ
た場合を示す。マイクロ命令（ｎ）の実行により分岐条
件が成立し、分岐予測がはずれたことがわかる。この時
、実行部から分岐予測判定信号１２−”　１”が出力さ
れる。この信号により、次のマイクロ命令（ｎ＋１）の
実行をキャンセルしＮＯＰ手段２４により無効化する。

また分岐予測判定信号１２−“１”が出力されたことに
より、０ バス８を介して退避アドレス・レジスタ４のブタ（ｊ　
ａ　ｄ　ｒ）をマイクロ・アドレス・レジスタ２に転送
し、次のマイクロ命令（ｊａｄｒ）を読み出す。このマ
イクロ命令（ｊ　ａ　ｄ　ｒ）は、Ｎ０２手段２４によ
り生成されたＮＯＰ命令の次に実行される。マイクロ命
令のシーケンスとしては、１クロツクサイクルのＮＯＰ
をはさんで、マイクロ命令（ｎ）からマイクロ命令（ｊ
　ａ　ｄ　ｒ）に命令が移る。つまり　（ｎ−１）−”
　（ｎ）−（ＮＯＰ）−＋　（ｊ　ａｄ　ｒ）となり、
分岐する命令シーケンスを実行する。

第２図（ｄ）は、分岐条件が不成立であり分岐予測が当
たった場合を示す。マイクロ命令（ｎ）の実行時に次の
マイクロ命令（ｎ＋１）がマイクロ・アドレス・レジス
タ２にストアされており、マイクロＲＯＭＩからは（ｎ
＋１）番地の命令が読み出される。一方飛び先アドレス
（ｊａｄｒ）はバス１０を通って退避アドレス・レジス
タ４にストアされる。マイクロ命令（ｎ）の実行で分岐
条件が成立せず、分岐予測が当たったことがわかると、
１ ７Ｑ− ２ 分岐予測判定信号１２ば“０″になる。そのためマイク
ロ命令（ｎ＋１）はそのまま実行される。

インクリメンタ３では（ｎｉ−１）がインクリメントさ
れ、マイクロ命令（ｎ＋１）実行時には、マイクロ命令
（ｎ−１−２）が読み出される。つまりマイクロ命令の
シーケンスとしては、マイクロ命令（ｎ−１）→（ｎ）
−（ｎ＋１）の順に実行する。

このときマイクロ命令（ｊ　ａ　ｄ　ｒ）は処理されな
い。

分岐すると予測した方が高速実行できるマイクロ命令と
してはループ処理（繰り返し処理を行う分岐）がある。

また分岐しないと予測した方が高速実行できるマイクロ
命令としては例外処理への分岐がある。２種類の分岐を
分岐予測で切り換えて処理することにより、ＮＯＰを挿
入する確率が下がり、実行速度を上げることができる。

通常の分岐処理では条件が成立し分岐する場合には、常
に読み出したマイクロ命令を無効化して、飛び先のマイ
クロ命令の読み出しを行う。しかし分岐予測することに
より通常の分岐処理に比べ、読み出した命令が無効化さ
れる確率が下がり、実行的な処理速度が向上する。また
マイクロＲＯＭを２ボートにする必要がない。

一方ディレイドジャンプ方式を使っても、分岐条件が成
立したか否かを判定するのが遅れる場合には本発明は有
効となる。周波数が上がりクロツタが短くなると、第３
図に示すように、１サイクルで分岐か否かを判断できず
次のクロックサイクルにまたがってしまうことがある。

通常のデイレイドジャンプ方式では、２つのＮＯＰ命令
を分岐マイクロ命令の次におくため処理が遅くなる。最
適化デイレイドジャンプでも分岐と無関係の２命令を挿
入するのは、１命令の時よりもさらにむずかしくなる。

そこで分岐の次の命令は最適化デイレイドジャンプ方式
を用い、その次の命令に関して本発明を使うことで処理
速度を上げることができる。

また、前記実施例では、飛び先のアドレスとインクリメ
ントされたアドレスとを同じ退避アドレス・レジスタ４
に格納しているが、これを別のし３ ジスタにしてもよい。あるいは退避アドレス・レジスタ
４が直接マイクロＲＯＭＩをアクセスするようにしても
よい。

さらに、前記実施例では条件分岐について説明している
が、条件付きの命令の終了、サブルーチンからのリター
ン、命令の終了と分岐など、演算結果によって処理シー
ケンスを切り替える場合すべてについて、本発明は適用
可能である。例えばリターンを条件付きで行う場合、リ
ターンするかそのまま処理を続けるかを予測する。リタ
ーンすると予測したときは戻り番地をマイクロ・アドレ
ス・レジスタに、インクリメントしたアドレスを退避ア
ドレス・レジスタに格納し、リターンしないと予測した
ときは、逆に格納する。その後の処理は演算結果によっ
て、条件分岐と同様に処理を行う。

また命令の終了と分岐を条件付きで行う場合、終了か分
岐かを予測する。終了と予測したときは、次のマイクロ
命令を処理するためのマイクロ・アドレスをエントリ・
アドレス・レジスタかマイク４ ０・アドレス・レジスタに転送し、飛び先のアドレスを
退避アドレス・レジスタに格納し、逆に予測したときは
逆に格納し、後の処理は条件分岐の処理と同様に行う。

〔発明の効果〕

以上のように本発明によれば、読み出したマイクロ命令
の次にアクセスする可能性のある２つのマイクロ命令の
どちらかを予測選択してアクセスする際、その予測選択
が正しければそのままアクセスしたマイクロ命令を実行
し、正しくなければアクセスしたマイクロ命令を無効化
し、格納しておいたもう１つのマイクロ命令のアドレス
でメモリをアクセスするようにしたので、少ないハード
ウェアでマイクロプログラムの処理速度が向上するとい
う効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るマイクロプログラム
制御方式を採用したマイクロプログラム制御装置の構成
を示すブロック図、第２図（ａ）〜（ｄ）はこの実施例
によるマイクロ命令の動作の一例を示したタイミングチ
ャート、第３図はデイレイドジャンプ方式とこの発明を
併用したマイクロプログラム制御装置のタイミングチャ
ート、第４図は従来のパイプラインによるマイクロプロ
グラム制御方式の動作を示すタイミングチャート、第５
図（ａ）、　（ｂ）は従来のデイレイドジャンプ方式を
示すタイミングチャート、第６図は従来のマイクロプロ
グラム制御方式の構成を示すブロック図、第７図はこの
従来方式の動作を示すタイミングチャートである。 １・・・マイクロＲＯＭ　（、メモリ）、２・・・マイ
クロ・アドレス・レジスタ（アクセス手段）、３・・・
インクリメンタ（インクリメント手段）、４・・・退避
アドレス・レジスタ（保持手段、１２・・・分岐予測判
定信号（条件判断手段）、１５・・・実行部（命令実行
手段）、２４・・・ＮＯＰ手段（無効化手段）。

Claims (1)

【特許請求の範囲】
1. マイクロ命令を格納するメモリと、このメモリをアクセ
   スするアクセス手段と、このアクセス手段により上記メ
   モリから読み出されたマイクロ命令に従って演算を行う
   命令実行手段と、上記アクセス手段により上記メモリか
   ら読み出されたマイクロ命令を無効化する無効化手段と
   、上記アクセス手段により上記メモリをアクセスするア
   ドレスの値をインクリメントするインクリメント手段と
   、このインクリメント手段から出力されたアドレスある
   いは上記マイクロ命令アドレスを一時保持する保持手段
   と、マイクロ命令により指示された条件が成立したかど
   うかを上記命令実行手段でのマイクロ命令の実行結果に
   よって判断する条件判断手段とを備え、上記メモリ上の
   第１のアドレスに格納されている第１のマイクロ命令の
   実行後に上記インクリメント手段から出力された第２の
   アドレスに格納されている第２のマイクロ命令を実行す
   るか、上記第１のマイクロ命令によって指示さた上記メ
   モリ上の第３のアドレスに格納された第３のマイクロ命
   令を実行するかを、上記第１のマイクロ命令もしくは上
   記第１のマイクロ命令より前に実行されたマイクロ命令
   の実行結果で判断するときに、上記アクセス手段が上記
   第１のマイクロ命令を読み出した後、上記アクセス手段
   が上記第３のアドレスあるいは上記第２のアドレスで上
   記メモリをアクセスし、上記保持手段が上記第２のアド
   レスあるいは上記第３のアドレスを保持し、上記条件判
   断手段により上記第１の命令の実行後に上記第２の命令
   あるいは上記第３の命令を実行することが示された場合
   には、上記アクセス手段により読み出された上記第３の
   命令あるいは第２の命令を上記無効化手段により無効化
   し、上記アクセス手段が上記保持手段に保持されていた
   上記第２のアドレスあるいは第３のアドレスで上記メモ
   リをアクセスすることを特徴とするマイクロプログラム
   制御方式。