JPH03295392A

JPH03295392A - 方式変換用画像処理装置

Info

Publication number: JPH03295392A
Application number: JP9696290A
Authority: JP
Inventors: Hiroshi Sato; 啓佐藤
Original assignee: Aiwa Co Ltd
Current assignee: Sony Group Corp
Priority date: 1990-04-12
Filing date: 1990-04-12
Publication date: 1991-12-26
Anticipated expiration: 2012-02-12
Also published as: JP2580362B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、例えばＮＴＳＣ方式カラービデオ信号をＰ
ＡＬ方式カラービデオ信号に変換する場合のように、互
いに方式を異にするカラービデオ信号の方式変換処理に
適用して好適な方式変換用画像処理装置に関する。

「従来の技術」互いに方式を異にするカラービデオ信号（例えハＮ　Ｔ
　Ｓ　Ｃ方式とＰＡＬ方式）間では、それらの１画面中
の水平走査線（水平ライン）の数が異なルタめ、これら
間の信号の変換に際しては、変換元のビデオ信号の水平
ライン数の増減を行なって変換先のビデオ信号の水平ラ
イン数に合わせねばならないことは勿論、その増減する
各ラインに対して、適切に色信号を付きねばならない。

従来では、このためメモリ容量が大きく、複雑な処理装
置を使用してカラービデオ信号の方式変換処理を行なっ
ていた。

「発明が解決しようとする課題」しかし、従来の画像処理装置にあっては、コンポーネン
トビデオ信号の状態で輝度信号、色差信号Ｒ−Ｙ、色差
信号Ｂ−Ｙの３信号すべてについて同時に変換処理を行
なっているので、これに使用するメモリとしては、容量
の極めて大きいものが必要となり、装置全体が大型化す
ると共に、装置全体が高価となる問題点があった。

そこで、この発明は、上記問題点を簡単な構成で解決し
た方式変換用画像処理装置を提案したものである。

「課題を解決するための手段」上述の課題を解決するため、この発明においては、ビデ
オ信号の色差信号が線順次に記憶されるメモリから、記
憶された線順次色差信号を順次読み出すと共に、その水
平走査ラインの所定ライン置きに１ライン前の色差信号
を再度読み出す読み出し制御手段と、常時はメモリから
読み出された色差信号が入力され、ｌ水平周期遅延され
た遅延信号が得られる遅延回路と、メモリから再度の色
差信号が得られている間、遅延＠路から１ライン前の遅
延信号が再度出力するように、メモリからの出力信号と
遅延回路からの出力信号とを、遅延回路の入力側で選択
して入力させるように切り換え操作される切換手段と、
メモリからの読み出し信号と遅延回路からの遅延信号と
が供給され、常時は１水平周期毎に切り換えられ、再度
の信号出力期間はその切換動作が停止されることにより
、メモリから線順次に読み出される色差信号を色差信号
別に分離する切換手段とを有することを特徴とするもの
である。

「作　用」変換しようとするビデオ信号の色差４＝号が線順次に記
憶きれるメモリ４から色差信号が順次に読み出きれると
共に、その水平走査ラインの数ライン置きに１ライン前
の色差信号が再度読み出される手段を有し、１水平周期
遅延された遅延４８号が得られる遅延回路１３を有し、
メモリ４から再度の色差信号が得られている間、遅延回
路１３からも１ライン前の遅延４８号か再度出力される
。これにより、数ライン置きに１ラインが追加されるこ
とになり、ライン数の変換がされる。

「実　施　例」続いて、この発明に係る方式変換用画像処理装置の一例
について、第１図および第２図を参照して詳細に説明す
る。なお、変換元のカラービデオ信号（例えばＮＴＳＣ
ビデオ信号）は予めＲ度信号、色差信号Ｂ−Ｙ　（以下
、Ｕ信号という）および色差信号Ｒ−Ｙ　（以下、■信
号という）に分離しである。そして、理解を容易とする
ため、Ｕ信号およ、びＶ（８号について、それぞれライ
ン（水平走査線）順に番号を付して示した。この例では
色差信号系のみを示し、輝度信号系は省略している。

なお、以下説明きれる切換スイッチは、すべて電子スイ
ッチで構成きれる。

第２図Ａに示すパルスＰａは、変換元ビデオ信号の水平
同期パルス、すなわち書き込み系の水平同期パルスであ
り、各パルス期間は変換元のビデオ信号の１水平周期（
ＩＨ）である。

第２図Ｂに示すＵ信号が入力端子１に入力され、第２図
Ｃに示すＶ信号が入力端子２に入力され、これらの各信
号が切換スイッチ３の固定接点３ａと固定接点３ｂとに
供給される。この切換スイッチ３の可動接点３ｃは後述
するところより明らかなように、ＩＨ毎に可動接点３ａ
および３ｂに切り換えられる。

上述した書き込み系水平同期パルスＰａは、入力端子５
を通じてフリップフロップ回路６に供給され、これより
第２図りに示すパルスＰｄが得られ、これにより切換ス
イッチ３が切換駆動される。

すなわちパルスＰｄの高電位期間ではＵ４Ｍ号が選択さ
れ、低電位期間ではｖ４Ｍ号が選択されて線順次色差信
号（第２図Ｅ＃照）とされ、メモリ４の信号入力ボート
に入力される。また、これらの信号の入力時には、それ
らの信号の尖頭部分に識別信号（例えばパルスＰｄと対
応する信号）が付され、その後の読み出し時において、
読み出された信号がＵ信号であるかＶ信号であるかの識
別をするために使用される。

このようにして、第２図Ｅに示すように、変換元のビデ
オ４８号のＵ信号およびＶ信号が、１ライン（１水平走
査線）毎に交互にメモリ４に記ｉすれる。なお、書き込
み操作の信号系は省略する。

第２図Ｆに示すパルスＰｆは、変換元ビデオ信号（例え
ばＰＡＬ方式ビデオ信号）の水平同期パルス、すなわち
読み出し系水平同期パルスであり、その各パルス間隔は
、変換先ビデオ信号の水平同期期間である。なお、以後
の説明を容易とするため、各周期に対して番号を付した
。

このような読み出し系水平同期パルスＰｆが入力端子７
を通じてインクリメントカウンタ８に入力される。この
カウンタ８からは第２図ＨおよびＬに示すパルスＰｈお
よびＰＪＩが得られるように構成されている。すなわち
、パルスｐｈは常時は高電位にあるが、水平同期パルス
Ｐｆの６周期毎に１周期だけ低電位（ＯＦＦ期間とする
）となる。

パルスＰａは常時は低電位にあるが、水平同期パルスＰ
ｆの６周期毎に１周期だけ高電位（ＯＮ期間とする）と
なる。ＯＦＦ期間はＯＮ期間より１周期遅れて生じる。

入力端子７に供給される読み出し系水平同期パルスＰｆ
は、ロウアドレスカウンタ９のカウント端子にも入力さ
れ、上記パルスｐｈがそのカウント停止端子に入力され
、ロウアドレスカウンタ９はこのパルスｐｈの入力時に
はカウント停止される。

パルスＰｆおよびＰｈがロウアドレスカウンタ９に入力
されることにより、このロウアドレスカウンタ９はカウ
ント駆動され、これから第２図工に示すロウアドレスパ
ルスＰｉが得られてメモリ４に供給される。

メモリ４では、このロウアドレスパルスＰｉによって指
定されたラインの記憶データが、信号読み出しポートか
ら読み出きれることになる。ここでロウアドレスパルス
Ｐｉは、最初の４周期はメモリ４内のラインを順次指定
するが、次の２周期は同一のものを指定することになる
。

第２図Ｋにメモリ４から読み出された信号Ｓｋが示され
る。すなわちパルスＰｆの第１周期から第４周期までは
ＵＯ，Ｖｌ、Ｕ２．Ｖ３の順に、それぞれｌライン毎に
交互にＵ信号およびＶ４ｇ号が読み出され、第５周期で
Ｕ４信号が読み出され、第６周期で再びＵ４信号が読み
出される。第７周期から第１０周期まではＶ５．Ｕ６．
Ｖ７．Ｕ８が順次に読み出され、第１１周期と第１２周
期ではｖ９信号が読み出される。以下、同様の動作が繰
り返し行なわれる。なお、メモリ４の読み出し駆動系は
省略する。

上述した４５号Ｓｋは、切換スイッチ１０の固定接点１
０ａ１切換スイツチ１１の固定接点１１ｂおよび切換ス
イッチ１２の固定接点１２ａにそれぞれ供給される。

切換スイッチ１０および１１は、メモリ４がら読み出さ
れる信号Ｓｋの尖頭部分に記憶されている識別信号（第
２図Ｊに示すパルスＰｊと対応する信号）に基づいて、
Ｕ信号の読み出し状態では共に実線図示状態に切り換え
られ、■信号の読み出し状態では共に点線図示状態に切
り換えられる。

切換スイッチ１２の可動接点１２ｃは、常時は固定接点
１２ａに切り換えられているが（実線状態）、カウンタ
８からのパルスＰＱのＯＮ期間で固定接点１２ｂに切り
換えられる（点線状態）。

また、可動接点１２ｃに得られる信号は遅延回路１３に
入力され、その出力信号は切換スイッチ１０の固定接点
１０ｂ、切換スイッチ１１の固定接点１１ａおよび切換
スイッチ１２の固定接点１２ｂにそれぞれ供給される。

この遅延回路１３の遅延時間はパルスＰｆに関する１周
期である。

続いて、この実施例回路の動作を説明する。なお、第２
図ＧおよびＱには、出力端子１４および１５の出力信号
が示きれている。

上述したように、メモリ４がら第２図Ｋに示す信号Ｓｋ
が読み出きれ、第５周期、第１１周期、第１７周期・・
・でスイッチ１２が点線状態となるので、遅延回路１３
には第２図Ｍに示す信号−８ｍが入力され、この入力時
からＩＨ期間遅れで、第２図Ｎに示す信号Ｓｎが得られ
ることになる。

第１周期では、スイッチ１０．１１は実線状態にあり、
出力端子１４には信号Ｓｋ中の信号ＵＯが得られ、出力
端子１５には遅延回路１３力）らの遅延信号Ｖ−１が得
られる。

第２周期では、スイッチ１０．１１は点線状態にあり、
出力端子１４には遅延回路１３力・らの遅延信号ＵＯが
得られ、出力端子１５には信号Ｓｋ中の信号■１が得ら
れる。

第３周期では、第１１ｉＩ期と同様状態にあり、出力端
子１４には（ｇ号Ｓｋ中の信号Ｕ２が得られ、出力端子
１５には遅延回路１３からの遅延信号Ｖ１が得られる。

第４周期では、第２周期と同様状態にあり、出力端子１
４には遅延回路１３からの遅延信号Ｕ２が得られ、出力
端子１５には信号Ｓｋ中の信号■３が得られる。

第５周期では、スイッチ１０．１１は実線状態にあり、
出力端子１４には信号Ｓｋ中の信号Ｕ４が得られ、出力
端子１５には遅延回路１３からの遅延信号■３が得られ
る。同時にこの第５周期では、パルスＰＱがＯＮ期間と
なるので、スイッチ１２が点線状態となり、遅延回路１
３からの遅延信号■３は再び遅延回路１３に入力される
。

第６周期では、第５周期に続いてメモリ４から再度信号
Ｕ４が読み出され、スイッチ１０．１１は実線状態にあ
るので、出力端子１４には信号Ｕ４が得られ、出力端子
１５には遅延回路１３からの遅延信号Ｖ３が得られる。

すなわち第６周期では、第５周期と同様の４３号が再度
得られることになる。

第３図は、この様子を判り易く説明したものであり、斜
めの実線矢印はＩＨの時間遅れを示し、斜めの点線矢印
は再度の読み出しを示している。

以上の説明から明らかなように、変換元のビデオ信号の
５ラインに対応して、変換先のビデオ信号では５ライン
＋疑似ｌラインの６ラインが得られることになる。この
ようにして、色信号に影響を与えることなく、ラインす
なわち水平走査線を増加させることができる。なお、ビ
デオ信号では、垂直方向の信号は互いに相関関係が強く
、特に色１８号ではｌライン程度同一の信号が使用され
ても実際上問題はない。

第７周期以後は、上述したと同様な動作が繰り返し行な
われ、結局出力端子１４にはＵ信号が得られ、出力端子
１５にはＶ信号がそれぞれ連続して得られることになる
。

こねら出力端子１４および１５に得られたＵ信号および
Ｖ信号は、図示しない系統によって処理された輝度信号
と共に通常周知の処理手段により処理されて変換先のビ
デオ信号に変換される。

また、上述においては、変換元のビデオ信号の５ライン
に対して、変換先のビデオ信号のライン数を６としたが
、これに限られるものではなく、変換元と変換先のビデ
オ信号の１画面のライン数の比によって決められること
はいうまでもない。

なお、上述ではラインの増加手段について説明したが、
ラインの削減手段についても同様に構成されているので
、その説明は省略する。

「発明の効果」以上のように、この発明によれば、比較的簡単な構成に
より、変換元のビデオ信号に対して、変換先のビデオ信
号のラインを増減きせることかできる。この場合、ライ
ン数の増減に際し、Ｕ信号または■信号あるいはその両
名が欠除することがなく、これら４３号が所定の出力端
子に連続して得られるので、確実な方式変換を行い得る
効果かある。

また、線順次方式の書き込みおよび読み出し手段を採用
したので、メモリ容量を削減することができ、すなわち
小容量のメモリを使用でき、構成を簡素化できる効果が
ある。

ざらに、小容量のメモリの使用により、装置全体を廉価
に提供できる効果もある。

また、線順次方式に不可欠なラインメモリは、ＬＳＩ化
した場合に、容易に内蔵できる効果がある。

この場合、わずかな付加回路で容易に実現できる効果も
ある。

【図面の簡単な説明】

第１図はこの発明に係る画像処理装置の一例を示す回路
図、第２図はその動作を説明するためのタイムチャート
、第３図は動作の簡単な説明図である。４　・８　・９　・１３　・・メモリ・インクリメントカウンタ・ロウアドレスカウンタ・１水平期間の遅延回路特許出願人アイワ株式

Claims

【特許請求の範囲】

（１）ビデオ信号の色差信号が線順次に記憶されるメモ
リから、記憶された線順次色差信号を順次読み出すと共
に、その水平走査ラインの所定ライン置きに１ライン前
の色差信号を再度読み出す読み出し制御手段と、常時は上記メモリから読み出された色差信号が入力され
、１水平周期遅延された遅延信号が得られる遅延回路と
、上記メモリから再度の色差信号が得られている間、上記
遅延回路から１ライン前の遅延信号が再度出力するよう
に、上記メモリからの出力信号と遅延回路からの出力信
号とを、上記遅延回路の入力側で選択して入力させるよ
うに切り換え操作される切換手段と、上記メモリからの読み出し信号と上記遅延回路からの遅
延信号とが供給され、常時は１水平周期毎に切り換えら
れ、上記再度の信号出力期間はその切換動作が停止され
ることにより、上記メモリから線順次に読み出される色
差信号を色差信号別に分離する切換手段とを有すること
を特徴とする方式変換用画像処理装置。