JPH03296718A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH03296718A
JPH03296718A JP2100775A JP10077590A JPH03296718A JP H03296718 A JPH03296718 A JP H03296718A JP 2100775 A JP2100775 A JP 2100775A JP 10077590 A JP10077590 A JP 10077590A JP H03296718 A JPH03296718 A JP H03296718A
Authority
JP
Japan
Prior art keywords
output
drive device
selection
scanning
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2100775A
Other languages
English (en)
Other versions
JP2941883B2 (ja
Inventor
Hideo Sugano
英雄 菅野
Katsuhiro Miyamoto
勝弘 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2100775A priority Critical patent/JP2941883B2/ja
Priority to EP91106034A priority patent/EP0452870B1/en
Priority to AT91106034T priority patent/ATE148576T1/de
Priority to DE69124408T priority patent/DE69124408T2/de
Priority to KR1019910006077A priority patent/KR940005238B1/ko
Publication of JPH03296718A publication Critical patent/JPH03296718A/ja
Priority to US08/452,010 priority patent/US5898417A/en
Application granted granted Critical
Publication of JP2941883B2 publication Critical patent/JP2941883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Control Of El Displays (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示パネルの駆動装置に関し、特にメモリ性を
有する表示パネル、例えば強誘電性液晶表示パネルの駆
動装置に関するものである。
〔従来の技術〕
蛍光体の残光特性を利用して画像を形成するＣＲＴ（カ
ソード・レイ・チューブ）や駆動電圧実効値に応じた透
過光量特性を利用して画像を形成するＴＮ（ツイストテ
ッド・ネマチック）型ＬＣＤ　（液晶素子）では表示原
理上、１画面形成周波数であるフレーム周波数を一定値
以上に保つ必要がある。それは、一般に３０Ｈｚ以上と
されており、このフレーム周波数は表示部を構成する走
査線数とこれを走査するため水平走査時間との積の逆数
で表現することができる。現状では、走査方式として、
インターレース方式（１本おき以上の飛越し走査）とノ
ンインターレース方式（非飛越し走査）が知られている
。又、その他の方式として、ベアリング方式及びＬＣＤ
に限られるが画面を分割して同時平列走査方式等々が提
案、実用化されている。ＮＴＳＣ規格においては、フレ
ーム周波数３０Ｈｚの２フイールド／フレームのインタ
ーレース方式で、水平走査時間は、約６３．５μｓｅｃ
であり、走査線数は４８０本程度（有効表示線数）とな
っている。ＴＮ型ＬＣＤにおいては走査線数２００〜４
００本で、フレーム周波数３０Ｈｚ以上のノンインター
レース方式となっている。又、ＣＲＴではＮＴＳＣ規格
とは別にフレーム周波数４０〜６０Ｈｚ程度のノンイン
ターレース方式も用いられており、走査線数は２００〜
１０００本程度である。
ここで、仮りに縦（走査線）１９２０ｘ横２５６０画素
のＣＲＴとＴＮ型ＬＣＤについて駆動する事を考えてみ
る。フレーム周波数３０Ｈｚ、インターレース方式とし
た場合、その水平走査時間は約１７．５μｓｅｃになり
、水平ドツトクロック周波数は、約１４７　Ｍ　Ｈｚ（
ＣＲＴにおける水平帰線時間は考慮していない）となる
。ＣＲＴの場合、水平ドツトクロック周波数１４７ＭＨ
ｚはビーム走査速度が非常に高く、現状の受像管におけ
る電子銃の最大電子ビーム変調周波数を大きく越えてし
まい、１７．５μｓｅｃで走査しても正確に映像させる
事はできない。ＴＮ型ＬＣＤの場合、１９２０本の走査
線駆動はデユーティ比１９２０に相当し、現在の最大デ
ユーティ比４００程度を大きく越えて、表示できない。
そこで、水平走査時間を現実的な値にして駆動する事を
考えて見ると、こんどはフレーム周波数が３０Ｈｚより
小さくなり、このため走査状態が視覚に認識されたり、
ちらつきが発生し、表示品位を著しく損なう。このよう
にＣＲＴやＴＮ型ＬＣＤの大画面化、高密度化はその表
示原理や駆動素子等の制約により走査線数が充分に増や
せない事によって頭打ちになっているのが現状である。
ところで、近年クラークとラガーウエルが高速応答性と
メモリ性（双安定性）をもつ強誘電性液晶素子を米国特
許第４３６７９２４号公報などで発表した。
この強誘電性液晶素子は、一般に特定の温度域において
、カイラルスメクチックＣ相（ＳｍＣ）又はＨ相（Ｓｍ
Ｈ）を有し、この状態において、加えられる電界に応答
して第１の光学的安定状態と第２の光学的安定状態のい
ずれかを取り、且つ電界の印加のないときはその状態を
維持する性質、すなわち双安定性を有し、又電界の変化
に対する応答も速やかであり、高速ならびに記憶型の表
示素子として広い利用が期待されている。
しかしながら、一般に強誘電性液晶素子はクラークらが
提案したような双安定性を有することはむずかしく、単
安定状態をもつ傾向が強い。クラークらは、永久的な双
安定性を実現させるために、シェアリングによるせん断
力の印加や磁場の印加などによる配向制御方法を利用し
ていたが、生産技術面で見ると配向制御方法としては、
ラビング処理や斜方蒸着処理などの一軸性配向処理を基
板に付与する方法が有利である。かかる−軸性配向処理
を基板に付与させて配向制御した強誘電性液晶素子は、
永久的な双安定性を生じない場合があった。この永久的
な双安定性を生じない配向状態いわゆる単安定性配向状
態は、数ｍ５ｅｃ〜数時間の範囲で、電界印加時の２軸
配向が無電界時に１軸配向に転移する性質をもっている
。このため、この単安定性の強誘電性液晶素子を用いた
表示装置では、−旦書込んだ画像が、電界の解除にとも
なって消失してしまう問題点があった。特に、マルチプ
レクシフグ駆動時には、アクセスされていない走査線上
の画素の書込み状態が次第に消失していく問題点があっ
た。
そこで、かかる問題点に対して、選択された走査線上の
画素に“黒”を生じさせる電圧信号と、“白”を生じさ
せる電圧信号を選択的に印加し、走査線を順次選択する
周期を１フレーム又は複数フィールドとした時、この周
期を繰返すことによって書込みを行う駆動方式（リフレ
ッシュ駆動）が考えられている。かかるリフレッシュ駆
動方式を採用することによって、非選択画素の透過光量
の変動は非常に小さく、しかもフレーム周波数を３０Ｈ
ｚより低いフレーム周波数においても、書込み走査ライ
ンの視認（走査書込みラインが他のラインと較べ高輝度
となって視覚的にもそれが容易に判別されうる）やちら
つきの発生を解消することができた。
この際、本発明者らの検討によれば、５Ｈｚ程度のフレ
ーム周波数であっても、同様の効果があることを確認す
ることができた。
以上の事実は、前述したＣＲＴおよびＴＮ型ＬＣＤでの
制約である３０Ｈｚ以上のフレーム周波数で駆動しなけ
ればならないという必須条件から生じていた大画面化、
高精細化への問題点を一挙に打開するに有効である。
〔発明が解決しようとしている課題〕
しかしながら、前述のごとく低いフレーム周波数でリフ
レッシュ駆動する場合では、文字編集やグラフィックス
画面等でのスムーズスクロールやカーソル移動などのい
わゆる動画表示には遅く、表示性能が落ちる問題点があ
る。近年、コンピュータ及びその周辺回路やソフトウェ
アの発達が著しく、特に大画面、高精細デイスプレィに
対してはマルチウィンドウと呼ばれる、表示領域内に複
数の画面を重ね表示する表示方法が普及している。強誘
電性液晶素子を用いた表示装置では、従来の表示装置（
ＣＲＴ、ＴＮ型ＬＣＤ等）をはるかに上回る大画面化・
高精細化を可能にする表示装置であるが、その大画面化
・高精細化にともない、フレーム周波数が低周波となり
、このため増々スムーズスクロールやカーソル移動の速
度が遅くなる問題点があった。
〔課題を解決するための手段（及び作用）〕本発明の目
的は、前述の問題点を解決した表示パネルの駆動装置を
提供すること、特にフレーム周波数が３０Ｈｚ以下のよ
うな低フレーム周波数の走査駆動でのカーソル移動やマ
ウス移動を高速に動画表示することを可能にした表示パ
ネルの駆動装置を提供することにある。
本発明は、走査電極と情報電極とをマトリクス配置して
形成した表示画面を有する表示パネルの走査電極を駆動
する第１の駆動装置および情報電極を駆動する第２の駆
動装置において、第１の駆動装置が表示画面の任意の走
査電極に選択走査信号を印加する部分書き換え走査駆動
が行われるように駆動手段を有する駆動装置に特徴があ
る。
〔実施例〕
く表示装置の構成〉 第１図は表示装置の構成図である。表示パネル１１は走
査電極１１Ｃ１０２４本×情報電極１１Ｓ１２８０本の
マトリクス構造で、これに強誘電性液晶を封入したもの
である。これに出力１２８ｂｉｔの走査電極駆動ＩＣ１
２が８ケと出力１２８ｂｉｔの情報電極駆動ＩＣｌ３が
ｌＯケ、走査電極ｌＩＣおよび情報電極１１Ｓへとそれ
ぞれ接続されている。制御装置１４は走査電極駆動ＩＣ
１２と情報電極駆動ＩＣｌ３の制御と映像データの供給
をなす本体装置１５との通信をそれぞれ司る回路である
。
く走査電極駆動ＩＣのブロック図〉 第２図は、走査電極駆動ＩＣのブロック図で、以下各ブ
ロックの機能を説明する。
レジスタ２１は入力信号ＣＡＯ−ＣＡ６．＊Ｃ８，ＣＷ
ＦＤＯ〜ＣＷＦＤ３．＊ＣＬＴＣＨをＣ３ＣＬＫでサン
プリングし、各信号間のタイミングバラツキを整える回
路である。
スイッチ２２は、ＣＤＩＲによりＣＡＯ〜ＣＡ６を反転
／非反転データに変換し、ＣＡＯ〜ＣＡ６で指定される
アドレスデータ（出力回路選択信号）対出力チャネル（
出力回路）の対応を切り換える回路である。
コンパレータ２３は、アドレスデータ（ＣＡＯ〜ＣＡ６
゜＊　Ｃ８）を保持し、次に入力されるアドレスデータ
と比較して同一出力チャネル選択時固有の制御状態にす
る回路である。
デコーダ１２４は、アドレスデータで指定される出力チ
ャネルを選択する回路である。
セレクタ１２５は、出力チャネルの選択モード（シング
ル−１本選択／デュアル＝隣接２本選択／クワッド壮隣
接４本選択）を選択する回路である。
ラインメモリ２６は、セレクタ１２５の出力データを格
納する回路である。
セレクタ２２７は、デコーダ１　２４で選択される出力
チャネルの出力波形設定データ、ＣＷＦＤＯ・ＣＷＦＤ
Ｉとラインメモリ２６で選択される出力チャネルの出力
波形設定データＣＷＦＤ２・ＣＷＦＤ３　のいずれか一
方を選択する回路である。
デコーダ２２８は、ｌ出力チャネル当たり４値（Ｖｌ・
Ｖ２・Ｖ５・ＶＣ）レベルを出力するが、このうちｌ値
を選択する回路である。
レベルコンバータ２９は、前記各ブロックのディジタル
回路部で発生した制御信号を出力回路用に電圧レベル変
換する回路である。
アウトプ”／）３（１，４値（Ｖｌ　−Ｖ２−　Ｖ５−
　ＶＣ）レベルの液晶駆動波形を発生する回路である。
〈走査電極駆動ＩＣの端子機能〉 第２図における、走査電極駆動ＩＣの入出力端子とその
機能について説明する。
ＭＯ，Ｍｌ、Ｍ２は、選択方式・走査方式を決めるため
のモード設定信号で、それぞれの組合わせで、計６種の
モード設定をする。表１に、その真理値表を示す。（選
択方式・走査方式については後述のく入出力出力動作〉
の項で説明） ＣＷＦＤＯ−ＣＷＦＤ３　は、Ｖｌ−Ｖ２−Ｖ５−ＶＣ
の４値出力波形を設定する２組／２ｂｉｔのデータ信号
で、ＣＷＦＤＯ，ＣＷＦＤＩはデコーダ１２４で選択さ
れる出力チャネルに対しての波形設定データである。Ｃ
ＷＦＤ２．ＣＷＦＤ３はラインメモリ２６で選択される
出力チャネルに対しての波形設定データとしている。表
２にその真理値表を示す。
−表１モード設定表− 一表２出力波形設定表− ＊ＣＬＴＣＨは、アドレスデータＣＡＯ−ＣＡ６　　＊
Ｃ８の取り込みとデコーダ１２４の出力をラインメモリ
２６へ転送するラッチ信号である。
Ｃ３ＣＬＫは、アドレスデータＣＡＯ〜ＣＡ６　＊ＣＳ
と波形設定データＣＷＦＤＯ−ＣＷＦＤ３と＊ＣＬＴＣ
Ｈをサンプリングする信号で、各信号間のタイミングバ
ラツキを画信号で整える。
ＣＡＯ〜ＣＡ６は出力チャネル１２８チヤネルのうちｌ
チャネルを選択するアドレス信号である。
＊Ｃ８はチップの選択信号で、画信号とＣＡＯ〜ＣＡ６
のＩｆ　（ＡＮＤ）で、出力チャネルを選択／非選択を
定める。
＊ＣＣＬＲは、他のロジック入力信号の状態にかかわら
ず、排他的に出力チャネルの出力をＶＣレベルに設定す
る信号である。
ＣＤＩＲは、ＣＡＯ〜ＣＡ６で指定されるアドレスデー
タと出力チャネルの対応を順方向／逆方向とに切り換え
るディレクション信号である。表３にその真理値表を示
す。（００ＨのＨは１６進数を示す、選択方式について
は後述のく入出力動作〉の項で説明する） 一表３アドレスデータと出力チャネル対応ト＊ＣＲＥＳ
ＥＴは、ロジック回路における、パワーＯＮ時の不定状
態を生じないためのリセット（初期化）信号で、パワー
ＯＮと同時にこの機能がはたらき、全出力チャネルはＶ
Ｃレベルとなる。また、パワーＯＮ後でも画信号でリセ
ット状態にすることができる。表４にその真理値表を示
す。
−表４リセット動作表− ＊ＣＴＥＳＴＯ〜＊ＣＴＥＳＴ２は、通常動作状態とテ
ストモードを設定する信号である。通常動作状態は、前
述のロジック信号で当ＩＣを制御できる状態であり、テ
ストモードは全出力チャネルにＶＣレベルを除く他の３
値を他のロジック入力信号よりも優先的に設定できる状
態である。表５にその真理値表を示す。
一表６動作モード表− Ｖｌ、Ｖ２．Ｖ５．ＶＣは、４値の液晶駆動電源ノ入力
端子である。
ＶＤＤはロジック回路部用電源入力である。
ＶＥＥは、出力チャネル回路部用の電源入力である。
ｖＳＳは、ＧＮＤ　（グランド）端子である。
Ｃ１〜Ｃ１２８は、１２８チヤネルの液晶駆動出力チャ
ネルである。
〈走査電極駆動ＩＣの入出力動作〉 モード設定信号ＭＯ−Ｍ２で走査方式と選択方式の組合
わせを設定するが、本実施例では計６種の入出力動作が
可能である。
以下、各入出力動作について説明する。
（１）標準走査方式／シングル選択 当人出力動作は１つのアドレスデータで選択される出力
チャネルは１チヤネルで（シングル選択）、ｌチャネル
の選択期間は１水平走査期間（以下ＩＨと、選択された
出力チャネルは期間ＩＨと称す）においては、他の出力
チャネルの選択期間と重複しない（標準走査）。
第３図に当人出力動作のタイミングチャートを示す。
＊ＣＬＴＣＨの周期をＩＨとしており、これに同期して
ＣＡＯ〜ＣＡ６．　＊Ｃ３が切り換わる。ＣＷＦＤＯ〜
ＣＷＦＤ３は、ＩＨ期間の１／８周期で切り・換わり、
ＩＨ当たり８サイクル（ｐｈｉ〜ｐｈ８）構成で＊ＣＬ
ＴＣＨに同期してＩＨ毎に繰り返される。Ｃ３ＣＬＫは
、これら入力信号の基本クロックとしてはたらき、これ
ら入力信号はＣ３ＣＬＫの立下がりに同期して切り換わ
る。
上記のように入力信号が入力される事により走査電極駆
動ＩＣは、まず、ｔ１部で出力チャネルＣ１を選択しＣ
ＷＦＤＯ，ＣＷＦＤＩで設定される出力電圧レベルを出
力する。次のＬＨ（ｔ２部）では、＊ＣＬＴＣＨに同期
してアドレスデータがＣｍに切り換わったので出力チャ
ネルＣｍを選択してＣＷＦＤＯ，ＣＷＦＤＩで設定され
る出力電圧レベルを出力する。一方、出力チャネルＣ１
は非選択状態となりＶＣレベルを出力する。
（２）標準走査／デュアル選択 光入出力動作は、１つのアドレスデータで選択される出
力チャネルは隣り合う２チヤネルで（デュアル選択）、
２チヤネルの選択期間はＩＨとし、選択された出力チャ
ネルは期間ＩＨにおいては他の出力チャネルの選択期間
と重複しない（標準走査）。
隣り合う２チヤネルの関係は、ＣＤＩＲ＝Ｌレベルの時
、アドレスデータは必ず偶数値（ＣＡＯ＝Ｌレベル）と
し、これと同時に選択される出力チャネルは“偶数値子
ｌ”のチャネルとなる。またＣＤＩＲ＝Ｈレベルの時は
、アドレスデータは必ず奇数値（ＣＡＯ＝Ｈレベル）と
し、これと同時に選択される出力チャネルは“奇数値＋
１”の出力チャネルとなる。（デュアル選択） 第４図に光入出力動作のタイミングチャートを示す。＊
ＣＬＴＣＨの周期をＬＨとしており、これに同期してＣ
ＡＯ−ＣＡ６．、＊Ｃ３ｉ）＜切り換ワル。ＣＷＦＤＯ
。
ＣＷＦＤＩはＩＨ初期間１／８周期で切り換わり、ＩＨ
当たり８サイクル（ｐｈ　１〜ｐｈｓ）構成で＊ＣＬＴ
ＣＨに同期してＩＨ毎に繰り返される。Ｃ３ＣＬＫはこ
れら入力信号の基本クロックとしてはたらき、これら入
力信号はＣ３ＣＬＫの立下りに同期して切り換わる。
ＣＤＩＲ＝　Ｌレベルの時において、上記のように入力
信号が入力される事により、走査電極駆動ＩＣは、まず
、ｔ１部で出力チャネルＣ１を選択し、ＣＷＦＤＯ。
ＣＷＦＤＩで設定される出力電圧レベルを出力チャネル
ＣＩとＣ】＋１に出力する。次のＩＨ（ｔ２部）では、
＊ＣＬＴＣＨに同期してアドレスデータがＣｍに切り換
わったので、出力チャネルＣｍを選択してＣＷＦＤＯ，
ＣＷＦＤＩで設定される出力電圧レベルを出力チャネル
ＣｍとＣｍ＋１に出力する。−力出力チャネルＣ１とＣ
Ｉ　＋　１は、非選択状態となりＶＣレベルを出力する
。
（３）標準走査／クワッド選択 光入出力動作は、１つのアドレスデータで選択される出
力チャネルは、隣り合う４チヤネルで（クワッド選択）
、４チヤネルの選択期間はＩＨとし、選択された出力チ
ャネルは期間ＩＨにおいては他の出力チャネルの選択期
間と重複しない（標準走査）。
隣り合う４チヤネルの関係は、ＣＤＩＲ＝Ｌレベルの時
、アドレスデータは必ず偶数値（ＣＡＯとＣＡＩ　＝Ｌ
レベル）とし、これと同時に選択される出力チャネルは
“偶数値＋１”偶数値＋２”偶数値＋３”の出力チャネ
ルとなる。また、ＣＤＩＲ＝　Ｈレベルの時はアドレス
データは必ず奇数値（ＣＡＯとＣＡＩ＝Ｈレベル）とし
、これと同時に選択される出力チャネルは”奇数値＋１
”奇数値＋２”奇数値＋３”の出力チャネルとなる。（
クワッド選択）第５図に光入出力動作のタイミングチャ
ートを示す。ＫＣＬＴＣＨの周期をＩＨとしており、こ
れに同期してＣＡＯ〜ＣＡ６．＊Ｃ８が切り換わる。Ｃ
ＷＦＤＯ。
ＣＷＦＤＩはＩＨ初期間１／８周期で切り換わり、ＩＨ
当たり８サイクル（ｐｈｉ〜ｐｈ８）構成で、＊ＣＬＴ
ＣＨに同期してＩＨ毎に繰り返される。Ｃ３ＣＬＫはこ
れら入力信号の基本クロックとしてはたらき、これら入
力信号はＣ３ＣＬＫの立下りに同期して切り換わる。
ＣＤＩＲ＝Ｌレベルの時において、上記のように入力信
号が入力される事により、走査電極駆動ＩＣはまず、ｔ
１部で出力チャネルＣ１を選択し、ＣＷＦＤＯ。
ＣＷＦＤＩで設定される出力電圧レベルを出力チャネル
Ｃ１とＣ１＋１とＣＩ　＋２とＣＩ　＋　３に出力する
。
次のＩＨ（ｔ２部）では、＊ＣＬＴＣＨに同期してアド
レスデータがＣｍに切り換わったので、出力チャネルＣ
ｍを選択してＣＷＦＤＯ，ＣＷＦＤＩで設定される出力
電圧レベルを出力チャネルＣｍとＣｍ　＋１とＣｍ＋２
とＣｍ＋３に出力する。−力出力チャネルＣＩとＣ１＋
２とＣ】＋３は非選択状態となりＶＣレベルを出力する
。
（４）二重走査／シングル選択 光入出力動作は、１つのアドレスデータで選択される出
力チャネルは１チヤネルで（シングル選択）、１チヤネ
ルの選択期間は連続する２水平走査期間（以下２Ｈと称
す）となり、この２Ｈ期間中の後半ＩＨは次のアドレス
データで選択される出力チャネルと重複する（二重走査
）。
第６図に光入出力動作のタイミングチャートを示す。＊
ＣＬＴＣＨの周期をＩＨとしており、これに同期してＣ
ＡＯ〜ＣＡ６．＊Ｃ８が切り換わる。ＣＷＦＤＯ〜ＣＷ
ＦＤ３はＩＨ初期間１／８周期で切り換わり、ＩＨ当た
り８サイクル（ｐｈ　ｉ〜ｐｈ８）構成で、＊ＣＬＴＣ
Ｈに同期してＩＨ毎に繰り返される。Ｃ３ＣＬＫはこれ
ら入力信号の基本クロックとしてはたらき、これら入力
信号はＣ３ＣＬＫの立下りに同期して切り換わる。上記
のように入力信号が入力される事により走査電極駆動Ｉ
Ｃは、まず、ｔ１部で出力チャネルＣＩを選択し、ＣＷ
ＦＤＯ，ＣＷＦＤＩで設定される出力電圧レベルを出力
チャネルＣＩに出力する。次のＬＨ（ｔ２部）で、＊Ｃ
ＬＴＣＨに同期してアドレスデータがＣｍに切り換わり
、出力チャネルＣｍを選択してＣＷＦＤＯ，ＣＷＦＤＩ
で設定される出力電圧レベルを出力チャネルＣｍに出力
する。一方、出力チャネルＣＩはｔ２部でもｔ１部に引
き続き選択されており、ＣＷＦＤ２．ＣＷＦＤ３で設定
される出力電圧レベルを出力チャネルＣＩに出力する。
更に次のＩＨ（ｔ３部）で、＊ＣＬＴＣＨに同期してア
ドレスデータがＣｎに切り換わり、出力チャネルＣｎを
選択してＣＷＦＤＯ，ＣＷＦＤＩで設定される出力電圧
レベルを出力チャネルＣｎに出力する。同時にｔ３部で
は、出力チャネルＣｍがｔ２部から引き続き選択された
状態で、ＣＷＦＤ２．ＣＷＦＤ３で設定される出力電圧
レベルを出力チャネルＣｍに出力する。更に同時に、出
力チャネルＣＩは非選択状態となり、ＶＣレベルを出力
する。
（５）二重走査／デュアル選択 光入出力動作は、１つのアドレスデータで選択される出
力チャネルは隣り合う２チヤネル（デュアル選択）で、
２チヤネルの選択期間は連続する２Ｈである。この２Ｈ
期間中隣り合う２チヤネルの関係は、ＣＤＩＲ＝　Ｌレ
ベルの時、アドレスデータは必ず偶数値（ＣＡＯ＝Ｌレ
ベル）とし、これと同時に選択される出力チャネルは“
偶数値子ドの出力チャネルとなる。また、ＣＤＩＲ＝Ｈ
レベルの時、アドレスデータは必ず奇数値（ＣＡＯ＝Ｈ
レベル）とし、これと同時に選択される出力チャネルは
“奇数値＋１”の出力チャネルとなる。２Ｈ期間中の後
半ＩＨは、次のアドレスデータで選択される２チヤネル
と重複する（二重走査）。
第７図に光入出力動作のタイミングチャートを示す。
＊ＣＬＴＣＨの周期をＩＨとしており、これに同期して
ＣＡＯ−ＣＡ６．＊Ｃ３が切り換わる。ＣＷＦＤＯ〜Ｃ
ＷＦＤ３は、ＩＨ初期間１／８周期で切り換わりＩＨ当
たり８サイクル（ｐｈｉ〜ｐｈｓ）構成で、＊ＣＬＴＣ
Ｈに同期してＩＨ毎に繰り返される。Ｃ３ＣＬＫはこれ
ら入力信号の基本クロックとしてはたらき、これら入力
信号はＣ３ＣＬＫの立下りに同期して切り換わる。
例えば、ＣＤＩＲ＝Ｌレベルの時において、上記のよう
に入力信号が入力される事により走査電極駆動ＩＣは、
まず、ｔ１部で出力チャネルＣ１を選択し、ＣＷＦＤＯ
ＣＷＦＤＩで設定される出力電圧レベルを出力チャネル
ＣＩとＣＩ＋１に出力する。次のＬＨ（ｔ２部）で、＊
ＣＬＴＣＨに同期してアドレスデータがＣｍに切り換わ
り、出力チャネルＣｍを選択してＣＷＦＤＯ，ＣＷＦＤ
Ｉで設定される出力電圧レベルを出力チャネルＣｍとＣ
ｍ　＋１に出力する。一方、出力チャネルＣ１とＣＩ　
＋１はｔ２部でもｔ１部に引き続き選択されており、Ｃ
ＷＦＤ２．ＣＷＦＤ３で設定される出力電圧レベルを出
力チャネルＣＩとＣＩ　＋　１に出力する。更に次のＬ
Ｈ（ｔ３部）では、＊ＣＬＴＣＨに同期してアドレスデ
ータがＣｎに切り換わり出力チャネルＣｎを選択してＣ
ＷＦＤＯ，ＣＷＦＤＩで設定される出力電圧レベル、を
出力チャネルＣｎとＣｎ＋１に出力する。同時にｔ３部
では、出力チャネルＣｍとＣｍ＋１がｔ２部から引き続
き選択された状態で、ＣＷＦＤ２．ＣＷＦＤ３で設定さ
れる出力電圧レベルを出力チャネルＣｍとＣｍ＋１に出
力する。更に同時に出力チャネルＣＩとＣＩ＋１は非選
択状態となりＶＣレベルを出力する。
（６）二重走査／クワッド選択 当人出力動作は、１つのアドレスデータで選択される出
力チャネルは連続する４チヤネルで（クワッド選択）、
４チヤネルの選択期間は２Ｈである。この２Ｈ期間中、
連続する４チヤネルの関係は、ＣＤＩＲ；Ｌレベルの時
、アドレスデータは必ず偶数値ＣＡＯ。
ＣＡＬ＝Ｌレベル）とし、これと同時に選択される出力
チャネルは“偶数値＋１”と“偶数値＋２°と“偶数値
＋３″の出力チャネルとなる。また、ＣＤＩＲ＝Ｈレベ
ルの時は、アドレスデータは必ず奇数値（ＣＡＯ，ＣＡ
１＝Ｈレベル）とし、これと同時に選択される出力チャ
ネルは“奇数値＋１”と“奇数値＋２”と“奇数値＋３
”の出力チャネルとなる。
２Ｈ期間中の後半１）（は、次のアドレスデータで選択
される２チヤネルと重複する（二重走査）。
第８図に当人出力動作のタイミングチャートを示す。＊
ＣＬＴＣＨの周期をＩＨとしており、これに同期してＣ
ＡＯ〜ＣＡ６．＊Ｃ３が切り換わる。ＣＷＦＤＯ〜ＣＷ
ＦＤ３は、ＩＨ期間の１／８周期で切り換わり、ＩＨ当
たり８サイクル（ｐｈｉ−ｐｈ８）構成で、＊ＣＬＴＣ
Ｈに同期してＩＨ毎に繰り返される。Ｃ３ＣＬＫはこれ
ら入力信号の基本クロックとしてはたらき、これら入力
信号は、Ｃ３ＣＬＫの立下りに同期して切り換わる。
例えば、ＣＤＩＲ＝Ｌレベルの時において、上記のよう
に入力信号が、入力される事により、走査電極駆動ＩＣ
は、まず、ｔ１部で出力チャネルＣＩを選択し、ＣＷＦ
ＤＯ，ＣＷＦＤＩで設定される出力電圧レベルを出力チ
ャネルＣ１とＣＩ　＋　１と０１＋２とＣＩ　＋３に出
力する。次のＩＨ（ｔ２部）で、＊ＣＬＴＣＨに同期し
てアドレスデータがＣｍに切り換わり、出力チャネルＣ
ｍを選択してＣＷＦＤＯ，ＣＷＦＤＩで設定される出力
電圧レベルを出力チャネルＣｍとＣｍ＋ｌとＣｍ＋２と
Ｃｍ＋３に出力する。一方、出力チャネルＣ１とＣＩ　
＋１とＣ１＋２と０１＋３はｔ２部でもｔ１部に引き続
き選択されており、ＣＷＦＤ２゜ＣＷＦＤ３で設定され
る出力電圧レベルを出力チャネルＣＩとＣＩ＋１とＣＩ
　＋　２とＣＩ　＋　３に出力する。
更に次のＩＨ（ｔ３部）では、＊ＣＬＴＣＨに同期して
アドレスデータがＣｎに切り換わり、出力チャネルＣｎ
を選択してＣＷＦＤＯ，ＣＷＦＤＩで設定される出力電
圧レベルを出力チャネルＣｎとＣｎ＋１とＣｎ＋２とＣ
ｎ＋３に出力する。同時にｔ３部では、出力チャネルＣ
ｍとＣｍ＋１とＣｍ＋２とＣｍ＋３がｔ２部から引き続
き選択された状態で、ＣＷＦＤ２．ＣＷＦＤ３で設定さ
れる出力電圧レベルを出力チャネルＣｍとＣｍ＋１とＣ
ｍ＋２とＣｍ＋３に出力する。更に同時に出力チャネル
ＣＩと０１＋１と０１＋２とＣＩ　＋３は非選択状態と
なりＶＣレベルを出力する。
以上６つの動作モードにおける本実施例での動作速度、
動作電圧は以下の通りである。
Ｃ３ＣＬＫ　＝　１６０ｋＨｚ　　　＊　ＣＬＴＣＨ＝
　２０ｋＨｚＣＡい−ＣＡ６．　＊　Ｃ５＝　ｔｏ七　
　Ｃ苗’ＤＯ−Ｃ１狂圓＝澗凸ＶＥＥ＝４０Ｖ　　　　
ＶＤＤ＝５Ｖ　　　　　ＶＳＳ＝ＧＶｖｉ＝ａａｖ　　
　Ｖ２＝２Ｖ　　　　Ｖ６＝２ＥＬＩＶ　　　　ＶＣ＝
２０Ｖ〈情報電極駆動ＩＣのブロック図〉 第９図は情報電極駆動ＩＣのブロック図で、以下各ブロ
ックの機能を説明する。
レジスタ９１は、入力信号５ＷＦＤＯ〜５ＷＦＤ３゜＊
５ＬＴＣＨを５ＳＣＬＫでサンプリングし、各信号間の
タイミングバラツキを整える回路である。シフトレジス
タ９２は、画像データをサンプリングするのに必要なサ
ンプリングクロックを発生する回路である。スイッチ９
３は、画像データのサンプリング順番（左シフト／右シ
フト）を切り換える回路である。
コントロール９４は、当ＩＣが画像データをサンプリン
グ可能な状態（イネーブル状態）と、サンプリング不可
の状態（ディセーブル状態）に制御する回路である。
ラインメモリ１９５は、画像データ１２８ケをサンプル
／ホールドする回路である。
ラインメモリ２９６は、ラインメモリ１出力を格納する
回路である。セレクタ９７は、ラインメモリ２に格納さ
れた画像データが、Ｌレベルの時の出力波形設定データ
５ＷＦＤＯ，５ＷＦＤＩとＨレベルの時の出力波形設定
データ５ＷＦＤ２．５ＷＦＤ３のどちらかを選択する回
路である。
デコーダ９８は、１出力チヤネル当たり３値（Ｖ３・ｖ
４・ＶＣ）レベルを出力するが、このうち１値を選択す
る回路である。
レベルコンバータ９９は、前記各ブロックのディジタル
回路部で発生した制御信号を出力回路用に電圧レベルを
変換する回路である。
アウトプット１００ハ、３値（Ｖ３−Ｖ４−ＶＣ）　レ
ベルの液晶駆動波形を発生する回路である。
〈情報電極駆動ＩＣの端子機能〉 第９図における情報電極駆動ＩＣの入出力端子とその機
能について以下説明する。
ＩＤＯ〜ＩＤ７は、８ｂｉｔパラレルの画像データ信号
である。
５ＣＬＫは、画像データ信号ＩＤＯ〜ＩＤ７の転送用ク
ロックである。また、シフトレジスタ９２のシフト用ク
ロックでもある。
ＳＤＩは、シフトレジスタ９２のシリアルデータ入力信
号である。
ＳＤＯは、シフトレジスタ９２発生し、コントロール回
路を介したシリアルデータ出力信号で、ＩＣの縦続接続
する際にカスケード信号となる。
５ＷＦＤＯ〜５ＷＦＤ３は、Ｖ３−Ｖ４−ＶＣの３値出
力波形を設定する２組／２ｂｉｔのデータ信号で、５Ｗ
ＦＤＯと５ＷＦＤＩは、画像データがＬレベルの時の出
力電圧レベルを設定する信号となる。また、５ＷＦＤ２
と５ＷＦＤ３は、画像データがＨレベルの時の出力電圧
レベルを設定する信号となる。表７にその真理値表を示
す。
一表７出力波形設定表− ＊５ＬＴＣＨは、ラインメモリ１９５でサンプリングし
た画像データをラインメモリ２９６へ転送するラッチ信
号です。
５ＳＣＬＫは、波形設定データ５ＷＦＤＯ−８ＷＦＤ３
゜＊５ＬＴＣＨをサンプリングクロック信号で、各信号
間のタイミングバラツキを当信号で整える。
５ＤＩＲは、画像データのサンプリング順番（左シフト
／右シフト）を設定する信号で、これにより画像データ
と出力チャネルの対応が定まる。表８にその対チャネル
シフト順番を示す。
（後述の入出力動作説明の項で、より詳細に説明）＊５
ＣＬＫは、他のロジック入力信号の状態にかかわらず、
排他的に出力チャネルの出力をＶＣレベルに設定する信
号である。
５ＲＥＳＥＴは、ロジック回路におけるパワー０８時の
不定状態を生じないためのリセット（初期化）信号で、
パワーＯＮと同時にこの機能がはたらき、全出力チャネ
ルはＶＣレベルを出力する。またパワーＯＮ後でも当信
号でリセット状態にすることができる。表９にその真理
値表を示す。
＊５ＴＥＳＴＯ，＊５ＴＥＳＴＩは、通常動作状態とテ
ストモードを設定する信号である。通常動作状態は、前
述のロジック信号で当ＩＣを制御できる状態であり、テ
ストモードは、全出力チャネルにＶＣレベルを除（他の
２値を他のロジック入力信号よりも優先的に設定できる
状態である。
表１０にその真理値表を示す。
ｖ３・Ｖ４・ＶＣは３値の液晶駆動電源の入力端子であ
る。
ＶＤＤは、ロジック回路部用電源入力である。
ＶＥＥは、出力チャネル回路部用の電源入力である。
ＶＳＳは、ＧＮＤ　（グランド）端子である。
５ｌ−３１２８は、１２８チヤネルの液晶駆動出力チャ
ネルである。
〈情報電極駆動ＩＣの入出力動作〉 当ＩＣの主な動作は、画像データのサンプリング動作と
液晶駆動の動作に大別される。前者は高速動作で、後者
は低速動作で、両者はそれぞれ独立に動作する。
以下、入出力動作について説明する。
第１Ｏ図に画像データサンプリング期間内の動作を示す
。ＳＤＩは５ＣＬＫの立ち下りに同期した５ＣＬＫＩ周
期幅のＨレベルパルスである。ＩＤ０−ＩＤ７はＳＣＩ
、にの立ち下りに同期して切り換わり、画像データの先
頭（ｄｉ−ｄ８）がＳＤＩのＨレベルパルスに合わせた
タイミングで入力される。ここで、画像データと出力チ
ャネルの対応は、表１１のようになる。
５ＤＩＲ＝Ｌレベルの時 ｄｉ　　　　ｄ２　　　・・・ｄ７　　　　＝　　　Ｓ
Ｉ　　　Ｓ２・・・５７ｄ１２１　　　ｄ１２２−−−
　ｄ１２８　　＝　　５１２１　　５１２２−−−５１
２８ＳＤＩＲ＝Ｈレベルの時 ｄｉ　　　　ｄ２　−−−ｄ７　　　　＝　　　５１２
８　　５１２７−−−５１２１ｄ１２１　　　ｄ１２２
−−−　ｄ１２８　　＝　　　Ｓ８　　Ｓ７−−−　Ｓ
ｌ−表１１画像データと出力チャネルの対応−８ＤＯは
ＳＤＩのＨレベルパルスに対して、５ＣＬＫの１６サイ
クル後に５ＣＬＫの１周期幅のＨレベルパルスを出力す
る。このＳＤＯ信号はＩＣの縦続接続の時、次段のＩＣ
のＳＤＩ端子に接続し、カスカード信号となる。更に詳
しくは、前述のごとく、ＳＤＩ信号が入力されると、そ
の時点から当ＩＣは画像データサンプリング開始となり
、５ＣＬＫ１６サイクル後（画像データ１２８ケサンプ
リング後）まで動作し、ＳＤＯ信号出力直後より画像デ
ータのサンプリングに関与する回路（例えばシフトレジ
スタ９２、コントロール９４、スイッチ９３、ラインメ
モリ１９５等）が停止する。
次に、第１１図に液晶駆動出力タイミングの動作を示す
。
＊５ＬＴＣＨの周期を１水平走査期（以下ＩＨと称す）
としており、画像データのサンプリング動作終了後に＊
５ＬＴＣＨのＬレベルが位置する。５ＷＦＤＯ〜５ＷＦ
Ｄ３はＩＨ期間内を１ｌ８周期で切り換わっており、Ｉ
Ｈ当たり８サイクル（ｐｈ　１〜ｐｈ８）構成で、＊５
ＬＴＣＨに周期してＩＨ毎に繰り返される。
５ＳＣＬＫは、これら入力信７．−ｒ−、基本ブロック
で、入力信号は５ＳＣＬＫの立ち下りに同期して切り換
わる。
当ＩＣは、ＩＨ前（ｔ１部）でラインメモリ１９５にサ
ンプリングした画像データを、＊５ＬＴＣＨのレベルで
立ち上る５ＳＣＬＫの立ち上り部から、＊５ＬＴＣＨの
立ち上り部の期間（ｔ３）でラインメモリ２９６へ転送
する。ここで出力チャネルＳｎに対して画像データがＬ
レベルの時は、５ＷＦＤＯと５ＷＦＤＩで設定される出
力電圧レベルを出力し、Ｈレベルの時は、５ＷＦＤ２．
５ＷＦＤ３で設定される出力電圧レベルを出力します。
この動作中は、同時に次のＩＨの画像データのサンプリ
ング期間となる。正確には＊５ＬＴＣＨの立ち上りから
次の＊５ＬＴＣＨＬレベル期間中の５ＳＣＬＫ立ち上り
までの期間（ｔ２部）で以上、本実施例における動作速
度、動作電圧は以下の通り。
５ＳＣＬＫ　＝　ｌ協凸　　＊　５ＬＴＣＨ＝　２０ｋ
ＨｚＳＷＦＤＯ−５ＷＦＤ３　＝　８０ｋＨｚ　　５Ｃ
ＬＫ　＝　１０ＭＨｚ■〜ＩＤ７　＝　５Ｖ七 ＶＥＥ　＝　４０Ｖ　　　ＶＤＤ　＝　５Ｖ　　ＶＳＳ
　＝　０ＶＶ３　＝　２７．４Ｖ　　　Ｖ４　＝　１２
．６Ｖ　　ＶＣ＝　２０Ｖ〈走査電極駆動ＩＣ対情報電
極駆動ＩＣの入出力タイミング〉 第１２図に走査電極駆動ＩＣと情報電極駆動ＩＣの動作
タイミング関係の一列を示す。ここでは、二重走査／シ
ングル選択の動作モードを例にして説明する。両ＩＣの
入力信号を前述した入出力動作のように入力する。両Ｉ
Ｃの入力タイミング関係は、Ｃ３ＣＬＫと５ＳＣＬＫ　
＊ＣＬＴＣＨと＊５ＬＴＣＨ，ＣＷＦＤＯ〜３と＊５Ｗ
ＦＤＯ〜３のそれぞれ同位相にする。したがって両ＩＣ
の出力タイミング関係はＣ３ＣＬＫと５ＳＣＬＫもしく
は＊ＣＬＴＣＨと＊５ＬＴＣＨで互いに同期した出力電
圧レベルが出力される。このように両ＩＣのコンビネー
ションをとることにより、まず、ｔ２部で走査電極駆動
ＩＣは出力チャネルＣ１を選択し、ＣＷＦＤＯ，ＣＷＦ
ＤＩで設定される出力電圧レベルを出力チャネルＣＩに
出力する。一方、情報電極駆動ＩＣは、ＩＨ前（ｔ１部
）でラインメモリ１９５にサンプリングした画像データ
を＊５ＬＴＣＨのＬレベル部で立ち上る５ＳＣＬＫの立
ち上り部から＊５ＬＴＣＨの立ち上り部の期間（ｔ５部
）でラインメモリ２９６へ転送し、この画像データと５
ＷＦＤＯ〜５ＷＦＤ３との関係で設定される出力電圧レ
ベルを出力する（Ｓｎ）。
この時、同時に次のＬＨの画像データをサンプリングし
ている（ｔ６部）。次のＩＨ（ｔ３部）で、アドレスデ
ータがＣｍに切り換わり、出力チャネルＣｍを選択して
ＣＷＦＤＯ，ＣＷＦＤＩで設定される出力電圧レベルを
出力チャネルＣｍに出力する。出力チャネルＣＩはｔ３
部でもｔ２部に引き続き選択されており、ＣＷＦＤ２．
ＣＷＦＤ３で設定される出力電圧レベルを出力する。一
方、情報電極駆動ＩＣはＩＨ前（ｔ２部）でサンプリン
グした画像データに更新され、ｔ２部同様な動作を繰り
返す（Ｓｎ）。
この時、同時に次のＩＨの画像データをサンプリングし
ている、 更に次のＩＨ（ｔ４部）で、アドレスデータがＣｎに切
り換わり、出力チャネルＣｎを選択してＣＷＦＤＯ。
ＣＷＦＤＩで設定される出力電圧レベルを出力チャネル
Ｃｎに出力する。出力チャネルＣｍはｔ４部でも引き続
き選択されており、ＣＷＦＤ２．ＣＷＦＤ３で設定され
る出力電圧レベルを出力する。更に同時に出力チャネル
Ｃ１は非選択状態となり、ＶＣレベルを出力する。
一方、情報電極選択ＩＣはＩＨ前（ｔ３部）でサンプリ
ングした画像データに更新され、”２部同様な動作を繰
り返す。（Ｓｎ） 以上のようなタイミングで両ＩＣを動作させる事により
、所望の駆動波形を走査電極と情報電極に本実施例の動
作速度、動作電圧は以下の通りである。
＊　Ｃ３ＣＬＫ　＝　１６０ｋＨｚ　　　＊ＣＬＴＣＨ
＝　２０ｋＨｚＣＡＯ〜ＣＡ６．　＊　Ｃ５＝　１．０
ｋＨｚ　　　ＣＶＩ／ＦＤＯ〜ＣＷＦＤ３　＝　８０ｋ
ＨｚＳＳＣＬＫ　＝　１６０ｋＨｚ　　　＊　５ＬＴＣ
Ｈ＝　２０１ｄ（ｚＳＷＦＤＯ−５ＷＦＤ３　＝　８０
１ｄ（ｚ　　　５ＣＬＫ　＝　ｌＯＭＨｚＩＤＯ〜ＩＤ
７　＝　５ＭＨｚ ＶＥＥ　＝　４０Ｖ　　　ＶＤＤ　＝　５Ｖ　　　ＶＳ
Ｓ　＝　０ＶＶ１＝３８Ｖ　　　Ｖ２＝２Ｖ　　　Ｖ３
＝２７．４Ｖ　　　Ｖ４＝１２．６ＶＶ５＝２８．ＩＶ
　　　　ＶＣ＝２０Ｖ〔発明の効果〕 本発明によれば、部分書換え駆動と全表示画面走査駆動
との両立が表現ができ、低フレーム周波数における部分
的動画表示を高速化できる。
【図面の簡単な説明】
第１図は、本発明の装置を表わすブロック図である。第
２図は、本発明で用いた走査電極駆動ＩＣのブロック図
である。第３図は、本発明で用いた標準走査／シングル
選択を表わすタイミングチャート図である。第４図は、
本発明で用いた標準走査／デユアル選択を表わすタイミ
ングチャート図である。 第５図は、本発明で用いた標準走査／クワッド選択を表
わすタイミングチャート図である。第６図は、本発明で
用いた二重走査／シングル選択を表わすタイミングチャ
ート図である。第７図は、本発明で用いた二重走査／デ
ュアル選択を表わすタイミングチャート図である。第８
図は、本発明で用いた二重走査／クワッド選択を表わす
タイミングチャート図である。第９図は、本発明で用い
た情報電極駆動ＩＣのブロック図である。第１０図は、
本発明で用いた画像データサンプリング期間内の動作を
表わすタイミングチャート図である。第１１図は、本発
明で用いた液晶駆動出力タイミング図である。第１２図
は、本発明で用いた走査電極駆動ＩＣと情報電極駆動Ｉ
Ｃの動作タイミング図である。 ２日 第 ３ 図 第５（２） 先 α 目 第６回 晃 ７ 冒 第９ 因 第Ｓ図 第 ０ 口 ＵＴ１〔 コＣＩＥＩつ＝］＝ 一一一口］− 第 １

Claims (13)

    【特許請求の範囲】
  1. （１）走査電極と情報電極とをマトリクス配置として形
    成した表示画面を有する表示パネルの走査電極を駆動す
    る第１の駆動装置および情報電極を駆動する第２の駆動
    装置において、第１の駆動装置が表示画面の任意の第１
    走査電極と任意の第２走査電極にそれぞれ同時に選択走
    査信号を印加して、部分書込み走査駆動の手段を有する
    ことを特徴とする駆動装置。
  2. （２）前記第１の駆動装置が、走査電極１本１本の全て
    に番地（アドレス）を割り当て、アドレス指定信号で任
    意の第１走査電極と任意の第２走査電極を選択する手段
    を有する請求項（１）の駆動装置。
  3. （３）前記第１の駆動装置が出力回路ｎ個およびこれを
    制御する回路を有する集積回路である請求項（１）の駆
    動装置。
  4. （４）集積回路選択信号と出力回路ｎ個のうち１個を選
    択する出力回路選択信号とで構成される前記アドレス指
    定信号により、任意の第１走査電極と任意の第２走査電
    極を選択する手段を有する請求項（１）の駆動装置。
  5. （５）任意の第１走査電極と任意の第２走査電極を選択
    する手段として、コード変換回路（デコーダ）を設けて
    いる請求項（１）の駆動装置。
  6. （６）前記出力回路選択信号が出力回路数ｎ個の時、ｌ
    ｏｇ２ｎ≦２＾ｍで示される出力回路選択信号数ｍ、も
    しくはｍ個のデータとする請求項（４）の駆動装置。
  7. （７）前記第１走査電極及び第２走査電極は連続する２
    水平走査期間中選択する請求項（１）の駆動装置。
  8. （８）第１走査電極の選択期間と第２走査電極の選択期
    間は互いに１水平走査期間、選択期間が同相（同時選択
    期間）とする請求項（１）の駆動装置。
  9. （９）前記第１走査電極の選択期間及び第２走査電極の
    選択期間のうち、１水平走査期間分は前記アドレス指定
    信号により、コード変換回路を通して選択され、もう１
    水平走査期間分は、コード変換回路出力を取り込み保持
    するラインメモリ回路で選択する請求項（１）の駆動装
    置。
  10. （１０）出力回路選択信号対出力回路の対応が順方向対
    応と逆方向対応とに、それぞれ切り換える手段を有する
    請求項（１）の駆動装置。
  11. （１１）選択状態切換信号により、任意の第１走査電極
    のみを選択印加する手段を有する請求項（１）の駆動装
    置。
  12. （１２）前記表示パネルは、のぞましくはメモリ性を有
    するパネルである請求項（１）の駆動装置。
  13. （１３）前記、のぞましくはメモリ性を有するパネルは
    走査電極と情報電極との間に強誘電性液晶を封入した表
    示パネルである請求項（１２）の駆動装置。
JP2100775A 1990-04-16 1990-04-16 表示装置 Expired - Fee Related JP2941883B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2100775A JP2941883B2 (ja) 1990-04-16 1990-04-16 表示装置
EP91106034A EP0452870B1 (en) 1990-04-16 1991-04-15 Display apparatus and driving circuit
AT91106034T ATE148576T1 (de) 1990-04-16 1991-04-15 Anzeigegerät und treiberschaltung
DE69124408T DE69124408T2 (de) 1990-04-16 1991-04-15 Anzeigegerät und Treiberschaltung
KR1019910006077A KR940005238B1 (ko) 1990-04-16 1991-04-16 표시장치 및 구동회로
US08/452,010 US5898417A (en) 1990-04-16 1995-05-26 Display apparatus and driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2100775A JP2941883B2 (ja) 1990-04-16 1990-04-16 表示装置

Publications (2)

Publication Number Publication Date
JPH03296718A true JPH03296718A (ja) 1991-12-27
JP2941883B2 JP2941883B2 (ja) 1999-08-30

Family

ID=14282856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2100775A Expired - Fee Related JP2941883B2 (ja) 1990-04-16 1990-04-16 表示装置

Country Status (6)

Country Link
US (1) US5898417A (ja)
EP (1) EP0452870B1 (ja)
JP (1) JP2941883B2 (ja)
KR (1) KR940005238B1 (ja)
AT (1) ATE148576T1 (ja)
DE (1) DE69124408T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
KR100499431B1 (ko) * 1996-08-19 2005-11-04 세이코 엡슨 가부시키가이샤 액정 장치의 구동방법
TWI267049B (en) * 2000-05-09 2006-11-21 Sharp Kk Image display device, and electronic apparatus using the same
JP2002123208A (ja) * 2000-10-13 2002-04-26 Nec Corp 画像表示装置およびその駆動方法
JP2008076668A (ja) * 2006-09-20 2008-04-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367924A (en) * 1980-01-08 1983-01-11 Clark Noel A Chiral smectic C or H liquid crystal electro-optical device
US4709995A (en) * 1984-08-18 1987-12-01 Canon Kabushiki Kaisha Ferroelectric display panel and driving method therefor to achieve gray scale
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
EP0237809B1 (en) * 1986-02-17 1993-10-06 Canon Kabushiki Kaisha Driving apparatus
DE3786614T2 (de) * 1986-08-18 1993-12-02 Canon Kk Anzeigevorrichtung.
JP2612267B2 (ja) * 1987-03-31 1997-05-21 キヤノン株式会社 表示制御装置
US5049865A (en) * 1987-10-29 1991-09-17 Nec Corporation Display apparatus
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
FR2627308B1 (fr) * 1988-02-15 1990-06-01 Commissariat Energie Atomique Procede de commande d'un ecran d'affichage matriciel permettant d'ajuster son contraste et dispositif pour la mise en oeuvre de ce procede
EP0355693B1 (en) * 1988-08-17 1995-04-12 Canon Kabushiki Kaisha Display apparatus

Also Published As

Publication number Publication date
EP0452870A2 (en) 1991-10-23
KR940005238B1 (ko) 1994-06-15
US5898417A (en) 1999-04-27
DE69124408T2 (de) 1997-06-26
KR910018965A (ko) 1991-11-30
EP0452870A3 (en) 1992-09-16
JP2941883B2 (ja) 1999-08-30
DE69124408D1 (de) 1997-03-13
ATE148576T1 (de) 1997-02-15
EP0452870B1 (en) 1997-01-29

Similar Documents

Publication Publication Date Title
JP4218249B2 (ja) 表示装置
US5321419A (en) Display apparatus having both refresh-scan and partial-scan
CN101248481B (zh) 显示装置、显示方法、显示监视器和电视接收机
US7499010B2 (en) Display, driver device for same, and display method for same
JPH03296718A (ja) 表示装置
EP0607598A1 (en) Method and apparatus for liquid crystal display
JP3182070B2 (ja) 液晶素子及び液晶素子の駆動方法
US5675354A (en) Liquid crystal apparatus
JP3635587B2 (ja) 画像表示装置
JP2001201763A (ja) 液晶表示装置
JP2003044015A (ja) 電気光学装置および電子機器
US6359600B1 (en) Matrix display device for displaying a lesser number of video lines on a greater number of display lines
JP2002132220A (ja) 液晶表示装置の画像表示方法及び液晶表示装置
JP3124059B2 (ja) 液晶テレビジョンの表示方式
JPH02131286A (ja) 表示装置及び駆動装置
JP2635967B2 (ja) 強誘電性液晶デバイスの駆動方法
JP2717014B2 (ja) 表示装置の駆動方法
JP2001100688A (ja) 表示装置の駆動方法および駆動回路
JPH065927B2 (ja) 液晶テレビパネルの駆動方式
JPH09214864A (ja) 液晶表示装置及び液晶表示方法
JPH1124042A (ja) 液晶表示装置およびその駆動方法
JPS63304294A (ja) 液晶表示装置
JP2756427B2 (ja) 表示装置
JPH04132478A (ja) 液晶表示パネルの駆動方法
JPH03114025A (ja) マトリクス形強誘電性液晶パネルの駆動法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees