JPH0330167B2

JPH0330167B2 -

Info

Publication number: JPH0330167B2
Application number: JP55050720A
Authority: JP
Priority date: 1980-04-16
Filing date: 1980-04-16
Publication date: 1991-04-26
Also published as: JPS56148139A

Description

(ニ) 試験用リレー４３TXを備えた試験回路１３とからなる入出力部９と、バンク用交流器CT_B及び電圧変成器PTの測定
値を変換し演算処理部５に送るアナログ−デジタ
ル変換器４と、記憶部６，７とクロツク部８と演
算処理部５からなり、演算処理部５は毎日定時になると、上記試験用
リレー４３TXを励磁し、その状態で、昇圧リレ
ー９０R₁、降圧リレー９０L₁、電力用コンデン
サ制御回路１１の投入補助リレー１CCとしや断
補助リレー１CT、分路リアクトル制御回路１２
の投入補助リレー１RCとしや断補助リレー１
RTとを個別に励磁するようにしたことを特徴と
する電圧及び無効電力制御装置。

【発明の詳細な説明】

本発明は電力系統の電圧維持と送電損失の軽減
を図る電圧及び無効電力の制御に係り、特に、負
荷時タツプ切換変圧器のタツプ切換操作と調相設
備の開閉操作を制御する制御装置の異常の有無を
自己診断して電圧及び無効電力の調整を行う制御
装置に関するものである。

一般に、１次変電所における電圧及び無効電力
の制御は負荷時タツプ切換変圧器と調相設備を制
御装置により個別に制御して、変圧器のバンク２
次電圧及びバンク２次母線の無効電力をそれぞれ
の目標値に維持せしめるようにしている。具体的
には、バンク２次電圧に関してはあらかじめ設定
した目標値にもとづいて電圧調整リレーにより負
荷時タツプ切換変圧器のタツプ調整を行い、また
無効電力に関しては24時間制タイマーにより調相
設備を開閉して行つている。これら電圧及び無効
電力の制御を行う制御装置には制御動作を行うた
めの補助リレーが種々設けられており、この補助
リレーも制御条件によつては常時使用しないもの
もあり、制御装置を常に誤動作せしめることなく
動作させるためには定期的な保守点検が必要であ
る。しかし乍ら、電圧及び無効電力の制御は給電
中は常時行われているため、制御装置を定期的に
分離して点検することは、その点検期間中負荷時
タツプ切換変圧器のタツプ切換操作及び調相設備
の開閉操作を手動制御しなければならず多くの手
間を要し省力化を阻害する要因にもなるという問
題を有している。

本発明は上述した点にかんがみてなされたもの
で、その目的とするところは制御装置に自己診断
機能を設けて制御運転状態を維持しながら各部の
点検を自動的に行い、信頼度の向上を図つた電圧
及び無効電力の制御装置を提供することにある。

具体的にはマイクロコンピユータを利用して電
圧及び無効電力制御を行うと共に、毎日定時に記
憶させた自己診断処理プログラムを実行させるこ
とにより各部の異常の有無を短時間（例えば１
秒）で点検せしめるようにしたものである。

以下、本発明の実施例を図によつて説明する。
第１図において、T₁，T₂，T₃，T₄は負荷時タツ
プ切換変圧器（以下LRTと略称する）で、１次
側は上位系統（例えば154kV）の線路に並設さ
れ、各LRTの２次側には変流器CT₁，CT₂，
CT₃，CT₄を介してバンク２次母線（以下、単に
母線という）BUSを接続し、この母線BUSに接
続された負荷Ｌに例えば154kV／77kVで給電す
るようになつている。また、このLRTT₁，T₂，
T₃，T₄にはタツプ切換操作を行わせる図示しな
いタツプ切換制御盤を備えて、後述の制御装置Ａ
の指令によりタツプ切換操作を行つて母線BUS
の母線電圧V_Bを調整するようになつている。SC₁
……SC_oは母線BUSにしや断器CB₁₁，CB₁₂……
CB_1oを介して各々接続された電力用コンデンサ、
ShR₁……ShR_nは母線BUSにしや断器CB₂₁，C₂₂
……CB_2nを介して各々接続された分路リアクト
ル、CT_Bは上記変流器CT₁，CT₂，CT₃，CT₄の
２次側から接続されてバンクトータル電流I_Bを送
出するバンク用変流器、PTは母線BUSに接続さ
れて母線電圧V_Bを導出する電圧変成器である。
Ａは上記LRTT₁，T₂，T₃，T₄のタツプ切換と、
電力用コンデンサSC₁，SC₂……SC_o、分路リア
クトルShR₁，ShR₂……ShR_nの投入、引外しの
制御を行うと共に、自己診断を行う制御装置であ
る。これについて説明する。１は上記変流器CT_B
から接続された電流変換器で、バンクトータル電
流I_Bを電圧変換しこれをDC変換して一定の時定
数（例えば２秒）をもつフイルタに通して出力す
るようになつている。２は上記電圧変成器PTと
変流器CT_Bから接続された無効電力変換器で、２
相分のバンクトータル電流I_Bと３相分の電圧とも
入力して無効電力を演算しこれをDC変換して一
定の時定数（例えば２秒）をもつフイルタを通し
て出力するようになつている。３は上記電圧変成
器PTから接続された電圧変換器で、母線電圧V_B
を絶縁トランスを介して実効値−DC変換し３相
分を加算して一定の時定数（例えば0.3秒）をも
つフイルタを通して出力するようになつている。
そして、これら電流変換器１、無効電力変換器２
及び電圧変換器３の各出力は、マルチプレクサを
有したアナログ−デジタル変換器４を介して測定
値を変換し、デジタル出力として演算処理部（以
下CPUと略称する）５に送出するようになつて
いる。６，７はCPU５と接続された記憶部で、
記憶部６（以下PROM６と略称する）には電圧
及び無効電力制御及び点検のための自己診断処理
を含む各種処理プログラムが格納されており、こ
れらはCPU５によつて実行されるようになつて
いる。また、記憶部７（以下RAM７と略称す
る）にはPROM６に格納されている処理プログ
ラムを実行するための各種データが記憶され、こ
のデータを上記処理プログラムにより読出して
CPU５によつて演算処理を行わせるようになつ
ている。８はCPU５と接続されてクロツク信号
を送出するクロツク部である。そして、このクロ
ツク部８の出力を読込んだCPU５により図示し
ない時計表示部に刻時表示せしめると共に、処理
プログラムに従つてRAM７にカウント値を積算
あるいはクリアーせしめるようになつている。９
はCPU５と接続された入出力部で、制御条件
（例えばLRTT₁，T₂，T₃，T₄のタツプ位置、電
力用コンデンSC₁，SC₂……SC_o、分路リアクト
ルShR₁，ShR₂……ShR_nの各しや断器の投入、
しや断状態等）を入力せしめると共に、CPU５
の出力をLRTT₁，T₂，T₃，T₄、電力用コンデ
ンサSC₁，SC₂……SC_o及び分路リアクトルShR₁，
ShR₂……ShR_nに対する指令として図示しないタ
ツプ切換器、各しや断器CB₁₁，CB₁₂……CB_1o及
びCB₂₁，CB₂₂……CB_2nに送出するようになつて
いる。そして、上記CPU５は電流変換器１から
読込むバンクトータル電流I_BによりRAM７に記
憶させた電流I_B零時の母線電圧目標値V_BO、負荷
中心点における補償係数K_B、母線電圧目標値の
シフト量V_sftのデータを読出して電圧調整のため
の目標値V_refを例えば0.5秒毎に割込み演算設定
し（V_ref＝V_B＋K_B・I_B±V_sft）この目標値V_refと
RAM７に記憶させた不感帯δにもとづいて処理
プログラムにより電圧変換器３からの母線電圧
V_Bと比較判定し、電圧調整のための指令を入出
力部９を介して送出するようになつている。ま
た、CPU５は電流変換器１から読込むバンクト
ータル電流I_BによりRAM７に記憶させた電流I_B
零時の無効電力目標値Q_NIT、リアクタンス補償分
Ｘ、無効電力目標値のシフト量Q_stfのデータを読
出して無効電力調整のための目標値Q_rsfを例えば
0.5秒毎に割込み演算設定し（Q_ref＝Q_NIT−Ｘ・I_B ²
±Q_sft）、この目標値Q_refとRAM７に記憶させた
電力用コンデンサSC₁，SC₂……SC_o、分路リア
クトルShR₁，ShR₂……ShR_nの中で次位操作予
定の単器容量Q_sのデータとにより動作値Q_OPを演
算設定し（Q_OP＝Q_ref±Q_s／２）、この動作値Q_OPにもとづいて処理プログラムにより無効電力変換器２からの
無効電力Ｑと比較判定し、無効電力調整のための
指令を入出力部９を介して送出するようになつて
いる。更に、CPU５はクロツク部８から読込ん
だクロツク信号により毎日定時（例えば６時）に
なつたとき、PROM６に格納した自己診断処理
プログラムにより入出力部９の指令送出を一旦停
止させて、Ｉ／Ｏチエツク、RAM７のデータチ
エツク等を実行し、異常があれば図示しない表示
部に表示せしめるようになつている。１０は入出
力部９にLRTT₁，T₂，T₃，T₄と対応して設け
たタツプ切換制御回路で、LRTT₁，T₂，T₃，
T₄の図示しないタツプ切換制御盤と関連させて、
タツプ切換器にCPU５の出力によりタツプ切換
操作の指令を送出するようになつている。これ
は、第２図に示すように、CPU５と接続された
昇圧リレー９０R₁及び降圧リレー９０L₁を有し、
この両リレー９０R₁と９０L₁に該リレー９０R₁
と９０L₁の常閉接点９０R_1bと90L_1bを相互に挿
入して、上記昇圧リレー９０R₁と降圧リレー９
０L₁を個別に励磁するように形成した補助回路
１０ａと、図示しないタツプ切換制御盤に設けた
切換スイツチ４３Ａの「自動」側接点に切換スイ
ツチ４３VQCを接続し、この切換スイツチ４３
VQCの常開接点（以下「使用」側という）に、
試験用リレー４３TXの第３の常閉接点４３
TX_b3を介して、後段がLRTT₁，T₂，T₃，T₄の
図示しないタツプ切換器に並列に接続された上記
昇圧リレー９０R₁の第１の常開接点９０R₁a₁と
降圧リレー９０L₁の第１の常開接点９０L_1a1とを
接続した主駆動回路１０ｂと、制御電源に、昇圧
リレー９０R₁の第２の常開接点９０R₁a₂と試験
用リレー４３TXの第１の常開接点４３TXa₁と
昇圧点検リレー１LRXとを直列接続した回路と、
降圧リレー９０L₁の第２の常開接点９０L_1a2と試
験用リレー４３TXの第２の常開接点４３TXa₂
と降圧点検リレー２LRXとを直列接続した回路
とを並列に挿入して、点検時、上記昇圧点検リレ
ー１LRXと降圧点検リレー２LRXを個別に励磁
せしめて、この信号をCPU５に入力せしめるよ
うにした点検回路１０ｃとから構成されている。
そして、上記補助回路１０ａの昇圧リレー９０
R₁の励磁により、主駆回路１０ｂの常開接点９
０R_1a1を閉路して、LRTT₁，T₂，T₃，T₄のタツ
プ切換器を昇圧側にタツプ切換操作する指令（即
ち昇圧指令）を、また、降圧リレー９０L₁の励
磁により、上述同様、その常開接点９０L_1a1を閉
路して、上述とは逆に降圧側にタツプ切換操作す
る指令（即ち、降圧指令）をそれぞれ送出するよ
うになつている。また、点検時には、上記昇圧リ
レー９０R₁と試験用リレー４３TXとの励磁によ
り、その常開接点９０R_1a2と４３TX_a1を閉路し
て昇圧点検リレー１LRXを、上記降圧リレー９
０L₁と試験用リレー４３TXとの励磁により、そ
の常開接点９０L_1a2と４３TX_a2を閉路して降圧
点検リレー２LRXを、それぞれ個別に励磁させ、
この信号をCPU５に出力して、CPU５により昇
圧リレー９０R₁及び降圧リレー９０L₁の動作の
良否を判定するようになつている。

なお、上記切換スイツチ４３VQCの常閉接点
（以下「除外」側という）には、後段がLRTT₁，
T₂，T₃，T₄のタツプ切換器と並列に接続され上
記タツプ切換制御盤に設けた電圧調整リレー９０
Ｒ，９０Ｌの常開接点９０Ra，９０Laを接続し
て、切換スイツチ４３VQCの「使用」側が開路
されたときは、上記電圧調整リレー９０Ｒ，９０
Ｌの励磁により、昇・降圧指令をそれぞれ送出す
るようになつている。１１は入出力部９にしや断
器CB₁₁，B₁₂……CB_1oと対応して設けた電力用コ
ンデンサ制御回路で、CPU５の出力により電力
用コンデンサSC₁，SC₂……SC_oを投入、引外し
するため、しや断器CB₁₁，CB₁₂……CB_1oに投
入、しや断指令を送出するようになつている。こ
れは第３図に示すように、CPU５と接続された
投入補助リレー１CC及びしや断補助リレー１CT
を有し、各補助リレー１CC，１CTの常閉接点１
CCb，１CTbを相互に挿入して、上記投入補助リ
レー１CCとしや断補助リレー１CTと個別に励磁
するよう形成した補助回路１１ａと、制御電源
に、試験用リレー４３TXの第１の常閉接点４３
TXb₁を介して、投入補助リレー１CCの第１の常
開接点１CCa₁と投入するリレーSC_1cとしや断リ
レーSC_1Tの常閉接点S_1Tbとを直列にした回路と、
しや断補助リレー１CTの第１の常開接点１CTa₁
としや断リレーSC_1Tと投入リレーSC_1Cの常閉接
点SC_1cbとを直列にした回路とを並列に挿入する
と共に、上記投入補助リレー１CCの第１の常閉
接点１CCa₁を介して、投入補助リレー１CCの第
２の常開接点１CCa₂と試験用リレー４３TXの第
３の常開接点４３TXa₃と投入点検リレー１５２
とを直列にした回路及び上記しや断補助リレー１
CTの第１の常開接点１CTa₁を介して、しや断補
助リレー１CTの第２の常開接点１CTa₂と試験用
リレー４３TXの第４の常開接点４３TXa₄とし
や断点検リレーL₁とを直列にした回路をさらに
並列に挿入した主制御回路１１ｂと、制御電源
に、該電力用コンデンサ制御回路１１の図示しな
い切換スイツチ４３Ａの「自動」側への閉路操作
によつて励磁するリレー４３ASCの常開接点４
３SCaを介して、後段が電力用コンデンサSC₁，
SC₂……SC_oに付属するしや断器例えばCB₁₁の図
示しない投入コイルとトリツプコイルに各々接続
された投入リレーSC_1cの常開接点SC_1caとしや断
リレーSC_1CTの常開接点SC_1Taを接続した駆動回路
１１ｃとから構成されている。そして、上記投入
補助リレー１CCの励磁により投入リレーSC_1cを、
しや断補助リレー１CTの励磁によりしや断リレ
ーSC_1Tをそれぞれ個別に励磁して、しや断器例
えばCB₁₁を投入あるいはしや断せしめて電力用
コンデンサ例えばSC₁の投入あるいは引外しを行
うようになつている。また、点検時には、CPU
５の出力により、投入補助リレー１CCと試験用
リレー４３TXとを励磁し、その常開接点１
CCa₁，１CCa₂，４３TX_a3を閉路して、投入リレ
ーSC_1cに代わつて投入点検リレー１５２と、しや
断補助リレー１CTと試験用リレー４３TXとを
励磁し、その常開接点１CTa₁，１CTa₂，４３
TX_a4を閉路して、しや断リレーSC_1Tに代わつて、
しや断点検リレーL₁をそれぞれ個別に励磁して
その接点信号をCPU５に入力させ、CPU５によ
り、投入補助リレー１CCと投入リレーSC_1cある
いはしや断補助リレー１CTとしや断リレーSC_1T
の動作の良否を判定するようになつている。１２
は入出力部９にしや断器CB₂₁，CB₂₂，CB_2nと対
応して設けた分路リアクトル制御回路で、CPU
５の出力により分路リアクトルShR₁，ShR₂……
ShR_nを投入・引外しするため、しや断器CB₂₁，
CB₂₂，……CB_2nに投入、しや断指令を送出する
ようになつている。これは、第４図に示すよう
に、CPU５と接続された投入補助リレー１RC及
びしや断補助リレー１RTを有し、各補助リレー
１RC，１RTの常閉接点１RCb，１RTbを相互
に挿入して、上記投入補助レー１RCとしや断補
助リレー１RTを個別に励磁するように形成した
補助回路１２ａと、制御電源に、試験用リレー４
３TXの第２の常閉接点４３TXb₂を介して、投
入補助リレー１RCの第１の常開接点１RCa₁と投
入リレーShR_1cとしや断リレーShR_1Tの常閉接点
ShR_1Tbとを直列にした回路と、しや断補助リレ
ー１RTの第１の常開接点１RT_a1としや断リレー
ShR_1Tと投入リレーShR_1cの常閉接点ShR_1cbとを
直列にした回路とを並列に挿入すると共に、上記
投入補助リレー１RCの第１の常開接点１RC_a1を
介して、投入補助リレー１RCの第２の常開接点
１RCa₂と試験用リレー４３TXの第５の常開接
点４３TXa₅と投入点検リレー６５２とを直列に
した回路及び上記しや断補助リレー１RTの第１
の常開接点１RT_a1を介して、しや断補助リレー
１RTの第２の常開接点１RT_a2と試験用リレー４
３TXの第６の常開接点４３TXa₆としや断点検
リレー１６６Ｘとを直列にした回路をさらに並列
に挿入した主制御回路１２ｂと、制御電源に、該
分路リアクトル制御回路１２の図示しない切換ス
イツチ４３Ａの「自動」側への閉路操作によつて
励磁するリレー４３ＡがShRの常開接点４３
AShRaを介して、後段が分路リアクトルShR₁，
ShR₂……ShR_nに付属するしや断器例えばCB₂₁の
図示しない投入コイルとトリツプコイルに各々接
続された投入リレーShR_1cの常開接点ShR_1caとし
や断リレーShR_1Tの常開接点ShR_1Taを接続した駆
動回路１２ｃとから構成されている。そして、上
記投入補助リレー１RCの励磁により投入リレー
ShR_1cを、しや断リレー１RTの励磁によりしや
断リレーShR_1Tをそれぞれ個別に励磁して、しや
断器例えばCB₂₁を投入あるいはしや断せしめて
分路リアクトル例えばShR₁の投入あるいは引外
しを行うようになつている。また点検時には、
CPU５の出力により、投入補助リレー１RCと試
験用リレー４３TXとを励磁し、その常開接点１
RC_a1，１RC_a2，４３TX_a5を閉路して、投入リレ
ーShR_1cに代わつて投入点検リレー６５２を、し
や断補助リレー１RTと試験用リレー４３TXを
励磁しその常開接点１RTa₁，１RTa₂，４３
TX_a6を閉路して、しや断リレーShR_1Tに代わつ
てしや断点検リレー１６６Ｘをそれぞれ個別に励
磁してその接点信号をCPU５に入力させ、CPU
５により、投入補助リレー１RCと投入リレー
ShR_1cあるいはしや断補助リレー１RTとしや断
リレーShR_1Tの動作の良否を判定するようになつ
ている。１３は入出力部９に設けた試験回路で、
点検時、CPU５の出力により動作してタツプ切
換制御回路１０、電力用コンデンサ制御回路１
１、分路リアクトル制御回路１２の指令送出を一
旦停止せしめるようになつている。これは第５図
に示すように、制御電源に、試験用補助リレー４
３Ｔの常開接点４３Taを介して試験用リレー４
３TXを挿入し、上記試験用補助リレー４３Ｔを
CPU５の出力によつて励磁するよう接続すると
共に、後段がCPU５に接続された操作スイツチ
４３TLの「試験」側常開接点を接続して、毎日
定時（例えば６時）になつたとき、上記CPU５
の出力により試験用リレー４３TXを励磁してそ
の常開接点４３TXa₁，４３TXa₂……４３TXa₆
を閉路し、常閉接点４３TXb₁，４３TXb₂，４
３Xb₃を開路して、自動的に自己診断が行えるよ
うになつている。

なお、上記操作スイツチ４３TLの「試験」側
への閉路操作により、試験状態をCPU５に読込
ませ、これによつて送出するCPU５の出力によ
り上記試験用リレー４３TXを励磁して、上述同
様自己診断が行えるようになつている。

そして、この制御装置Ａは、上記切換スイツチ
４３Ａの「手動」側への閉路操作によつて、その
「自動」側接点が開路され、図示しないリレー４
３ASC，４３AShRが励磁が解かれ、上記駆動回
路１１ｃ，１２ｃに設けた常開接点４３ASCa，
４３AShRaが復帰して開路し、タツプ切換器に
対する昇・降圧指令及び各しや断器に対する投
入・しや断指令の送出が停止され、LRTT₁〜T₄
のタツプ切換操作並びに電力用コンデンサSC₁，
SC₂……SC_oと分路リアクトルShR₁，ShR₂……
ShR_nの投入引外し操作が手動操作可能に切換え
られるようになつている。

次にその動作について説明する。先ずタツプ切
換制御回路１０の切換スイツチ４３Ａを「自動」
側への閉路操作し、切換スイツチ４３VQCを
「使用」側へ切換え、電力用コンデンサ制御回路
１１と分路リアクトル制御回路１２の図示しない
切換スイツチ４３Ａを「自動」側へ閉路操作して
図示しないリレー４３ASC，４３AShRを励磁せ
しめてその常開接点４３ASCa，４３AShRaを閉
路させる。

この状態から電圧及び無効電力制御の動作を説
明する。先ず、CPU５によつて電圧変換器３を
介して読込んだ母線電圧V_Bを、RAM７に記憶さ
せた母線電圧の過降検出値V_ELと過昇検出値V_EH
を読出してこれと比較判定し、V_EL＜V_B＜V_EHの
関係となるように制御する。これはV_BV_ELある
いはV_BV_EHの関係が一定時間（例えば２秒）継
続したとき、入出力部９を介して入力した制御条
件（電力用コンデンサ、分路リアクトルの投入、
引外しの状態）の信号によりCPU５によつて電
力用コンデンサ制御回路１１の投入補助リレー１
CCあるいはしや断補助リレー１CT、また分路リ
アクトル制御回路１２の投入補助リレー１RCあ
るいはしや断補助リレー１RTを励磁して電力用
コンデンサ及び分路リアクトルの投入、引外しに
より即ち、V_BV_ELの場合は投入した分路リアク
トルの順次引外し操作と引外した電力用コンデン
サの順次投入操作により、母線電圧V_Bを割込演
算設定した電圧調整の目標値VrefとRAM７から
読出した不感帯δのデータとによりVref±δま
で一旦昇圧させ、V_BV_EHの場合は投入した電力
用コンデンサの順次引外し操作と引外した分路リ
アクトルの順次投入操作とにより、母線電圧V_B
をVref±δまで一旦降圧させて制御する。この
際、上記操作条件が満たされないときはCPU５
によつてタツプ切換制御回路１０の昇圧リレー９
０R₁あるいは降圧リレー９０L₁を励磁して母線
電圧V_BをVref±δになるまで一旦昇圧あるいは
降圧させて制御する。

次にCPU５によつて無効電力変換器２を介し
て読込んだ無効電力ＱをRAM７に記憶させた無
効電力の遅れ過大値Q_EH、進み過大値Q_ELのデー
タを読出してこれと比較判定しQ_EH＞Ｑ＞Q_ELの
関係となるように制御する。これはＱ＞Q_EHある
いはＱ＜Q_ELの関係が一定時間（例えば３秒）継
続したとき、上記母線電圧V_BがＱ＞Q_EHに対して
はVref−δ＜V_B＜Vref、Ｑ＜Q_ELに対しては
Vref＜V_B＜Vref＋δの条件で、入出力部９を介
して入力した制御条件の信号によりCPU５によ
つて電力用コンデンサ制御回路１１の投入補助リ
レー１CCあるいはしや断補助リレー１CT、また
分路リアクトル制御回路１２の投入補助リレー１
RCあるいはしや断補助リレー１RTを励磁して
電力用コンデンサ及び分路リアクトルの投入、引
外しにより即ちＱ＞Q_EHの場合は投入した分路リ
アクトルの順次引外し操作と引外した電力用コン
デンサの順次投入操作とにより無効電力ＱをＱ＞
Q_EHの関係でなくなるまで進み側に調整し、Ｑ＜
Q_ELの場合は投入した電力用コンデンサの順次引
外し操作と引外した分路リアクトルの順次投入操
作により無効電力ＱをＱ＜Q_ELの関係でなくなる
まで遅れ側に調整する。

尚、上記Ｑ＞Q_EHの場合母線電圧V_BがVref−δ
＜V_B＜Vref（Ｑ＜Q_ELの場合Vref＜V_B＜Vref＋
δ）の条件を満たさないときはCPU５によりタ
ツプ切換制御回路１０の降圧リレー９０L₁（Ｑ＜
Q_ELの場合は９０R₁）を励磁してLRTT₁，T₂，
T₃，T₄のタツプを降圧側（Ｑ＜Q_ELの場合は昇圧
側）に切換操作して上記条件にしてから無効電力
Ｑを調整する。

次に、上記無効電力ＱをCPU５により動作値
Q_OPと比較判定して制御する。これはCPU５によ
つて動作値Q_OPを負荷Ｌが増加する時間帯に対し
てはRAM７から読み出した次位操作の投入した
分路リアクトル（引外した電力用コンデンサ）の
単器容量Q_sと割込（例えば0.5秒毎）演算設定さ
れた目標値Qrefとから Q_OP＝Qref＋Q_s／２で演算設定し、この動作値Q_OPに対して無効電力ＱがＱ＞Q_OP（Q_OPより遅れ側にあ
る）であれば、母線電圧V_BをVref＞V_BVref−δ
の関係になるようにLRTT₁，T₂，T₃，T₄のタ
ツプをタツプ切換制御回路１０により一旦降圧さ
せてから分路リアクトル（引外した電力用コンデ
ンサ）を順次引外（順次投入）して無効電力Ｑを
進み側に調整する。また、負荷Ｌが増加する時間
帯でない場合に対しては動作値Q_OPを次位操作の
投入した電力用コンデンサ（引外した分路リアク
トル）の単器容量Q_sと目標値Qrefとにより Q_OP＝Qref−Q_s／２で演算設定し、この動作値Q_OP に対して無効電力ＱがＱ＜Q_OP（Q_OPより進み側に
ある）であれば、母線電圧V_BをVref＜V_B＜Vref
＋δの関係に一旦昇圧させてから投入した電力用
コンデンサ（引外した分路リアクトル）を順次引
外（順次投入）して無効電力Ｑを遅れ側に調整す
る。

この無効電力Ｑの調整後母線電圧V_Bを制御す
る。これは電圧変換器３を介して読込んだ母線電
圧V_Bが割込（例えば0.5秒毎）演算設定した目標
値Vref対してV_B＞VrefあるいはV_B＜Vrefの関係
を比較判定し、V_B＞Vrefの関係でかつV_B＞Vref
＋δであれば階段状の反限時特性から定まる動作
時限に達したとき、CPU５によりタツプ切換制
御回路１０の降圧リレー９０L₁を励磁させて
Vref＜V_B＜Vref＋δの関係となるまでLRTT₁，
T₂，T₃，T₄のタツプを降圧側に１タツプ宛連続
的に切換操作せしめて電圧調整を行い、母線電圧
V_BがV_B＜Vrefの関係でかつV_B＜Vref−δであれ
ば、上述とは逆に昇圧リレー９０R₁を励磁させ
てLRTT₁，T₂，T₃，T₄のタツプを昇圧側に１
タツプ宛連続的に切換操作して母線電圧V_Bが
Vref＞V_B＞Vref−δとなるまで電圧調整を行う。

上記電圧及び無効電力の制御はPROM６から
読出した処理プログラムに従つてCPU５により
母線電圧V_Bを一定の関係に維持しながら繰り返
して実行され、負荷Ｌに対する給電の安定化を図
る。

次に、制御装置Ａの自己診断動作を第６図に示
すフローチヤートによつて説明する。この自己診
断動作は上記電圧及び無効電力の制御動作中にお
いて、クロツク部８から読込んだクロツク信号に
より毎日定時（例えば６時）になつたとき、
PROM６に格納した自己診断プログラムにより
CPU５によつて実行される。そして、上記定時
になつたこと、または試験回路１３の操作スイツ
チ４３TLが「試験」側に閉路操作されたことの
いずれかの信号によりCPU５によつて試験回路
１３のリレー４３Ｔを励磁させその常開接点４３
Taを閉路させる。これにより試験回路１３の試
験用リレー４３TXが励磁しその常開接点４３
TXa₁，４３TXa₂，４３TX₃，４３TXa₄，４３
TXa₅，４３TXa₆及び常閉接点４３TXb₁，４３
Xb₂，４３TXb₃をそれぞれ閉路及び開路させる。
これによりタツプ切換制御回路１０の昇、降圧指
令及び電力用コンデンサ制御回路１１、分路リア
クトル制御回路１２の投入、しや断指令は一旦停
止される。この状態でＡ／Ｄチエツク１１１を行
う。これはアナログ−デジタル変換器４に設けた
マルチプレクサの予備チヤンネルに供給されてい
る定格値、1/2定格値、０値を順次アナログ−デ
ジタル変換させてCPU５に読込んで数値の精度
を順次比較判定し、異常がなければ次にＩ／Ｏチ
エツク１１２を行う。これは入出力部９のチエツ
クで、CPU５の出力により各電力用コンデンサ
制御回路１１の入補助リレー１CCを励磁しその
常開接点１CCa₁，１CCa₂を閉路させて投入点検
リレー１５２を励磁させ、この励磁をCPU５に
よつて確認せしめることにより電力用コンデンサ
SC₁，SC₂……SC_oの投に対する動作を判定する。
この際、電力用コンデンサ制御回路１１，１１…
…のうちのいずれかの投入点検リレー１５２が励
磁されなかつたときは励磁されない投入点検リレ
ー１５２に対応する入補助リレー１CCをCPU５
により再度励磁させる動作を繰り返し、この繰り
返し時間が例えば0.1秒経つても励磁されない投
入点検リレー１５２があるときＩ／Ｏチエツク不
良として図示しない表示部を表示せしめる。そし
て、投入点検リレー１５２の励磁を確認した後、
CPU５により上記投入補助リレー１CCを無励磁
にして電力用コンデンサSC₁，SC₂……SC_oの投
入に対する動作チエツクを終了する。次に、各分
路リアクトル制御回路１２の投入補助リレー１
RCをCPU５により励磁させその常開接点１
RC_a1，１RC_a2を閉路させて投入点検リレー６５
２を励磁せしめ、この励磁をCPU５によつて確
認せしめることにより分路リアクトルShR₁，
ShR₂……ShR_nの投入に対する動作を判定する。
この際、分路リアクトル制御回路１２，１２……
のうちいずれかの投入時検リレー６５２が励磁さ
れなかつたときは、上述同様繰り返し励磁する。
そして、投入点検リレー６５２の励磁を確認した
後、CPU５により上記投入補助リレー１RCを無
励磁にして分路リアクトルShR₁，ShR₂……
ShR_nの投入に対する動作チエツクを終了する。

次に、電力用コンデンサSC₁，SC₂……SC_oの
引外しに対する動作チエツクを行う。これは上述
同様、各電力用コンデンサ制御回路１１のしや断
点検リレーL₁の励磁をCPU５によつて確認する
ことにより判定される。次いで、分路リアクトル
ShR₁，ShR₂……ShR_nの引外しに対する動作チ
エツクを、CPU５により上述同様各分路リアク
トル制御回路１２のしや断点検リレー１６６Ｘの
励磁を確認することにより判定される。

次にLRTT₁，T₂，T₃，T₄のタツプ切換操作
の指示に対する動作チエツクを行う。これは各タ
ツプ切換制御回路１０の昇圧リレー９０R₁と降
圧リレー９０L₁をCPU５により個別に励磁させ、
その常開接点９０R_1a2，９０L_1a2、の閉路により
個別に励磁する昇圧点検リレー１LRX、降圧点
検リレー２LRXをCPU５によつて確認すること
によつて判定する。この際、昇圧点検リレー１
LRXと降圧点検リレー２LRXのうち励磁されな
いものがあれば、上述同様、一定時間（例えば
0.1秒）繰り返しても励磁されないときは不良と
判定して図示しない表示部に表示せしめる。

これらＩ／Ｏチエツク１１２が終了したが次に
データチエツク１１３を行う。これはRAM７に
記憶させた各種データ設定値とその上、下限値を
読出してCPU５により設定値が上、下限値の範
囲内にあるか否かを判定し、更に設定値が相互に
関係する場合はその関係にあるか否かを判定して
データチエツク１１３を終了する。この際、判定
結果が否であればチエツク異常として図示しない
表示部に表示せしめる。

そして、上記データチエツク１１３が終了した
ら、CPU５により試験回路１３のリレー４３Ｔ
を無励磁にしてその常開接点４３Taを復帰させ、
試験用リレー４３TXの励磁を解く。これにより
常開接点４３Xa₁，４３Xa₂……４３Xa₆及び常
閉接点４３TXb₁，４３TXb₂，４３TXb₃はそれ
ぞれ復帰して自己診断動作を終了する。この自己
診断動作は極めて短い時間（例えば１秒）で自動
的に行われ、この動作終了後上述の電圧及び無効
電力制御を行う。そして上記自己診断動作におい
て、Ａ／Ｄチエツク１１１，Ｉ／Ｏチエツク１１
２及びデータチエツク１１３のそれぞれで判定結
果が否の場合は、その時点でタツプ切換制御回路
１０の切換スイツチ４３VQCをCPU５により
「除外」側に切換えて、LRTT₁，T₂，T₃，T₄は
図示しないタツプ切換制御盤に設けた電圧調整リ
レー９０Ｒ，９０Ｌによりタツプ切換操作を行わ
せ、電力用コンデンサSC₁，SC₂……SC_o及び分
路リアクトルShR₁，ShR₂……ShR_nそれぞれ図
示しない切換スイツチ４３Ａを「自動」から「手
動」側に切換え、リレー４３ASC，４３AShRを
無励磁にしてその常開接点４３ASCa，４３
AShRaを復帰させ、電力用コンデンサ、分路リ
アクトルの投入、引外しを手動操作によつて行
う。

本発明によれば、毎日定時の制御装置の自己診
断を極めて短時間で自動的に行うようになつてい
るから、自己診断の実施時刻を、一日のうちで系
統電圧が最も安定した時刻に選定して行うことが
できる。

このことは、自己診断を行うために各制御回路
の指令送出を一旦停止しても、電圧及び無効電力
の制御に支障をきたすようなことは全くないこと
を意味し、万一装置の動作に不良があつても負荷
の変動が増減する時間帯にある前に対応処理する
ことができるという電力安定供給上大きな利点を
有する。

又、各制御回路の点検はタツプ切換及び投入、
引外し指令を送出する昇・降圧リレー及び投入・
しや断補助リレーの常開接点を介して、昇・降圧
点検リレー及び投入・しや断点検リレーを個別に
励磁させて、励磁の有無により良否を判定するよ
うにしてあるので、各リレーの動作及び接点不良
を診断することができ、かつ、個別に励磁して点
検するようにしてあるので、異常箇所を限定する
ことができ、対応処理を容易に行うことができ
る。しかし、不良と判定した時は、該当する点検
リレーを再度繰り返し励磁して判定することがで
きるので、リレー接点の接触不良、回路不良等に
起因する異常の有無を的確に診断することがで
き、電圧及び無効電力制御の精度、信頼性を一段
と向上させることができる。更に毎日きめこまか
い自己診断を行うことができるので、異常の早期
発見を図り、従来のように保守員による定期点検
も不要となつて保守員の負担を著しく軽減するこ
とができ、保守管理の省力化を図る事ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図乃至第５図は第１図の入出力部に設けたタツ
プ切換制御回路、電力用コンデンサ制御回路、分
路リアクトル制御回路及び試験回路を示す回路
図、第６図は自己診断の動作を説明するフローチ
ヤート図である。４：アナログ−デジタル変換器、５：演算処理
部、６，７：記憶部、８：クロツク部、９：入出
力部、１０：タツプ切換制御回路、１０ａ：補助
回路、１０ｂ：主駆動回路、１０ｃ：点検回路、
１１：電力用コンデンサ制御回路、１１ａ：補助
回路、１１ｂ：主制御回路、１１ｃ：駆動回路、
１２：分路リアクトル制御回路、１２ａ：補助回
路、１２ｂ：主制御回路、１２ｃ：駆動回路、１
３：試験回路、Ａ：制御装置、CT_B：バンク用変
流器、BUS：バンク２次母線、T₁〜T₄：負荷時
タツプ切換変圧器、SC₁〜SC_o：電力用コンデン
サ、ShR₁〜ShR_n：分路リアクトル、CB₁₁〜
CB_1o，CB₂₁〜CB_2n：しや断器、９０R₁：昇圧リ
レー、９０L₁：降圧リレー、１LRX：昇圧点検
リレー、２LRX：降圧点検リレー、１CC，１
RC：投入補助リレー、１CT，１RT：しや断補
助リレー、１５２，６５２：投入点検リレー、
L₁，１６６Ｘ：しや断点検リレー、４３TX：試
験用リレー、SC_1c，ShR_1c：投入リレー、SC_1T，
ShR_1T：しや断リレー。

Claims

【特許請求の範囲】１並列に接続されてバンクを構成する複数の負
荷時タツプ切換変圧器T₁〜T₄と、各負荷時タツ
プ切換変圧器T₁〜T₄の２次側に設けた変流器
CT₁〜CT₄及びこの変流器CT₁〜CT₄の２次側か
ら接続されてバンクトータル電流を送出するバン
ク用変流器CT_Bと、上記負荷時タツプ切換変圧器
T₁〜T₄の２次側に接続されたバンク２次母線
BUSに接続された電圧変成器PTと、各々がしや
断器を介してバンク２次母線BUSに接続された
複数の電力用コンデンサSC₁〜SC_o並びに分路リ
アクトルShR₁〜ShR_nとから構成される電力装置
に接続され、該電力装置とは上記バンク用変流器
CT_Bと電圧変成器PTを通じて接続され、さらに
各負荷時タツプ切換変圧器T₁〜T₄のタツプ切換
器及び上記各々のしや断器に接続される入出力部
を有する制御装置であり、 (イ) 演算処理部５と接続された昇圧リレー９０
R₁及び降圧リレー９０L₁を有する補助回路１
０ａと、昇圧リレー９０R₁の第１の常開接点
９０R₁a₁と降圧リレー９０L₁の第１の常開接
点９０L₁a₁とが並列に接続され、それらの後段
が負荷時タツプ切換変圧器T₁〜T₄のタツプ切
換器と接続された回路の前段に試験用リレー４
３TXの第３の常閉接点４３TXb₃を接続した
主駆動回路１０ｂと、昇圧リレー９０R₁の第
２の常開接点９０R₁a₂と試験用リレー４３TX
の第１の常開接点４３TXa₁と昇圧点検リレー
１LRXとを直列接続した回路と、降圧リレー
９０L₁の第２の常開接点９０L₁a₂と試験用リ
レー４３TXの第２の常開接点４３TXa₂と降
圧点検リレー２LRXとを直列接続した回路と
からなる点検回路１０ｃとから構成されるタツ
プ切換制御回路１０、 (ロ) 演算処理部５と接続された投入補助リレー１
CC及びしや断補助リレー１CTを有する補助回
路１１ａと、投入補助リレー１CCの第１の常
開接点１CCa₁と投入リレーSC_1cとを直列にし
た回路としや断補助リレー１CTの第１の常開
接点１CTa₁としや断リレーSC_1Tとを直列にし
た回路とを並列にしたものに試験用リレー４３
TXの第１の常閉接点４３TXb₁を接続した回
路に、投入補助リレー１CCの第２の常開接点
１CCa₂と試験用リレー４３TXの第３の常開接
点４３TXa₃と投入点検リレー１５２とを直列
にした回路、及びしや断補助リレー１CTの第
２の常開接点１CTa₂と試験用リレー４３TX
の第４の常開接点４３TXa₄としや断点検用リ
レーL₁とを直列にした回路とをさらに並列に
した主制御回路１１ｂと、投入リレーSC_1cの常
開接点SC_1cａとしや断リレーSC_1Tの常開接点
SC_1Tａとを備え、電力用コンデンサSC₁〜SC_o
に付属するしや断器に接続された駆動回路１１
ｃとから構成される電力用コンデンサ制御回路
１１、 (ハ) 演算処理部５と接続された投入補助リレー１
RC及びしや断補助リレー１RTを有する補助
回路１２ａと、投入補助リレー１RCの第１の
常開接点１RCa₁と投入リレーShR_1cとを直列
にした回路としや断補助リレー１RTの第１の
常開接点１RTa₁としや断リレーShR_1Tとを直
列にした回路とを並列にしたものに試験用リレ
ー４３TXの第２の常閉接点４３TXb₂を接続
した回路に、投入補助リレー１RCの第２の常
開接点１RCa₂と試験用リレー４３TXの第５
の常開接点４３TXa₅と投入点検リレー６５２
とを直列にした回路及びしや断補助リレー１
RTの第２の常開接点１RTa₂と試験用リレー
４３TXの第６の常開接点４３TXa₆としや断
点検リレー１６６Ｘとを直列にした回路とをさ
らに並列にした主制御回路１２ｂと、投入リレ
ーShR_1cの常開接点ShR_1caとしや断リレー
ShR_1Tの常開接点ShR_1Taとを備え、分路リアク
トルShR₁〜ShR_nに付属するしや断器に接続さ
れた駆動回路１２ｃとから構成される分路リア
クトル制御回路１２、