JPH0330181A - 薄膜磁気メモリセルとその記録および再生装置 - Google Patents
薄膜磁気メモリセルとその記録および再生装置Info
- Publication number
- JPH0330181A JPH0330181A JP1163940A JP16394089A JPH0330181A JP H0330181 A JPH0330181 A JP H0330181A JP 1163940 A JP1163940 A JP 1163940A JP 16394089 A JP16394089 A JP 16394089A JP H0330181 A JPH0330181 A JP H0330181A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film magnetic
- recording
- magnetic memory
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野１
本発明は稼動部分を有しない薄膜磁気メモリに係り、特
に高密度化が容易で記録再生に要する時間が小さく、ア
クセス時間の小さい不揮発の薄膜磁気メモリセルとその
記録再生方式に関する．【従来の技術１ 高速でアクセスでき、随時記録再生可能なメモリとして
は，従来からＤＲＡＭやＳＲＡＭ等の半導体メモリが存
在する。しかし，これらは停電などの発生を想定すると
，バックアップ電源の設置を必要とする。 一方、不揮発性メモリとしては、磁気ディスク装置，光
及び光磁気ディスク装置、磁気テープ装置、磁気バブル
装置などが市販されているが、これらはいずれもアクセ
スタイムの点で半導体メモリに大きく劣るという欠点を
有している。 又、この欠点を補う装置としては、特開昭５５−１１８
６８２号に磁性体とＭＯＳ構造半導体とを用いた記憶装
置が、また、特願昭６３−２６６４２号には第１２図に
示すような磁性体と磁気感能トランジスタを用いた不揮
発の半導体磁気メモリが開示されている． 【発明が解決しようとする課題】 しかし、上記従来技術は、磁性体の磁化を検出する手段
が複雑である，検出素子の感度が低い，等の問題があっ
た。 本発明の目的は、上記従来技術が有していた課題を解決
して、製造が容易、高集積化が可能で、随時記録再生可
能な、不揮発な薄膜磁気メモリを提供することにある。
に高密度化が容易で記録再生に要する時間が小さく、ア
クセス時間の小さい不揮発の薄膜磁気メモリセルとその
記録再生方式に関する．【従来の技術１ 高速でアクセスでき、随時記録再生可能なメモリとして
は，従来からＤＲＡＭやＳＲＡＭ等の半導体メモリが存
在する。しかし，これらは停電などの発生を想定すると
，バックアップ電源の設置を必要とする。 一方、不揮発性メモリとしては、磁気ディスク装置，光
及び光磁気ディスク装置、磁気テープ装置、磁気バブル
装置などが市販されているが、これらはいずれもアクセ
スタイムの点で半導体メモリに大きく劣るという欠点を
有している。 又、この欠点を補う装置としては、特開昭５５−１１８
６８２号に磁性体とＭＯＳ構造半導体とを用いた記憶装
置が、また、特願昭６３−２６６４２号には第１２図に
示すような磁性体と磁気感能トランジスタを用いた不揮
発の半導体磁気メモリが開示されている． 【発明が解決しようとする課題】 しかし、上記従来技術は、磁性体の磁化を検出する手段
が複雑である，検出素子の感度が低い，等の問題があっ
た。 本発明の目的は、上記従来技術が有していた課題を解決
して、製造が容易、高集積化が可能で、随時記録再生可
能な、不揮発な薄膜磁気メモリを提供することにある。
上記目的は、薄膜の磁性体で記録情報に応じて面内磁化
の向きで記録しておく記憶手段と、上記記憶手段の漏れ
磁界の向きを磁性体と近接して並行にアレイ状に配列し
て設けた磁界バイアス手段を有する磁気抵抗効果素子と
上記磁気抵抗効果素子と同一形状で磁界を印加しない素
子との抵抗値差で検出する手段と、上記検出手段と重ね
て設けて記録情報に応じて記録磁界を発生する良導体を
上記記憶手段と近接してアレイ状に配列した記録磁界発
生手段とにより達成される。 また、隣接セル間の記録磁界の影響を少なくするために
は、記憶手段である薄膜磁性体をセル毎に分離して設け
たものである。 さらには、アレイの高密度化を実現するために、セル間
に高透磁率の磁性体を設けたものである。 さらには、アレイの高密度化を実現するために、上記記
録磁界発生手段に、高透磁率の良導体を用いたものであ
る。 さらには、記録磁界発生手段の記録磁界をアレイ内で一
定にするために、行と列のマトリクス状に配した記録磁
界発生手段の良導体の各端子を行と列でそれぞれ共通化
し、行と列のそれぞれの端子にそれぞれ電流供給用のス
イッチと電流引出用のスイッチを設け、電流供給用のス
イッチのそれぞれの他端を共通化して電圧源に接続する
と共に、電流引出用のスイッチのそれぞれの他端を共通
化して記録時に起動する電流源に接続したものである。 さらには、上記記録磁界をアレイ内で一定にする手段で
、記録磁界の発生効率を向上するために、行あるいは列
で記録時に起動する電流源を時分割で電流供給するよう
にしたものである。 さらには，上記漏れ磁界の向きを検出を少ない配線で効
率良く検出するために、行と列のマトリクス状に配した
磁界検出手段の磁気抵抗効果素子の各端子を、それぞれ
行と列で共通化し、列あるいは行の共通端子にそれぞれ
電圧供給用のスイッチを設けてそれぞれのスイッチの他
端子を共通化して電圧源を設け、行あるいは列の共通端
子にはそれぞれ電流供給用のスイッチを設けてそれぞれ
のスイッチの他端子を共通化して電流源を設け、行及び
列のスイッチの各ｌｆＩＡを閉じて磁気抵抗効果素子へ
の電流供給を行うものである。 さらには、上記漏れ磁界の向きを検出を少ない配線で効
率良く検出すると共に高速の検出を可能にするために、
行と列のマトリクス状に配した磁界検出手段の磁気抵抗
効果素子の各端子を、それぞれ行と列で共通化し、列あ
るいは行の共通端子にそれぞれ電圧供給用のスイッチを
設けてそれぞれのスイッチの他端子を共通化して電圧源
を設け，行あるいは列の共通端子にはそれぞれ等しい電
流源を設け、列あるいは行のスイッチの１個を閉じて磁
気抵抗効果素子八行あるいは列の単位で電流供給を行う
ものである。 さらには、上記漏れ磁界の向きを検出する手段の検出感
度を上げるために、一端を共通化した磁気抵抗効果素子
を２枚重ねて設けて、互いに流れる電流で逆方向のバイ
アス磁界を印加するようにして、差動検出したものであ
る． さらには、半導体メモリを用いた半導体磁気ディスク装
置等の記憶データが、長期の停電時においても消失しな
いように、上記薄膜磁気メモリを半導体メモリの代わり
に用いたものである。 （作用１ 記録時には、上記のアレイ状に設けた記録磁界発生手段
を選択して通電し、近接して設けた記憶手段である薄膜
磁性体に，従来の磁気記録装置の記録ヘッドが記録媒体
に記録するのと同様に記録情報に応じた磁界を面内の磁
化の向きとして記録できる。 一方再生時には、薄膜磁性体と並行に近接して設けた磁
気抵抗効果素子には、効率良くもれ磁界が印加されるの
で、再生したい磁気抵抗効果素子を選択し、薄膜磁性体
の漏れ磁界の向きを、近接して設けた磁気抵抗効果素子
と磁界を印加しない磁気抵抗効果素子との抵抗値を比較
することによって、記憶手段である薄膜磁性体の磁化の
向きを検出できる。 また、記憶手段である薄膜磁性体をセル毎に分離して設
けることによって、磁気記録装置の記録媒体間の磁化反
転の干渉に相当する部分を除くことができ、隣接セル間
の記録磁界の影響を少なくできる。 さらには、セル間に高透磁率の磁性体を設けることによ
って、記録磁界が隣接セルに漏れ込むのを防止でき，ア
レイの高密度化が実現できる。 さらには、記録磁界発生手段に、高透磁率の良導体を用
いることによって、上記セル間の高透磁レイの高密度化
がさらに可能となる。 さらには、行と列のマトリクス状に配した記録磁界発生
手段の良導体の各端子を行と列でそれぞれ共通化し、行
と列のそれぞれの端子にそれぞれ電流供給用のスイッチ
と電流引出用のスイッチを設け、電流供給用のスイッチ
のそれぞれの他端を共通化して電圧源に接続すると共に
，電流引出用のスイッチのそれぞれの他端を共通化して
記録時に起動する電流源に接続することによって、記録
磁界発生手段である導体膜に流れる電流を共通化でき、
記録磁界をアレイ内で一定にできる。 さらには、上記記録磁界をアレイ内で一定にする手段で
、行あるいは列で記録時に起動する電流源を時分割で電
流供給することによって、各記録磁界発生手段である導
体膜に流れる電流の平均値を小さくすることができ、記
録磁界の発生効率を向上できる。 さらには、行と列のマトリクス状に配した磁界検出手段
の磁気抵抗効果素子の各端子を、それぞそれぞれ電圧供
給用のスイッチを設けてそれぞれのスイッチの他端子を
共通化して電圧源を設け、行あるいは列の共通端子には
それぞれ電流供給用のスイッチを設けてそれぞれのスイ
ッチの他端子を共通化して電流源を設け，行及び列のス
イッチの各１個を閉じて磁気抵抗効果素子への電流供給
を行うことによって、上記漏れ磁界の向きを検出を少な
い配線で効率良く、しかも省電力で検出することができ
る。 さらには、行と列のマトリクス状に配した磁界検出手段
の磁気抵抗効果素子の各端子を、それぞれ行と列で共通
化し、列あるいは行の共通端子にそれぞれ電圧供給用の
スイッチを設けてそれぞれのスイッチの他端子を共通化
して電圧源を設け，行あるいは列の共通端子にはそれぞ
れ電流源を設け，列あるいは行のスイッチの１個を閉じ
て磁気抵抗効果素子への電流供給を行うことによって、
上記漏れ磁界の向きを検出を少ない配線で効率良＜，シ
かも列あるいは行単位で高速に検出するこさらには、一
端を共通化した磁気抵抗効果素子を２枚重ねて設けて，
互いに流れる電流で逆方向のバイアス磁界を印加し、差
動検出することによって、磁気抵抗効果素子から抵抗値
を検出する回路までの配線抵抗を無視でき．上記漏れ磁
界の向きを検出する手段の検出感度を上げることができ
る。 さらには、半導体メモリを用いた半導体磁気ディスク装
置等において、上記薄膜磁気メモリを半導体メモリの代
わりに用いることによって、長期の停電時においても記
憶データが消失しないようにすることができ、装置の信
頼性及び保守性を著しく向上することができる。
の向きで記録しておく記憶手段と、上記記憶手段の漏れ
磁界の向きを磁性体と近接して並行にアレイ状に配列し
て設けた磁界バイアス手段を有する磁気抵抗効果素子と
上記磁気抵抗効果素子と同一形状で磁界を印加しない素
子との抵抗値差で検出する手段と、上記検出手段と重ね
て設けて記録情報に応じて記録磁界を発生する良導体を
上記記憶手段と近接してアレイ状に配列した記録磁界発
生手段とにより達成される。 また、隣接セル間の記録磁界の影響を少なくするために
は、記憶手段である薄膜磁性体をセル毎に分離して設け
たものである。 さらには、アレイの高密度化を実現するために、セル間
に高透磁率の磁性体を設けたものである。 さらには、アレイの高密度化を実現するために、上記記
録磁界発生手段に、高透磁率の良導体を用いたものであ
る。 さらには、記録磁界発生手段の記録磁界をアレイ内で一
定にするために、行と列のマトリクス状に配した記録磁
界発生手段の良導体の各端子を行と列でそれぞれ共通化
し、行と列のそれぞれの端子にそれぞれ電流供給用のス
イッチと電流引出用のスイッチを設け、電流供給用のス
イッチのそれぞれの他端を共通化して電圧源に接続する
と共に、電流引出用のスイッチのそれぞれの他端を共通
化して記録時に起動する電流源に接続したものである。 さらには、上記記録磁界をアレイ内で一定にする手段で
、記録磁界の発生効率を向上するために、行あるいは列
で記録時に起動する電流源を時分割で電流供給するよう
にしたものである。 さらには，上記漏れ磁界の向きを検出を少ない配線で効
率良く検出するために、行と列のマトリクス状に配した
磁界検出手段の磁気抵抗効果素子の各端子を、それぞれ
行と列で共通化し、列あるいは行の共通端子にそれぞれ
電圧供給用のスイッチを設けてそれぞれのスイッチの他
端子を共通化して電圧源を設け、行あるいは列の共通端
子にはそれぞれ電流供給用のスイッチを設けてそれぞれ
のスイッチの他端子を共通化して電流源を設け、行及び
列のスイッチの各ｌｆＩＡを閉じて磁気抵抗効果素子へ
の電流供給を行うものである。 さらには、上記漏れ磁界の向きを検出を少ない配線で効
率良く検出すると共に高速の検出を可能にするために、
行と列のマトリクス状に配した磁界検出手段の磁気抵抗
効果素子の各端子を、それぞれ行と列で共通化し、列あ
るいは行の共通端子にそれぞれ電圧供給用のスイッチを
設けてそれぞれのスイッチの他端子を共通化して電圧源
を設け，行あるいは列の共通端子にはそれぞれ等しい電
流源を設け、列あるいは行のスイッチの１個を閉じて磁
気抵抗効果素子八行あるいは列の単位で電流供給を行う
ものである。 さらには、上記漏れ磁界の向きを検出する手段の検出感
度を上げるために、一端を共通化した磁気抵抗効果素子
を２枚重ねて設けて、互いに流れる電流で逆方向のバイ
アス磁界を印加するようにして、差動検出したものであ
る． さらには、半導体メモリを用いた半導体磁気ディスク装
置等の記憶データが、長期の停電時においても消失しな
いように、上記薄膜磁気メモリを半導体メモリの代わり
に用いたものである。 （作用１ 記録時には、上記のアレイ状に設けた記録磁界発生手段
を選択して通電し、近接して設けた記憶手段である薄膜
磁性体に，従来の磁気記録装置の記録ヘッドが記録媒体
に記録するのと同様に記録情報に応じた磁界を面内の磁
化の向きとして記録できる。 一方再生時には、薄膜磁性体と並行に近接して設けた磁
気抵抗効果素子には、効率良くもれ磁界が印加されるの
で、再生したい磁気抵抗効果素子を選択し、薄膜磁性体
の漏れ磁界の向きを、近接して設けた磁気抵抗効果素子
と磁界を印加しない磁気抵抗効果素子との抵抗値を比較
することによって、記憶手段である薄膜磁性体の磁化の
向きを検出できる。 また、記憶手段である薄膜磁性体をセル毎に分離して設
けることによって、磁気記録装置の記録媒体間の磁化反
転の干渉に相当する部分を除くことができ、隣接セル間
の記録磁界の影響を少なくできる。 さらには、セル間に高透磁率の磁性体を設けることによ
って、記録磁界が隣接セルに漏れ込むのを防止でき，ア
レイの高密度化が実現できる。 さらには、記録磁界発生手段に、高透磁率の良導体を用
いることによって、上記セル間の高透磁レイの高密度化
がさらに可能となる。 さらには、行と列のマトリクス状に配した記録磁界発生
手段の良導体の各端子を行と列でそれぞれ共通化し、行
と列のそれぞれの端子にそれぞれ電流供給用のスイッチ
と電流引出用のスイッチを設け、電流供給用のスイッチ
のそれぞれの他端を共通化して電圧源に接続すると共に
，電流引出用のスイッチのそれぞれの他端を共通化して
記録時に起動する電流源に接続することによって、記録
磁界発生手段である導体膜に流れる電流を共通化でき、
記録磁界をアレイ内で一定にできる。 さらには、上記記録磁界をアレイ内で一定にする手段で
、行あるいは列で記録時に起動する電流源を時分割で電
流供給することによって、各記録磁界発生手段である導
体膜に流れる電流の平均値を小さくすることができ、記
録磁界の発生効率を向上できる。 さらには、行と列のマトリクス状に配した磁界検出手段
の磁気抵抗効果素子の各端子を、それぞそれぞれ電圧供
給用のスイッチを設けてそれぞれのスイッチの他端子を
共通化して電圧源を設け、行あるいは列の共通端子には
それぞれ電流供給用のスイッチを設けてそれぞれのスイ
ッチの他端子を共通化して電流源を設け，行及び列のス
イッチの各１個を閉じて磁気抵抗効果素子への電流供給
を行うことによって、上記漏れ磁界の向きを検出を少な
い配線で効率良く、しかも省電力で検出することができ
る。 さらには、行と列のマトリクス状に配した磁界検出手段
の磁気抵抗効果素子の各端子を、それぞれ行と列で共通
化し、列あるいは行の共通端子にそれぞれ電圧供給用の
スイッチを設けてそれぞれのスイッチの他端子を共通化
して電圧源を設け，行あるいは列の共通端子にはそれぞ
れ電流源を設け，列あるいは行のスイッチの１個を閉じ
て磁気抵抗効果素子への電流供給を行うことによって、
上記漏れ磁界の向きを検出を少ない配線で効率良＜，シ
かも列あるいは行単位で高速に検出するこさらには、一
端を共通化した磁気抵抗効果素子を２枚重ねて設けて，
互いに流れる電流で逆方向のバイアス磁界を印加し、差
動検出することによって、磁気抵抗効果素子から抵抗値
を検出する回路までの配線抵抗を無視でき．上記漏れ磁
界の向きを検出する手段の検出感度を上げることができ
る。 さらには、半導体メモリを用いた半導体磁気ディスク装
置等において、上記薄膜磁気メモリを半導体メモリの代
わりに用いることによって、長期の停電時においても記
憶データが消失しないようにすることができ、装置の信
頼性及び保守性を著しく向上することができる。
【実施例］
本発明の第１の実施例を第１図のメモリセルと第２図の
記憶部のセルの断面図を用いて説明する。 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜絶縁層Ｓｌ．薄膜磁性ＭＭ、薄
膜絶縁ＪＩＪＳ２、シャント膜ＭＳＭ、磁気抵抗効果素
子ＭＲ、薄膜絶縁ＪＩＳ３、を順次形戒する．この上部
に記録磁界印加用の薄膜導体Ａを設ける。この時薄膜磁
性層Ｍは、保磁力が数百Ｏｅでサブミクロンオーダの厚
さとし、個々のメモリセルに分割しないでメモリセル全
面一様に設ける。さらに、薄膜導体Ａの上部に薄膜磁性
層Ｓ４を介して配線導体層ＡＱを設ける。 記録時には、配線導体層ＡＩ１を介して薄膜磁性層Ｍの
上部にサブミクロンオーダー以下で設けた薄膜導体Ａに
、記録情報の“１” ＋１ Ｑ Ｉ１によって向きを
変えた数ｍＡから数１０ｍＡの電流を流し、これによっ
て発生する磁界で薄膜磁性／ｉｌＭの磁化の向きを変え
る。 再生時には、薄膜磁性層Ｍに極めて近接して設けた例え
ばシャントバイアス型の磁気抵抗効果素子ＭＲで磁性層
Ｍの漏れ磁界の向きを検出する。 シャント膜ＳＭが与えるバイアス磁界に対して、同一方
向の漏れ磁界であれば抵抗値は減少し、逆方向であれば
抵抗値は増加する。これとメモリセル外部に設けたダミ
ーの磁気抵抗効果素子ＭＲｄの抵抗値とを比較すること
によって、記録されていた情報の″１′″ ＩＩ Ｏ
″゛を判別するように動作する。 本実施例によれば、薄膜磁性体をセル毎に分離しないの
で，構戊が簡単であり、しかも製造が容易となる。 尚、本実施例では、薄膜磁性層の上部に磁気抵抗効果素
子を形戊したが、上記両者の上下を逆に構或しても同様
の効果が得られることは明らかである。また、非磁性の
基板と薄膜絶縁層Ｓ１との間、もしくは配線導体層ＡＱ
に薄膜超電導体を設けることによって、記録再生効率を
著しく向上できる。 本発明の第２の実施例を第３図のメモリセルの断面図を
用いて説明する。 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜＃＄Ａ縁ＮＳ１．薄ＩＩ！磁性
層Ｍ、薄膜＃＠縁層Ｓ２、シャント膜層ＳＭ、磁気抵抗
効果素子ＭＲ、薄膜絶縁１１Ｓ３、を順次形威する。こ
の上部に記録磁界印加用の薄膜導体Ａを設ける構成であ
る。この時、薄膜磁性層Ｍは、保磁力が数百○ｅでサブ
ミクロンオーダの厚さとし、個々のメモリセルに分割し
て設ける。さらに、このメモリセルをアレイ状に配し、
薄膜導体Ａの上部に薄膜磁性層Ｓ４を介して配線導体層
ＡＱを設ける。 記録時には、配線導体層ＡＱを介して薄膜磁性ＩＭの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに、
記録情報のＩＩ １ ＋ｌ ， ＩＩ Ｏ Ｉ＋によ
って向きを変えた数ｍＡから数１０ｍＡの電流を流し、
これによって発生する磁界で薄膜磁性層Ｍの磁化の向き
を変える．再生時には、薄膜磁性層Ｍに極めて近接して
設けた例えばシャントバイアス型の磁気抵抗効果素子Ｍ
Ｒで磁性層Ｍの漏れ磁界の向きを検出する。シャント膜
ＳＭが与えるバイアス磁界に対して、同一方向の漏れ磁
界であれば抵抗値は減少し、逆方向であれば抵抗値は増
加する。 これとメモリセル外部に設けたダミーの磁気抵抗効果素
子ＭＲｄの抵抗値とを比較することによって、記録され
ていた情報の゛′１″＋ １１ ０ Ｉ１を判別す
るよ，うに動作する。 本実施例によれば、薄膜磁性体をセル毎に分離している
ため、端部での漏れ磁界の増加が期待でき、これによっ
てさらに小さなメモリセルにすることが可能となる。ま
た、非磁性の基板と薄膜絶縁層Ｓｌとの間、もしくは配
線導体ｆｆｉＡＱに薄膜超電導体を設けることによって
、記録再生効率を著しく向上できる。 本発明の第３の実施例を第４図のメモリセルの断面図を
用いて説明する． 本実施例のメモリセル構造は，非磁性の基板上に、薄膜
絶縁層Ｓ１．薄膜磁性層Ｍ、薄膜絶縁層Ｓ２、シャント
膜層ＳＭ、磁気抵抗効果素子ＭＲ．薄膜絶縁層Ｓ３、を
順次形或する。この上部に記録磁界印加用の薄膜導体Ａ
を設け、さらにこの導体を薄膜總縁／ｌｓ４で絶縁する
と共に、絶縁＃Ｓ４と同程度の高さまで例えばパーマロ
イなどの高透磁率の軟磁性層Ｐｉを薄膜導体Ａを取り巻
くように形成し，絶縁層Ｓ４と軟磁性，ＩＷＰＩの上部
にパーマロイなどの高透磁率の軟磁性ＪｌｌＰ２を一面
に形成する構或である。この時薄膜磁性層Ｍは、保磁力
が数百Ｏｅでサブミクロンオーダの厚さとし、個々のメ
モリセルに分割しないでメモリセル全面一様に設ける。 さらに、このメモリセルをアレイ状に配し、薄膜導体Ａ
の上部に薄膜磁性層Ｓ５を介して配線導体層ＡＱを設け
る。 記録時には、配線導体層Ａｆｌを介して薄膜磁性ＮＭの
上部にサブミクロンオーダー以下で設けた薄膜導体Ａに
、記録情報の１１ １ １Ｉ ， ＩＩ Ｏ ＩＩに
よって向きを変えた数ｍＡから数１０ｍＡの電流を流し
、これによって発生する磁界で薄膜磁性層Ｍの磁化の向
きを変える。再生時には、簿膜磁性ＭＭに極めて近接し
て設けた例えばシャントバイアス型の磁気抵抗効果素子
ＭＲで磁性層Ｍの漏れ磁界の向きを検出する。シャント
膜ＳＭが与えるバイアス磁界に対して，同一方向の漏れ
磁界であれば抵抗値は減少し、逆方向であれば抵抗値は
増加する。 これとメモリセル外部に設けたダミーの磁気抵抗効果素
子ＭＲｄの抵抗値とを比較することによって、記録され
ていた情報の゛′１”，“Ｏ″′を判別するように動作
する． 本実施例によれば、薄膜導体の発生する磁界がこの導体
を取り巻くように形或されたパーマロイ膜によって、ほ
ぼそのまま記録媒体である薄ｊ摸磁性層に印加されるた
め、記録効率が高まり、記録磁界を発生するのに必要な
電流値が小さくて済む。 この結果導体層の断面積を小さくできるので、高密度化
が容易で、高速記録が可能なメモリセルが実現できる。 尚、本実施例では、薄膜磁性体を第１の実施例のように
メモリセル毎に分割せずに一面に設ける場合を示したが
、メモリセル毎に分割しても同様の効果が得られること
は明らかである。また，非磁性の基板と薄膜絶縁層Ｓ１
との間、もしくは配線導体／Ｉ！ＡＱに薄膜超電導体を
設けることによって、記録再生効率を著しく向上できる
。 本発明の第４の実施例を第５図のメモリセルの断面図を
用いて説明する． 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜絶縁層ＳＬ薄膜磁性層Ｍ、薄Ｉ
ＩＩ絶縁層Ｓ２を一様に形威し、さらにメ？リセル毎に
シャント膜層ＳＭ，磁気抵抗効果素子ＭＲを繰返しパタ
ーン形成すると共に、この上部に一様な薄膜ＭＪＩ層Ｓ
３を順次形成する。さらにこの上部に記録磁界印加用の
薄膜導体Ａをパーマロイなどの良導体の軟磁性膜で繰返
しパターン形成すると共に、導体間及び上部を薄膜絶ａ
ＳＳ４で絶縁し、その上部に一様なパーマロイ層等の軟
磁性層Ｐ３を設ける構或である。この時薄膜磁性層Ｍは
、保磁力が数百Ｏｅでサブミクロンオーダの厚さとし、
個々のメモリセルに分割しないでメモリセル全面一様に
設ける。さらに，このメモリセルをアレイ状に配し，薄
膜導体Ａの上部に薄膜磁性ＭＳ５を介して配線導体ＭＡ
Ｑを設ける。 記録時には、配線導体層ＡＱを介して蒲膜磁性層Ｍの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに，
記録情報のｔｔ １ ｎ ， ｒｔ■ ｕによって向
きを変えた数ｍＡから数１０ｍＡの電流を流し、これに
よって発生する磁界で薄膜磁性ＩＭの磁化の向きを変え
る。 再生時には、薄膜磁性層Ｍに極めて近接して設けた例え
ばシャントバイアス型の磁気抵抗効果素子ＭＲで磁性層
Ｍの漏れ磁界の向きを検出する。 シャント膜ＳＭが与えるバイアス磁界に対して、同一方
向の漏れ磁界であれば抵抗値は減少し、逆方向であれば
抵抗値は増加する。これとメモリセル外部に設けたダミ
ーの磁気抵抗効果素子ＭＲｄの抵抗値とを比較すること
によって，記録されていた情報の７／ ｌ ｒｊ ．
ＩＩ Ｑ ）ｆｉを判別するように動作する。 本実施例によれば、隣接メモリセルの薄膜導体が記録磁
界を記録媒体である磁性薄膜に磁界を導入するので、記
録電流の効率が良く、電流値を小さくできるので高速化
が期待できる。また，隣接メモリセルの薄膜導体間を狭
くできるので、高密度化も容易である。 尚、本実施例では，薄膜磁性体を第１の実施例のように
メモリセル毎に分割せずに一面に設ける場合を示したが
、メモリセル毎に分割しても同様の効果が得られること
は明らかである。また、非磁性の基板と薄膜絶縁層Ｓ１
との間、もしくは配線導体層ＡＩ２に薄膜超電導体を設
けることによって、記録再生効率を著しく向上できる。 本発明による第５の実施例を第６図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの記録時の郵動方式に関する。 記録時に使用する薄膜導体膜を、Ｎ行とＬ列のマトリク
ス状に配．し、各端子を行と列でそれぞれ共通化し、行
と列のそれぞれのＮ個、Ｌ個の端子にそれぞれ電流供給
用のスイッチＮ＋Ｌ個と電流引出用のスイッチＮ＋Ｌ個
を設け、電流供給用のスイッチＮ十Ｌ個のそれぞれの他
端を共通化して電圧ｉ１１ｉＶ１に接続すると共に、電
流引出用のスイッチＮ十Ｌ個のそれぞれの他端を共通化
して一端を電圧源ｖ３に接続した記録時に起動する電流
源Ｉｔに接続したものでる。 例えば、薄膜導体膜ＡｎｌにＩｎｌの十方向の電流を供
給する場合、電流供給用スイッチＳＬＩｌと電流引出用
スイッチＳＮＯｎを閉じれば良く、一方向の電流を供給
する場合は、電流供給用スイッチＳＮＩｎと′Ｒ．流引
出用スイッチＳＬＯＩを閉じれば良い。 本実施例によれば、各薄膜導体膜に流れる電流値は電流
源工１の値で一定であり、記録磁界をアレイ内で一定に
できる。 本発明による第６の実施例を第７図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの記録時の聞動方式に関する。 第６図に示した薄膜導体膜（Ｎ行とＬ列のマトリクス）
を、Ｎ行方向に１バイトに相当する８個を、Ｌ列方向に
ワード数に相当する例えば１０２４個を配する。 ここで第７図を用いて、Ｌ列方向の１番目のワードの記
録を行う場合について説明する。列方向の１番目の記録
ゲートＧｗｌが開いている状態では、スイッチはＳＬＩ
Ｉ，ＳＬＯＬを除いた全スイッチを開き、１列以外には
通電できないようにする。この状態で、１番目の記録ゲ
ートＧｗｌが開いている時間をＧｗｌｌ〜Ｇｗｌ８で８
分割し、始めの１分割目で１ビットのＡｌｌへの通電を
スイッチＳＮＩＩ，ＳＮ○１，ＳＬＩ １，ＳＬＯＬで
行う。同様に、ｎ分割目でｎビットのＡｎｌへの通電は
スイッチＳＮＩｎ，ＳＮＯｎ，ＳＬＩ ｌ，ＳＬ○１で
行う。 本実施例によれば、記録時に起動する電流源を時分割で
電流供給することにより，各記録磁界発生手段である導
体膜に流れる電流の平均値を小さくすることができ、薄
膜磁気メモリの消費電力を低減できる。また、この消費
電力の低減分を電流値の増加に割り当てることにより，
記録磁界を大きくできる。 本発明による第７の実施例を第８図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの再生時の師動方式に関する。 再生時に使用する磁気抵抗効果素子を、Ｎ行とＬ列のマ
トリクス状に配し、磁気抵抗効果素子の各端子を、それ
ぞれ行と列で共通化し、Ｌ列の共通端子にそれぞれ電圧
供給用のスイッチＬ個を設けてそれぞれのスイッチの他
端子を共通化して電圧源ｖ２に接続し、Ｎ行の共通端子
にはそれぞれ電流供給用のスイッチＮ個を設けてそれぞ
れのスイッチの他端子を共通化して一端を電圧源ｖ３に
接続した電流源Ｉ２を接続する。さらにＮ行の端子には
それぞれコンパレータを介してラッチを接続する。コン
パレータの参照電圧には、一端を電圧源Ｖ２に接続し、
他端を電流源工２をコピーした電流源Ｉ２ｄに接続した
ダミーの磁気抵抗効果素子ＭＲｄの電位を用いる構成で
ある， Ｎ行及びＬ列のスイッチの各１個を閉じて磁気抵抗効果
素子への電流供給を行う。廓動方法は第６図とほぼ同様
であり、Ｎ行方向をバイトに対応させ、Ｌ方向をワード
に対応させる。列方向のｌ番目のゲートが開いている状
態では，スイッチはＳＬＩを除いた列方向の全スイッチ
を開き、１列以外には通′電できないようにする．この
状態で、ｌ番目のゲートが開いている時間をＮ分割し，
始めの１分割目で１ビットのＭＲＩＩへの通電をスイッ
チＳＮＩで行う．同様に、ｎ分割目でｎビットのＡｎｌ
への通電をスイッチＳＮｎで行い、この時のｎピットの
電位をコンパレータで検出すると共にラッチ出力する。 本実施例によれば、上記漏れ磁界の向きを検出を少ない
配線で効率良く、しかも省電力で検出することができる
。 本発明による第８の実施例を第９図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの再生時の眺動方式に関する。 再生時に使用する磁気抵抗効果素子を、Ｎ行とＬ列のマ
トリクス状に配し、磁気抵抗効果素子の各端子を、それ
ぞれ行と列で共通化し、Ｌ列の共通端子にそれぞれ電圧
供給用のスイッチＬ個を設けてそれぞれのスイッチの他
端子を共通化して電圧源■２に接続し、Ｎ行の共通端子
にはそれぞれＮ個の等しい一端を電圧ｇＶ３に接続した
電流源Ｉ２を接続する。さらにＮ行の端子にはそれぞれ
コンパレータを接続する。コンパレータの参照電■２を
コピーした電流源Ｉ２ｄに接続したダミーの磁気抵抗効
果素子ＭＲｄの電位を用いる構成である。 Ｌ列のスイッチの１個を閉じてＬ列のＮ個の磁気抵抗効
果素子への電流供給を同時に行う。Ｎ行方向をバイ１−
に対応させ、Ｌ方向をワードに対応させる。列方向の１
番目のゲー１・が開いている状態では、スイノチはＳＬ
Ｉを除いた列方向の全スイソチを開き，１列以外には通
電できないようにする。この時の各ビットの電位をコン
パレータで検出する。 本実施例によれば、上記漏れ磁界の向きを検出を少ない
配線で効率良く、しかもバイト毎に高速で検出すること
ができる， 本発明の第９の実施例を第１０．１１図を用いて説明す
る。 本実施例は、漏れ磁界を検出する磁気抵抗効果素子のセ
ル構造及び邸動方法に関する。 第１０図に示すように，薄膜磁気メモリのセル内の磁気
抵抗効果素子を、一端を共通化した磁気抵抗効果素子Ｍ
ＲＩ，ＭＲ２を薄膜絶縁層を介して２枚重ねたものとす
る。この素子を第１１図に示すメモリセルで暉動する。 磁気抵抗効果素子を、Ｎ行とＬ列のマトリクス状に配し
、磁気抵抗効果素子の各センタ一端子を列で、他の２端
子をそれぞれ行で共通化し、Ｌ列の共通端子にそれぞれ
電圧供給用のスイッチＬ個を設けてそれぞれのスイッチ
の他端子を共通化して電圧源■２に接続し、Ｎ行の共通
端子２組にはそれぞれ２Ｎ個の等しい一端を電圧源Ｖ３
に接続した電流源■２を接続する。さらに２Ｎ行の端子
にはそれぞれコンパレータを接続する構或である。 セル内の２個の磁気抵抗効果素子は、互いに流れる電流
で逆方向のバイアス磁界な印加するので薄膜磁性体の漏
れ磁化は差動検出できる。Ｌ列のスイッチの１個を閉じ
てＬ列のＮ組の磁気抵抗効果素子への電流供給を同時に
行う。Ｎ行方向をバイトに対応させ、Ｌ方向をワードに
対応させる。 列方向の１番目のゲートが開いている状態では、開き、
１列以外には通電できないようにする。この時の各ビッ
トの差動電位をコンパレータで検出する。 本実施例によれば、磁気抵抗効果素子から抵抗値を検出
するコンパレータまでの配線抵抗による電圧降下は、差
動検出によって無視でき、さらに踊れ磁界の検出感度を
上げることができる。 尚、本実施例では第８の実施例のように．１バイＩ・分
を同時に検出する場合を示したが、第７の実施例のよう
に１バイト分を時分割で検出することも容易にできる。 本発明の第｛Ｏの実施例を説明する。本実施例は半導体
ディスク装置のように、半導体のメモリを記憶媒体に用
いている記憶装置に関する。 半導体メモリを用いた半導体磁気ディスク％ｉ？Ｚ等に
おいて、上記薄膜磁気メモリを半導体メモリの代わりに
用いる。これによって、例えばバックアップ電源がなく
とも停電時に記憶データが消失しないようにできる。従
って、本実施例によれば、記憶装置の信頼性，保守性及
び操作性を著しく向上することができる． 尚、本実施例では半導体ディスク装置の場合について述
べたが、起動時に磁気ディスクやフロッピーディスク等
から内部の揮発性高速アクセスが可能なメモリにローデ
ィングが必要な装置に、内部メモリの代わりに上記薄膜
磁気メモリを適用することによって、同様の効果が期待
できる。また、測定器等で，マイクロプログラムを用い
て制御しているシステムにおいて、再生専用メモリの代
わりに上記薄膜磁気メモリを適用することによって、汎
用性の高い装置が実現できる。 【発明の効果】 本発明によれば，製造が容易でかつ高集積化に適した薄
膜磁気メモリセルを構成でき，さらにこれらのセルをア
レイ状に配列し、本発明による記録再生方式を適用する
ことにより，随時記録再生可能で、不揮発な薄膜磁気メ
モリが実現できる。
記憶部のセルの断面図を用いて説明する。 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜絶縁層Ｓｌ．薄膜磁性ＭＭ、薄
膜絶縁ＪＩＪＳ２、シャント膜ＭＳＭ、磁気抵抗効果素
子ＭＲ、薄膜絶縁ＪＩＳ３、を順次形戒する．この上部
に記録磁界印加用の薄膜導体Ａを設ける。この時薄膜磁
性層Ｍは、保磁力が数百Ｏｅでサブミクロンオーダの厚
さとし、個々のメモリセルに分割しないでメモリセル全
面一様に設ける。さらに、薄膜導体Ａの上部に薄膜磁性
層Ｓ４を介して配線導体層ＡＱを設ける。 記録時には、配線導体層ＡＩ１を介して薄膜磁性層Ｍの
上部にサブミクロンオーダー以下で設けた薄膜導体Ａに
、記録情報の“１” ＋１ Ｑ Ｉ１によって向きを
変えた数ｍＡから数１０ｍＡの電流を流し、これによっ
て発生する磁界で薄膜磁性／ｉｌＭの磁化の向きを変え
る。 再生時には、薄膜磁性層Ｍに極めて近接して設けた例え
ばシャントバイアス型の磁気抵抗効果素子ＭＲで磁性層
Ｍの漏れ磁界の向きを検出する。 シャント膜ＳＭが与えるバイアス磁界に対して、同一方
向の漏れ磁界であれば抵抗値は減少し、逆方向であれば
抵抗値は増加する。これとメモリセル外部に設けたダミ
ーの磁気抵抗効果素子ＭＲｄの抵抗値とを比較すること
によって、記録されていた情報の″１′″ ＩＩ Ｏ
″゛を判別するように動作する。 本実施例によれば、薄膜磁性体をセル毎に分離しないの
で，構戊が簡単であり、しかも製造が容易となる。 尚、本実施例では、薄膜磁性層の上部に磁気抵抗効果素
子を形戊したが、上記両者の上下を逆に構或しても同様
の効果が得られることは明らかである。また、非磁性の
基板と薄膜絶縁層Ｓ１との間、もしくは配線導体層ＡＱ
に薄膜超電導体を設けることによって、記録再生効率を
著しく向上できる。 本発明の第２の実施例を第３図のメモリセルの断面図を
用いて説明する。 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜＃＄Ａ縁ＮＳ１．薄ＩＩ！磁性
層Ｍ、薄膜＃＠縁層Ｓ２、シャント膜層ＳＭ、磁気抵抗
効果素子ＭＲ、薄膜絶縁１１Ｓ３、を順次形威する。こ
の上部に記録磁界印加用の薄膜導体Ａを設ける構成であ
る。この時、薄膜磁性層Ｍは、保磁力が数百○ｅでサブ
ミクロンオーダの厚さとし、個々のメモリセルに分割し
て設ける。さらに、このメモリセルをアレイ状に配し、
薄膜導体Ａの上部に薄膜磁性層Ｓ４を介して配線導体層
ＡＱを設ける。 記録時には、配線導体層ＡＱを介して薄膜磁性ＩＭの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに、
記録情報のＩＩ １ ＋ｌ ， ＩＩ Ｏ Ｉ＋によ
って向きを変えた数ｍＡから数１０ｍＡの電流を流し、
これによって発生する磁界で薄膜磁性層Ｍの磁化の向き
を変える．再生時には、薄膜磁性層Ｍに極めて近接して
設けた例えばシャントバイアス型の磁気抵抗効果素子Ｍ
Ｒで磁性層Ｍの漏れ磁界の向きを検出する。シャント膜
ＳＭが与えるバイアス磁界に対して、同一方向の漏れ磁
界であれば抵抗値は減少し、逆方向であれば抵抗値は増
加する。 これとメモリセル外部に設けたダミーの磁気抵抗効果素
子ＭＲｄの抵抗値とを比較することによって、記録され
ていた情報の゛′１″＋ １１ ０ Ｉ１を判別す
るよ，うに動作する。 本実施例によれば、薄膜磁性体をセル毎に分離している
ため、端部での漏れ磁界の増加が期待でき、これによっ
てさらに小さなメモリセルにすることが可能となる。ま
た、非磁性の基板と薄膜絶縁層Ｓｌとの間、もしくは配
線導体ｆｆｉＡＱに薄膜超電導体を設けることによって
、記録再生効率を著しく向上できる。 本発明の第３の実施例を第４図のメモリセルの断面図を
用いて説明する． 本実施例のメモリセル構造は，非磁性の基板上に、薄膜
絶縁層Ｓ１．薄膜磁性層Ｍ、薄膜絶縁層Ｓ２、シャント
膜層ＳＭ、磁気抵抗効果素子ＭＲ．薄膜絶縁層Ｓ３、を
順次形或する。この上部に記録磁界印加用の薄膜導体Ａ
を設け、さらにこの導体を薄膜總縁／ｌｓ４で絶縁する
と共に、絶縁＃Ｓ４と同程度の高さまで例えばパーマロ
イなどの高透磁率の軟磁性層Ｐｉを薄膜導体Ａを取り巻
くように形成し，絶縁層Ｓ４と軟磁性，ＩＷＰＩの上部
にパーマロイなどの高透磁率の軟磁性ＪｌｌＰ２を一面
に形成する構或である。この時薄膜磁性層Ｍは、保磁力
が数百Ｏｅでサブミクロンオーダの厚さとし、個々のメ
モリセルに分割しないでメモリセル全面一様に設ける。 さらに、このメモリセルをアレイ状に配し、薄膜導体Ａ
の上部に薄膜磁性層Ｓ５を介して配線導体層ＡＱを設け
る。 記録時には、配線導体層Ａｆｌを介して薄膜磁性ＮＭの
上部にサブミクロンオーダー以下で設けた薄膜導体Ａに
、記録情報の１１ １ １Ｉ ， ＩＩ Ｏ ＩＩに
よって向きを変えた数ｍＡから数１０ｍＡの電流を流し
、これによって発生する磁界で薄膜磁性層Ｍの磁化の向
きを変える。再生時には、簿膜磁性ＭＭに極めて近接し
て設けた例えばシャントバイアス型の磁気抵抗効果素子
ＭＲで磁性層Ｍの漏れ磁界の向きを検出する。シャント
膜ＳＭが与えるバイアス磁界に対して，同一方向の漏れ
磁界であれば抵抗値は減少し、逆方向であれば抵抗値は
増加する。 これとメモリセル外部に設けたダミーの磁気抵抗効果素
子ＭＲｄの抵抗値とを比較することによって、記録され
ていた情報の゛′１”，“Ｏ″′を判別するように動作
する． 本実施例によれば、薄膜導体の発生する磁界がこの導体
を取り巻くように形或されたパーマロイ膜によって、ほ
ぼそのまま記録媒体である薄ｊ摸磁性層に印加されるた
め、記録効率が高まり、記録磁界を発生するのに必要な
電流値が小さくて済む。 この結果導体層の断面積を小さくできるので、高密度化
が容易で、高速記録が可能なメモリセルが実現できる。 尚、本実施例では、薄膜磁性体を第１の実施例のように
メモリセル毎に分割せずに一面に設ける場合を示したが
、メモリセル毎に分割しても同様の効果が得られること
は明らかである。また，非磁性の基板と薄膜絶縁層Ｓ１
との間、もしくは配線導体／Ｉ！ＡＱに薄膜超電導体を
設けることによって、記録再生効率を著しく向上できる
。 本発明の第４の実施例を第５図のメモリセルの断面図を
用いて説明する． 本実施例はメモリセルの構造に関する。 非磁性の基板上に、薄膜絶縁層ＳＬ薄膜磁性層Ｍ、薄Ｉ
ＩＩ絶縁層Ｓ２を一様に形威し、さらにメ？リセル毎に
シャント膜層ＳＭ，磁気抵抗効果素子ＭＲを繰返しパタ
ーン形成すると共に、この上部に一様な薄膜ＭＪＩ層Ｓ
３を順次形成する。さらにこの上部に記録磁界印加用の
薄膜導体Ａをパーマロイなどの良導体の軟磁性膜で繰返
しパターン形成すると共に、導体間及び上部を薄膜絶ａ
ＳＳ４で絶縁し、その上部に一様なパーマロイ層等の軟
磁性層Ｐ３を設ける構或である。この時薄膜磁性層Ｍは
、保磁力が数百Ｏｅでサブミクロンオーダの厚さとし、
個々のメモリセルに分割しないでメモリセル全面一様に
設ける。さらに，このメモリセルをアレイ状に配し，薄
膜導体Ａの上部に薄膜磁性ＭＳ５を介して配線導体ＭＡ
Ｑを設ける。 記録時には、配線導体層ＡＱを介して蒲膜磁性層Ｍの上
部にサブミクロンオーダー以下で設けた薄膜導体Ａに，
記録情報のｔｔ １ ｎ ， ｒｔ■ ｕによって向
きを変えた数ｍＡから数１０ｍＡの電流を流し、これに
よって発生する磁界で薄膜磁性ＩＭの磁化の向きを変え
る。 再生時には、薄膜磁性層Ｍに極めて近接して設けた例え
ばシャントバイアス型の磁気抵抗効果素子ＭＲで磁性層
Ｍの漏れ磁界の向きを検出する。 シャント膜ＳＭが与えるバイアス磁界に対して、同一方
向の漏れ磁界であれば抵抗値は減少し、逆方向であれば
抵抗値は増加する。これとメモリセル外部に設けたダミ
ーの磁気抵抗効果素子ＭＲｄの抵抗値とを比較すること
によって，記録されていた情報の７／ ｌ ｒｊ ．
ＩＩ Ｑ ）ｆｉを判別するように動作する。 本実施例によれば、隣接メモリセルの薄膜導体が記録磁
界を記録媒体である磁性薄膜に磁界を導入するので、記
録電流の効率が良く、電流値を小さくできるので高速化
が期待できる。また，隣接メモリセルの薄膜導体間を狭
くできるので、高密度化も容易である。 尚、本実施例では，薄膜磁性体を第１の実施例のように
メモリセル毎に分割せずに一面に設ける場合を示したが
、メモリセル毎に分割しても同様の効果が得られること
は明らかである。また、非磁性の基板と薄膜絶縁層Ｓ１
との間、もしくは配線導体層ＡＩ２に薄膜超電導体を設
けることによって、記録再生効率を著しく向上できる。 本発明による第５の実施例を第６図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの記録時の郵動方式に関する。 記録時に使用する薄膜導体膜を、Ｎ行とＬ列のマトリク
ス状に配．し、各端子を行と列でそれぞれ共通化し、行
と列のそれぞれのＮ個、Ｌ個の端子にそれぞれ電流供給
用のスイッチＮ＋Ｌ個と電流引出用のスイッチＮ＋Ｌ個
を設け、電流供給用のスイッチＮ十Ｌ個のそれぞれの他
端を共通化して電圧ｉ１１ｉＶ１に接続すると共に、電
流引出用のスイッチＮ十Ｌ個のそれぞれの他端を共通化
して一端を電圧源ｖ３に接続した記録時に起動する電流
源Ｉｔに接続したものでる。 例えば、薄膜導体膜ＡｎｌにＩｎｌの十方向の電流を供
給する場合、電流供給用スイッチＳＬＩｌと電流引出用
スイッチＳＮＯｎを閉じれば良く、一方向の電流を供給
する場合は、電流供給用スイッチＳＮＩｎと′Ｒ．流引
出用スイッチＳＬＯＩを閉じれば良い。 本実施例によれば、各薄膜導体膜に流れる電流値は電流
源工１の値で一定であり、記録磁界をアレイ内で一定に
できる。 本発明による第６の実施例を第７図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの記録時の聞動方式に関する。 第６図に示した薄膜導体膜（Ｎ行とＬ列のマトリクス）
を、Ｎ行方向に１バイトに相当する８個を、Ｌ列方向に
ワード数に相当する例えば１０２４個を配する。 ここで第７図を用いて、Ｌ列方向の１番目のワードの記
録を行う場合について説明する。列方向の１番目の記録
ゲートＧｗｌが開いている状態では、スイッチはＳＬＩ
Ｉ，ＳＬＯＬを除いた全スイッチを開き、１列以外には
通電できないようにする。この状態で、１番目の記録ゲ
ートＧｗｌが開いている時間をＧｗｌｌ〜Ｇｗｌ８で８
分割し、始めの１分割目で１ビットのＡｌｌへの通電を
スイッチＳＮＩＩ，ＳＮ○１，ＳＬＩ １，ＳＬＯＬで
行う。同様に、ｎ分割目でｎビットのＡｎｌへの通電は
スイッチＳＮＩｎ，ＳＮＯｎ，ＳＬＩ ｌ，ＳＬ○１で
行う。 本実施例によれば、記録時に起動する電流源を時分割で
電流供給することにより，各記録磁界発生手段である導
体膜に流れる電流の平均値を小さくすることができ、薄
膜磁気メモリの消費電力を低減できる。また、この消費
電力の低減分を電流値の増加に割り当てることにより，
記録磁界を大きくできる。 本発明による第７の実施例を第８図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの再生時の師動方式に関する。 再生時に使用する磁気抵抗効果素子を、Ｎ行とＬ列のマ
トリクス状に配し、磁気抵抗効果素子の各端子を、それ
ぞれ行と列で共通化し、Ｌ列の共通端子にそれぞれ電圧
供給用のスイッチＬ個を設けてそれぞれのスイッチの他
端子を共通化して電圧源ｖ２に接続し、Ｎ行の共通端子
にはそれぞれ電流供給用のスイッチＮ個を設けてそれぞ
れのスイッチの他端子を共通化して一端を電圧源ｖ３に
接続した電流源Ｉ２を接続する。さらにＮ行の端子には
それぞれコンパレータを介してラッチを接続する。コン
パレータの参照電圧には、一端を電圧源Ｖ２に接続し、
他端を電流源工２をコピーした電流源Ｉ２ｄに接続した
ダミーの磁気抵抗効果素子ＭＲｄの電位を用いる構成で
ある， Ｎ行及びＬ列のスイッチの各１個を閉じて磁気抵抗効果
素子への電流供給を行う。廓動方法は第６図とほぼ同様
であり、Ｎ行方向をバイトに対応させ、Ｌ方向をワード
に対応させる。列方向のｌ番目のゲートが開いている状
態では，スイッチはＳＬＩを除いた列方向の全スイッチ
を開き、１列以外には通′電できないようにする．この
状態で、ｌ番目のゲートが開いている時間をＮ分割し，
始めの１分割目で１ビットのＭＲＩＩへの通電をスイッ
チＳＮＩで行う．同様に、ｎ分割目でｎビットのＡｎｌ
への通電をスイッチＳＮｎで行い、この時のｎピットの
電位をコンパレータで検出すると共にラッチ出力する。 本実施例によれば、上記漏れ磁界の向きを検出を少ない
配線で効率良く、しかも省電力で検出することができる
。 本発明による第８の実施例を第９図を用いて説明する。 本実施例は、多数のメモリセルをアレイ状に配した薄膜
磁気メモリの再生時の眺動方式に関する。 再生時に使用する磁気抵抗効果素子を、Ｎ行とＬ列のマ
トリクス状に配し、磁気抵抗効果素子の各端子を、それ
ぞれ行と列で共通化し、Ｌ列の共通端子にそれぞれ電圧
供給用のスイッチＬ個を設けてそれぞれのスイッチの他
端子を共通化して電圧源■２に接続し、Ｎ行の共通端子
にはそれぞれＮ個の等しい一端を電圧ｇＶ３に接続した
電流源Ｉ２を接続する。さらにＮ行の端子にはそれぞれ
コンパレータを接続する。コンパレータの参照電■２を
コピーした電流源Ｉ２ｄに接続したダミーの磁気抵抗効
果素子ＭＲｄの電位を用いる構成である。 Ｌ列のスイッチの１個を閉じてＬ列のＮ個の磁気抵抗効
果素子への電流供給を同時に行う。Ｎ行方向をバイ１−
に対応させ、Ｌ方向をワードに対応させる。列方向の１
番目のゲー１・が開いている状態では、スイノチはＳＬ
Ｉを除いた列方向の全スイソチを開き，１列以外には通
電できないようにする。この時の各ビットの電位をコン
パレータで検出する。 本実施例によれば、上記漏れ磁界の向きを検出を少ない
配線で効率良く、しかもバイト毎に高速で検出すること
ができる， 本発明の第９の実施例を第１０．１１図を用いて説明す
る。 本実施例は、漏れ磁界を検出する磁気抵抗効果素子のセ
ル構造及び邸動方法に関する。 第１０図に示すように，薄膜磁気メモリのセル内の磁気
抵抗効果素子を、一端を共通化した磁気抵抗効果素子Ｍ
ＲＩ，ＭＲ２を薄膜絶縁層を介して２枚重ねたものとす
る。この素子を第１１図に示すメモリセルで暉動する。 磁気抵抗効果素子を、Ｎ行とＬ列のマトリクス状に配し
、磁気抵抗効果素子の各センタ一端子を列で、他の２端
子をそれぞれ行で共通化し、Ｌ列の共通端子にそれぞれ
電圧供給用のスイッチＬ個を設けてそれぞれのスイッチ
の他端子を共通化して電圧源■２に接続し、Ｎ行の共通
端子２組にはそれぞれ２Ｎ個の等しい一端を電圧源Ｖ３
に接続した電流源■２を接続する。さらに２Ｎ行の端子
にはそれぞれコンパレータを接続する構或である。 セル内の２個の磁気抵抗効果素子は、互いに流れる電流
で逆方向のバイアス磁界な印加するので薄膜磁性体の漏
れ磁化は差動検出できる。Ｌ列のスイッチの１個を閉じ
てＬ列のＮ組の磁気抵抗効果素子への電流供給を同時に
行う。Ｎ行方向をバイトに対応させ、Ｌ方向をワードに
対応させる。 列方向の１番目のゲートが開いている状態では、開き、
１列以外には通電できないようにする。この時の各ビッ
トの差動電位をコンパレータで検出する。 本実施例によれば、磁気抵抗効果素子から抵抗値を検出
するコンパレータまでの配線抵抗による電圧降下は、差
動検出によって無視でき、さらに踊れ磁界の検出感度を
上げることができる。 尚、本実施例では第８の実施例のように．１バイＩ・分
を同時に検出する場合を示したが、第７の実施例のよう
に１バイト分を時分割で検出することも容易にできる。 本発明の第｛Ｏの実施例を説明する。本実施例は半導体
ディスク装置のように、半導体のメモリを記憶媒体に用
いている記憶装置に関する。 半導体メモリを用いた半導体磁気ディスク％ｉ？Ｚ等に
おいて、上記薄膜磁気メモリを半導体メモリの代わりに
用いる。これによって、例えばバックアップ電源がなく
とも停電時に記憶データが消失しないようにできる。従
って、本実施例によれば、記憶装置の信頼性，保守性及
び操作性を著しく向上することができる． 尚、本実施例では半導体ディスク装置の場合について述
べたが、起動時に磁気ディスクやフロッピーディスク等
から内部の揮発性高速アクセスが可能なメモリにローデ
ィングが必要な装置に、内部メモリの代わりに上記薄膜
磁気メモリを適用することによって、同様の効果が期待
できる。また、測定器等で，マイクロプログラムを用い
て制御しているシステムにおいて、再生専用メモリの代
わりに上記薄膜磁気メモリを適用することによって、汎
用性の高い装置が実現できる。 【発明の効果】 本発明によれば，製造が容易でかつ高集積化に適した薄
膜磁気メモリセルを構成でき，さらにこれらのセルをア
レイ状に配列し、本発明による記録再生方式を適用する
ことにより，随時記録再生可能で、不揮発な薄膜磁気メ
モリが実現できる。
第１図は本発明の第１の実施例のメモリセルの部分断面
斜視図、第２図、第３図、第４図、第５図はそれぞれ本
発明の実施例のメモリセルの断面図、第６図は本発明の
第５の実施例の薄膜記録装置の回路図、第７図は本発明
の第６の実施例を説明するためのパルスタイミング図、
第８図は本発明の第７の実施例の薄膜記録装置の回路図
、第９図は本発明の第８の実施例の薄膜記録装置の回路
図、第１０図は本発明の第９の実施例のメモリセルの断
面図、、第１１図は第９の実施例のメモリセルを用いた
薄膜記録装置の回路図，第１２図は従来例の半導体磁気
メモリセルの構或を示す部分断面斜視図である。 符号の説明 Ｍ・・・薄膜磁性体．ＭＲ・・・磁気抵抗効果素子、Ｍ
Ｒｄ・・・ダミーの磁気抵抗効果素子、Ａ・・・薄膜導
体、ＳＬ， Ｓ２， Ｓ３， Ｓ４， Ｓ５・・・薄膜
絶縁体、ＳＭ・・・シャント膜、ＰＬ， Ｐ２・・・パ
ーマロイ膜、Ｖｌ， Ｖ２， Ｖ３・・・電圧源、ＳＮ
・・・行方向スイッチ、ＳＬ・・・列方向スイッチ、Ｉ
ｔ， Ｉ２・・・電流源、Ｇｗｌ・・・ゲート信号 第４図 Ｐｊ Ｐ２： １７紐７ｆｊｔ 第Ｓ図 Ｐ３：９じ（磁ナ１４１ 第１図 プ゛ニト｛名号ｈｅ ＆ｗＩ！？ Ｖ２ 第２図 １／２ 阜？ｒｉＪ 嬰１０反
斜視図、第２図、第３図、第４図、第５図はそれぞれ本
発明の実施例のメモリセルの断面図、第６図は本発明の
第５の実施例の薄膜記録装置の回路図、第７図は本発明
の第６の実施例を説明するためのパルスタイミング図、
第８図は本発明の第７の実施例の薄膜記録装置の回路図
、第９図は本発明の第８の実施例の薄膜記録装置の回路
図、第１０図は本発明の第９の実施例のメモリセルの断
面図、、第１１図は第９の実施例のメモリセルを用いた
薄膜記録装置の回路図，第１２図は従来例の半導体磁気
メモリセルの構或を示す部分断面斜視図である。 符号の説明 Ｍ・・・薄膜磁性体．ＭＲ・・・磁気抵抗効果素子、Ｍ
Ｒｄ・・・ダミーの磁気抵抗効果素子、Ａ・・・薄膜導
体、ＳＬ， Ｓ２， Ｓ３， Ｓ４， Ｓ５・・・薄膜
絶縁体、ＳＭ・・・シャント膜、ＰＬ， Ｐ２・・・パ
ーマロイ膜、Ｖｌ， Ｖ２， Ｖ３・・・電圧源、ＳＮ
・・・行方向スイッチ、ＳＬ・・・列方向スイッチ、Ｉ
ｔ， Ｉ２・・・電流源、Ｇｗｌ・・・ゲート信号 第４図 Ｐｊ Ｐ２： １７紐７ｆｊｔ 第Ｓ図 Ｐ３：９じ（磁ナ１４１ 第１図 プ゛ニト｛名号ｈｅ ＆ｗＩ！？ Ｖ２ 第２図 １／２ 阜？ｒｉＪ 嬰１０反
Claims (1)
- 【特許請求の範囲】 １、薄膜磁性体を記録媒体とし、機械的な稼働部分を有
しない薄膜磁気メモリにおいて、 薄膜の磁性体で、面内磁化の向きで情報を記録しておく
記憶手段と、 上記記憶手段の漏れ磁界の向きを、磁性体と近接して並
行に設けた磁界バイアス手段を有する磁気抵抗効果素子
と上記磁気抵抗効果素子と同一形状で磁界を印加しない
素子との抵抗値差で検出する手段と、 上記検出手段と重ねて設けて記録情報に応じて記録磁界
を発生する良導体を上記記憶手段と近接して記録磁界発
生手段とを有することを特徴とする薄膜磁気メモリセル
。 ２、特許請求の範囲第１項記載の薄膜磁気メモリセルを
用いたアレイ状の薄膜磁気メモリに於いて、記憶手段で
ある薄膜磁性体をセル毎に分離して設けたことを特徴と
する薄膜磁気メモリ。 ３、特許請求の範囲第１項記載の薄膜磁気メモリセルを
用いたアレイ状の薄膜磁気メモリに於いて、セル間に高
透磁率の磁性体を設けたことを特徴とする薄膜磁気メモ
リ。 ４、特許請求の範囲第１項記載の薄膜磁気メモリセルを
用いたアレイ状の薄膜磁気メモリに於いて、上記記録磁
界発生手段に、高透磁率の良導体を用いたことを特徴と
する薄膜磁気メモリ。 ５、特許請求の範囲第１項記載の薄膜磁気メモリセルを
用いたアレイ状の薄膜磁気メモリに於いて、行と列のマ
トリクス状に配した記録磁界発生手段の良導体の各端子
を行と列でそれぞれ共通化し、行と列のそれぞれの端子
にそれぞれ電流供給用のスイッチと電流引出用のスイッ
チを設け、電流供給用のスイッチのそれぞれの他端を共
通化して電圧源に接続すると共に、電流引出用のスイッ
チのそれぞれの他端を共通化して記録時に起動する電流
源に接続したことを特徴とする薄膜磁気メモリの記録方
式。 ６、特許請求の範囲第５項記載の薄膜磁気メモリの記録
方式に於いて、行あるいは列で記録時に起動する電流源
を時分割で電流供給するようにしたことを特徴とする薄
膜磁気メモリの記録方式。 ７、特許請求の範囲第１項記載の薄膜磁気メモリセルを
用いたアレイ状の薄膜磁気メモリに於いて、行と列のマ
トリクス状に配した磁界検出手段の磁気抵抗効果素子の
各端子を、それぞれ行と列で共通化し、列あるいは行の
共通端子にそれぞれ電圧供給用のスイッチを設けてそれ
ぞれのスイッチの他端子を共通化して電圧源を設け、行
あるいは列の共通端子にはそれぞれ電流供給用のスイッ
チを設けてそれぞれのスイッチの他端子を共通化して電
流源を設け、行及び列のスイッチの各１個を閉じて磁気
抵抗効果素子への電流供給を行うことを特徴とする薄膜
磁気メモリの再生方式。 ８、特許請求の範囲第１項記載の薄膜磁気メモリセルを
用いたアレイ状の薄膜磁気メモリに於いて、行と列のマ
トリクス状に配した磁界検出手段の磁気抵抗効果素子の
各端子を、それぞれ行と列で共通化し、列あるいは行の
共通端子にそれぞれ電圧供給用のスイッチを設けてそれ
ぞれのスイッチの他端子を共通化して電圧源を設け、行
あるいは列の共通端子にはそれぞれ等しい電流源を設け
、列あるいは行のスイッチの１個を閉じて磁気抵抗効果
素子へ行あるいは列の単位で電流供給を行うことを特徴
とする薄膜磁気メモリの再生方式。 ９、特許請求の範囲第８項記載の薄膜磁気メモリの再生
方式に於いて、一端を共通化した磁気抵抗効果素子を薄
膜磁性層を介して２枚重ねて設けて、互いに流れる電流
で逆方向のバイアス磁界を印加するようにして、差動検
出したことを特徴とする薄膜磁気メモリの再生方式。 １０、特許請求の範囲第１項記載の薄膜磁気メモリを、
半導体メモリの代わりに用いたことを特徴とする記憶装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163940A JP2845952B2 (ja) | 1989-06-28 | 1989-06-28 | 薄膜磁気メモリセルとその記録および再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163940A JP2845952B2 (ja) | 1989-06-28 | 1989-06-28 | 薄膜磁気メモリセルとその記録および再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0330181A true JPH0330181A (ja) | 1991-02-08 |
| JP2845952B2 JP2845952B2 (ja) | 1999-01-13 |
Family
ID=15783714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1163940A Expired - Fee Related JP2845952B2 (ja) | 1989-06-28 | 1989-06-28 | 薄膜磁気メモリセルとその記録および再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845952B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326184A (ja) * | 1994-05-27 | 1995-12-12 | Fujitsu Ltd | 記憶装置 |
| US5515314A (en) * | 1994-05-27 | 1996-05-07 | Fujitsu Limited | Storage device |
| JP2002522864A (ja) * | 1998-08-03 | 2002-07-23 | モトローラ・インコーポレイテッド | 複数のメモリ・バンクを有するｍｒａｍアレイ |
| JP2002343077A (ja) * | 2001-05-16 | 2002-11-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2006024355A (ja) * | 2004-07-09 | 2006-01-26 | Samsung Electronics Co Ltd | 相変化メモリ装置及びプログラム方法 |
| JP2007287328A (ja) * | 2000-05-03 | 2007-11-01 | Samsung Electronics Co Ltd | Ｍｒａｍ装置 |
-
1989
- 1989-06-28 JP JP1163940A patent/JP2845952B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326184A (ja) * | 1994-05-27 | 1995-12-12 | Fujitsu Ltd | 記憶装置 |
| US5515314A (en) * | 1994-05-27 | 1996-05-07 | Fujitsu Limited | Storage device |
| JP2002522864A (ja) * | 1998-08-03 | 2002-07-23 | モトローラ・インコーポレイテッド | 複数のメモリ・バンクを有するｍｒａｍアレイ |
| JP2007287328A (ja) * | 2000-05-03 | 2007-11-01 | Samsung Electronics Co Ltd | Ｍｒａｍ装置 |
| JP2002343077A (ja) * | 2001-05-16 | 2002-11-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2006024355A (ja) * | 2004-07-09 | 2006-01-26 | Samsung Electronics Co Ltd | 相変化メモリ装置及びプログラム方法 |
| US7944741B2 (en) | 2004-07-09 | 2011-05-17 | Samsung Electronics Co., Ltd. | Apparatus and systems using phase change memories |
| US8194442B2 (en) | 2004-07-09 | 2012-06-05 | Samsung Electronics Co., Ltd. | Apparatus and systems using phase change memories |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845952B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781871B2 (en) | Magnetic random access memory and method of operating the same | |
| KR100829557B1 (ko) | 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법 | |
| US7859881B2 (en) | Magnetic memory device and write/read method of the same | |
| KR970009765B1 (ko) | 자성박막 메모리 및 그 기록 · 재생 방법 | |
| US6259644B1 (en) | Equipotential sense methods for resistive cross point memory cell arrays | |
| US7085174B2 (en) | Semiconductor memory device with current driver providing bi-directional current to data write line | |
| US20020176277A1 (en) | Magnetic memory device | |
| Raffel et al. | Magnetic film memory design | |
| TW200305878A (en) | Resistive cross point memory arrays having a charge injection differential sense amplifier | |
| US6614682B2 (en) | Magnetic material memory and information reproducing method of the same | |
| JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造 | |
| TWI223259B (en) | A reference mid-point current generator for a magnetic random access memory | |
| TW200404308A (en) | Magnetoresistive memory cell array and MRAM memory comprising such array | |
| US5515314A (en) | Storage device | |
| JP2004103125A (ja) | 磁気ランダムアクセスメモリ | |
| US6326217B1 (en) | High-efficiency miniature magnetic integrated circuit structures | |
| JPH0330181A (ja) | 薄膜磁気メモリセルとその記録および再生装置 | |
| TW580701B (en) | Thin film magnetic memory device with memory cell having magnetic tunnel junction | |
| CN1276435C (zh) | 磁随机存取存储器及其制造方法 | |
| US8659852B2 (en) | Write-once magentic junction memory array | |
| KR20050006048A (ko) | 판독 동작 수행 방법 및 시스템 | |
| TW200303021A (en) | Thin film magnetic memory device for selectively supplying a desired data write current to a plurality of memory blocks | |
| US20020186584A1 (en) | High-efficiency miniature magnetic integrated circuit structures | |
| KR20060043086A (ko) | 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템 | |
| EP0685849B1 (en) | Storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |