JPH0330960B2 - - Google Patents
Info
- Publication number
- JPH0330960B2 JPH0330960B2 JP59265681A JP26568184A JPH0330960B2 JP H0330960 B2 JPH0330960 B2 JP H0330960B2 JP 59265681 A JP59265681 A JP 59265681A JP 26568184 A JP26568184 A JP 26568184A JP H0330960 B2 JPH0330960 B2 JP H0330960B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- stored
- data storage
- memory
- prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリへのデータ格納方式に関し、
とくに、メモリ機能の劣化によるエラー発生を防
止するデータ格納方式に関する。
とくに、メモリ機能の劣化によるエラー発生を防
止するデータ格納方式に関する。
情報の記憶にはメモリは不可欠であり、正確な
情報の提供のためには、格納されたデータが正し
く保持されることが必要である。
情報の提供のためには、格納されたデータが正し
く保持されることが必要である。
メモリの内、例えばE2PROM（Electrically
Erasable PROM）は不揮発性メモリであり、駆
動用外部電源遮断時も格納されたデータは消失せ
ず保存される。
Erasable PROM）は不揮発性メモリであり、駆
動用外部電源遮断時も格納されたデータは消失せ
ず保存される。
従つて、電源遮断時に格納データが消失し、再
使用の毎にデータの書き込みが必要なメモリに比
して使用に便である。
使用の毎にデータの書き込みが必要なメモリに比
して使用に便である。
E2PROMに格納されたデータは、外部の駆動
電源遮断時にも、保存されるが、このE2PROM
への書込み回数が多くなり、一定限度値に近くな
ると、書込まれたデータの正確さが保証されなく
なり、書込まれたデータと異なつたデータが読出
される恐れが生じる。
電源遮断時にも、保存されるが、このE2PROM
への書込み回数が多くなり、一定限度値に近くな
ると、書込まれたデータの正確さが保証されなく
なり、書込まれたデータと異なつたデータが読出
される恐れが生じる。
従来はE2PROMに格納されたデータの正確さ
をチエツクするために、パリテイビツトを設け
て、パリテイチエツクを行つていた。
をチエツクするために、パリテイビツトを設け
て、パリテイチエツクを行つていた。
しかしこのようなパリテイチエツクによる方法
では、ある１つのデータ格納領域にパリテイエラ
ーが生じると、他のデータ格納領域に対する書込
み回数も略前記限度値に近くなつているものと判
断され、メモリ素子全体を新規なものと交換する
必要があり、メモリ素子の有効利用がなされてい
なかつた。
では、ある１つのデータ格納領域にパリテイエラ
ーが生じると、他のデータ格納領域に対する書込
み回数も略前記限度値に近くなつているものと判
断され、メモリ素子全体を新規なものと交換する
必要があり、メモリ素子の有効利用がなされてい
なかつた。
本発明は上記問題点を解決したメモリの有効利
用を可能とするメモリへのデータ格納方式を提供
するもので、その手段は 複数のデータ格納領域に同一のデータを格納し
た後、該複数のデータを相互に比較する手段によ
り同一性を判定し、前記複数のデータの内、一致
するデータ数をＭとし、Ｍ≧Ｋ（Ｋ：規定値）の
場合は、前記複数のデータ格納領域に格納される
データは全く前記同一のデータとなるように再格
納し、Ｍ＜Ｋの場合は、前記複数のデータ格納領
域以外のデータ格能領域に前記同一のデータを格
納することを特徴とするデータ格納方式によりな
される。
用を可能とするメモリへのデータ格納方式を提供
するもので、その手段は 複数のデータ格納領域に同一のデータを格納し
た後、該複数のデータを相互に比較する手段によ
り同一性を判定し、前記複数のデータの内、一致
するデータ数をＭとし、Ｍ≧Ｋ（Ｋ：規定値）の
場合は、前記複数のデータ格納領域に格納される
データは全く前記同一のデータとなるように再格
納し、Ｍ＜Ｋの場合は、前記複数のデータ格納領
域以外のデータ格能領域に前記同一のデータを格
納することを特徴とするデータ格納方式によりな
される。
上記メモリへのデータ格納方式はデータ書込み
回数過多によりメモリの記憶機能が低下した場合
は、同一メモリの別のデータ格納領域にデータを
格納するため、メモリを有効に利用できる。
回数過多によりメモリの記憶機能が低下した場合
は、同一メモリの別のデータ格納領域にデータを
格納するため、メモリを有効に利用できる。
以下図面を参照して本発明の実施例を詳述す
る。１はE2PROMであつて装置制御部２からの
指令を受けてカウンタ制御部３は、E2PROM１
の内容を“０”にする。
る。１はE2PROMであつて装置制御部２からの
指令を受けてカウンタ制御部３は、E2PROM１
の内容を“０”にする。
図示しない電源投入時には、Ｄ−RAM，Ｓ−
RAM等を用いた基準データ格納メモリ４は以前
に書込まれたデータが消失している。
RAM等を用いた基準データ格納メモリ４は以前
に書込まれたデータが消失している。
カウンタ５は、図形しないプリンタで印刷され
た用紙長を測定するが、その計数値は装置制御部
２を介してカウンタ制御部３の制御の下に
E2PROMに書込まれる。
た用紙長を測定するが、その計数値は装置制御部
２を介してカウンタ制御部３の制御の下に
E2PROMに書込まれる。
E2PROM１には、データ格納領域の2000〜
2004番地にカウンタ５の計数値が書込まれる。
2000〜2004番地には同一データが書込まれてい
る。
2004番地にカウンタ５の計数値が書込まれる。
2000〜2004番地には同一データが書込まれてい
る。
E2PROM１に格納されているデータを基準デ
ータ格納部４へ転送して格納する場合は次のよう
にして行う。
ータ格納部４へ転送して格納する場合は次のよう
にして行う。
メモリアクセス回路６によりE2PROM１のデ
ータが順次判定部７内のレジスタ７１にセツトさ
れる。一方、レジスタ７２にはカウンタ５の計数
値がセツトされる。これらレジスタ７１，７２に
格納されているデータは比較回路７３で比較さ
れ、両者が一致した場合の回数はカウンタ７４で
計数される。
ータが順次判定部７内のレジスタ７１にセツトさ
れる。一方、レジスタ７２にはカウンタ５の計数
値がセツトされる。これらレジスタ７１，７２に
格納されているデータは比較回路７３で比較さ
れ、両者が一致した場合の回数はカウンタ７４で
計数される。
E2PROM１の2000番地〜2004番地の全てのデ
ータについて比較が完了すると以下の操作を行
う。
ータについて比較が完了すると以下の操作を行
う。
() ５バイト分のデータの内、４バイト分のデ
ータが同一の場合は、残り１バイトのデータを
書き直して５バイト分のデータが全て同一とな
るようにする。
ータが同一の場合は、残り１バイトのデータを
書き直して５バイト分のデータが全て同一とな
るようにする。
このデータの書き直しはメモリアクセス回路
６により行われる。
６により行われる。
() ５バイト分のデータの内、３バイト分のデ
ータが同一の場合はこの３バイト分のデータは
正しいものとみなす。そしてこの正しいデータ
をE2PROM１内の別のデータ格納領域である
3000〜3004番地へ書き込む。
ータが同一の場合はこの３バイト分のデータは
正しいものとみなす。そしてこの正しいデータ
をE2PROM１内の別のデータ格納領域である
3000〜3004番地へ書き込む。
このデータ格納アドレスは0001番地と0002番
地に格納される。
地に格納される。
() ５バイト分のデータの内、２バイト分のデ
ータのみが同一である場合、現用のE2PROM
１を別の新しいE2PROMと変換する。
ータのみが同一である場合、現用のE2PROM
１を別の新しいE2PROMと変換する。
このようにして、E2PROMには、正しいデー
タが保持されている。
タが保持されている。
基準データ格納メモリ４にE2PROM１に格納
されているデータを書込む場合は、データ格納領
域のアドレス格納する0001番地、0002番地の内容
をメモリアクセス回路６により読出し、次に上述
の（）の場合には、2000番地〜2004番地に所望
のデータが格納されているため、そのデータを読
出して、基準データ格納メモリ４のデータ格納領
域４１に格納し、上述の（）の場合には3000番
地〜3004番地に所望のデータが格納されているの
で、このデータを読出し、基準データ格納メモリ
のデータ格納領域４１に格納する。
されているデータを書込む場合は、データ格納領
域のアドレス格納する0001番地、0002番地の内容
をメモリアクセス回路６により読出し、次に上述
の（）の場合には、2000番地〜2004番地に所望
のデータが格納されているため、そのデータを読
出して、基準データ格納メモリ４のデータ格納領
域４１に格納し、上述の（）の場合には3000番
地〜3004番地に所望のデータが格納されているの
で、このデータを読出し、基準データ格納メモリ
のデータ格納領域４１に格納する。
プリンタで一定用紙長印刷すると、クリーニン
グを行う必要があるため、装置制御部２では、印
刷が行われた用紙長を確認するため、基準データ
格納メモリ４の計数値を参照し、もしこの計数値
が予め定められている規定値以上ならば、クリー
ニングを行う。なお印刷用紙長を計測するカウン
タ５の値は一定期間毎にE2PROM１に格納され
る。
グを行う必要があるため、装置制御部２では、印
刷が行われた用紙長を確認するため、基準データ
格納メモリ４の計数値を参照し、もしこの計数値
が予め定められている規定値以上ならば、クリー
ニングを行う。なお印刷用紙長を計測するカウン
タ５の値は一定期間毎にE2PROM１に格納され
る。
従つて基準データ格納メモリ４のデータ格納領
域に格納されるデータも、E2PROM１から読出
されたデータにより更新される。
域に格納されるデータも、E2PROM１から読出
されたデータにより更新される。
この更新操作に際しては、前述したように判定
部７でE2PROM１に格納されている５バイト分
のデータが正しいか否かの判定を行ない、正確な
データが格納されるように較正を行う。
部７でE2PROM１に格納されている５バイト分
のデータが正しいか否かの判定を行ない、正確な
データが格納されるように較正を行う。
E2PROMは同一のデータ格納領域に対する書
込み回数に限界値があり、この限界値を越えると
書込まれたデータに誤りが発生する確率が高くな
るが、別のE2PROMに取り換えることなく、前
述のように、新しいデータ格納領域にデータを移
し換えるため、E2PROMを有効に利用できる。
込み回数に限界値があり、この限界値を越えると
書込まれたデータに誤りが発生する確率が高くな
るが、別のE2PROMに取り換えることなく、前
述のように、新しいデータ格納領域にデータを移
し換えるため、E2PROMを有効に利用できる。
図は本発明の実施例構成図である。
１：E2PROM、２：装置制御部、３：カウン
タ制御部、４：基準データ格納メモリ、５：カウ
ンタ、６：メモリアクセス回路、７：判定部。
タ制御部、４：基準データ格納メモリ、５：カウ
ンタ、６：メモリアクセス回路、７：判定部。
Claims (1)
- １ 複数のデータ格納領域に同一のデータを格納
した後、該複数のデータを相互に比較する手段に
より同一性を判定し、前記複数のデータの内、一
致するデータ数をＭとし、Ｍ≧Ｋ（Ｋ：規定値）
の場合は、前記複数のデータ格納領域に格納され
るデータは全て前記同一のデータとなるように再
格納し、Ｍ＜Ｋの場合は、前記複数のデータ格納
領域以外のデータ格納領域に前記同一のデータを
格納することを特徴とするデータ格納方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265681A JPS61165157A (ja) | 1984-12-17 | 1984-12-17 | デ−タ格納方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265681A JPS61165157A (ja) | 1984-12-17 | 1984-12-17 | デ−タ格納方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61165157A JPS61165157A (ja) | 1986-07-25 |
| JPH0330960B2 true JPH0330960B2 (ja) | 1991-05-01 |
Family
ID=17420522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59265681A Granted JPS61165157A (ja) | 1984-12-17 | 1984-12-17 | デ−タ格納方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61165157A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63186350A (ja) * | 1987-01-28 | 1988-08-01 | Nec Corp | パタ−ン発生回路 |
-
1984
- 1984-12-17 JP JP59265681A patent/JPS61165157A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61165157A (ja) | 1986-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7849382B2 (en) | Memory control circuit, nonvolatile storage apparatus, and memory control method | |
| EP1029278B1 (en) | Moving sequential sectors within a block of information in a flash memory mass storage architecture | |
| EP2306321B1 (en) | Increasing memory performance in flash memory devices by performing simultaneous write operation to multiple devices | |
| US6031758A (en) | Semiconductor memory device having faulty cells | |
| US20010023472A1 (en) | Data storage control method and apparatus for external storage device using a plurality of flash memories | |
| US5023813A (en) | Non-volatile memory usage | |
| EP1717707B1 (en) | Writing data identified by a logical block address into two different locations of a nonvolatile memory | |
| US8041884B2 (en) | Controller for non-volatile memories and methods of operating the memory controller | |
| EP0862762B1 (en) | Semiconductor memory device having error detection and correction | |
| US11853599B2 (en) | Memory system and information processing system | |
| US10635527B2 (en) | Method for processing data stored in a memory device and a data storage device utilizing the same | |
| US20080250188A1 (en) | Memory Controller, Nonvolatile Storage, Nonvolatile Storage System, and Memory Control Method | |
| EP0615193A1 (en) | Memory card device | |
| US7606993B2 (en) | Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory | |
| JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
| JPH0330960B2 (ja) | ||
| JP3125526B2 (ja) | 記憶装置 | |
| JP2818628B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH0765591A (ja) | 情報処理装置 | |
| JPH0552794B2 (ja) | ||
| JP3041007B2 (ja) | 不揮発性メモリの管理方式 | |
| JPH03135643A (ja) | 書換可能な不揮発性メモリの寿命検出方法 | |
| JPS5838880B2 (ja) | 記憶誤り検出方法 | |
| JP3789248B2 (ja) | プログラムロード方法、プログラムロード装置及びその記録媒体 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |