JPH0331589B2 - - Google Patents
Info
- Publication number
- JPH0331589B2 JPH0331589B2 JP56019840A JP1984081A JPH0331589B2 JP H0331589 B2 JPH0331589 B2 JP H0331589B2 JP 56019840 A JP56019840 A JP 56019840A JP 1984081 A JP1984081 A JP 1984081A JP H0331589 B2 JPH0331589 B2 JP H0331589B2
- Authority
- JP
- Japan
- Prior art keywords
- needle
- electrode
- counter
- electrodes
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J3/00—Typewriters or selective printing or marking mechanisms characterised by the purpose for which they are constructed
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Electrophotography Using Other Than Carlson'S Method (AREA)
- Facsimile Heads (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は、マトリツクス接続された針電極また
は対向電極を駆動するマトリツクス記録装置に関
し、１ラインを記録する時間を短縮し、記録速度
を向上させること目的としたものである。
は対向電極を駆動するマトリツクス記録装置に関
し、１ラインを記録する時間を短縮し、記録速度
を向上させること目的としたものである。
第１図は従来から用いられているマトリツクス
接続された針電極群と対向電極の構成を示し、第
２図は対向電極、針電極高圧スイツチング回路の
制御部のブロツク図を、第３図にタイミング波形
図を示す。
接続された針電極群と対向電極の構成を示し、第
２図は対向電極、針電極高圧スイツチング回路の
制御部のブロツク図を、第３図にタイミング波形
図を示す。
ｎ本の針電極２がＮ束のマトリツクスを構成し
ている。１つの対向電極１はｎ／２本の針電極２
に対向しており、対向電極１は（2N＋１）個で
ある。
ている。１つの対向電極１はｎ／２本の針電極２
に対向しており、対向電極１は（2N＋１）個で
ある。
第２図のブロツク図において、１ライン相当の
画信号が送られて来る。まず最初にラインメモリ
３ａに画信号を書き込むため、読み出し／書き込
み（Ｒ／Ｗ）アドレスセレクタ４ａは書き込み
（Ｗ）アドレスカウンタ５の出力をセレクトし、
ラインメモリ３ａに第１ラインの画信号が書き込
まれる。次に第２ライン目の画信号が送られて来
ると、この画信号は、ラインメモリ３ｂに書き込
まれる。このためにＲ／Ｗアドレスセレクタ４ｂ
はＷアドレスカウンタ５の出力をセレクトし、第
２ラインの画信号は、ラインメモリ３ｂに書き込
まれる。第２ラインの画信号が書き込むのと同時
に、ラインメモリ３ａに書き込まれている画信号
が読み出される。
画信号が送られて来る。まず最初にラインメモリ
３ａに画信号を書き込むため、読み出し／書き込
み（Ｒ／Ｗ）アドレスセレクタ４ａは書き込み
（Ｗ）アドレスカウンタ５の出力をセレクトし、
ラインメモリ３ａに第１ラインの画信号が書き込
まれる。次に第２ライン目の画信号が送られて来
ると、この画信号は、ラインメモリ３ｂに書き込
まれる。このためにＲ／Ｗアドレスセレクタ４ｂ
はＷアドレスカウンタ５の出力をセレクトし、第
２ラインの画信号は、ラインメモリ３ｂに書き込
まれる。第２ラインの画信号が書き込むのと同時
に、ラインメモリ３ａに書き込まれている画信号
が読み出される。
この画信号を読み出すにあたり、まず、マトリ
ツクスを構成している針電極のうち１番目からｎ
本おきの針電極Ｎ本で記録を行うため、それに相
当するビツトの画信号を読み出す必要がある。そ
のため、Ｒ／Ｗアドレスセレクタ４ａは読み出し
（Ｒ）アドレスカウンタ６の出力をセレクトする。
Ｒアドレスカウンタ６は、まずラインメモリ３ａ
の１番目の針電極に相当する画信号の入つている
アドレスを出力する。そして次に（１＋ｎ）番目
の針電極に相当する画信号の入つているアドレス
を出力する。このようにしてｎ本おきの針電極に
相当する画信号の入つているアドレスを順次出力
する。こうして作られたＮ個のシリアル信号が
Ｓ／Ｐ変換回路７に送られＮ個のパラレル信号と
してラツチ回路８にラツチされる。すなわち針電
極２のうち第１番目からｎ本おきのＮ本分に対応
する画信号がラツチされ、対向電極スイツチング
回路のうち対向電極１のＡ，Ｃ，Ｅ，……を駆動
する回路に同時に出力される。そしてパルス状の
画信号が対向電極１のＡ，Ｃ，Ｅ……に加わる。
次に第２番目からｎ本おきのＮ本の針電極２に対
応する画信号が同様にして読み出される。この操
作をくり返して第４番目の針電極のマトリツクス
までの画信号がそれぞれ対向電極１のＡ，Ｂ，Ｅ
……に加えれる。第５番目からｍ番目までのマト
リツクスを構成している針電極に対応する画信号
が上記と同様にしてラインメモリ３ａから読み出
され、Ｓ／Ｐ変換された後ラツチ回路８でラツチ
されて対向電極１のＢ，Ｄ，Ｆ……に対応する対
向電極スイツチング回路をオンさせる。そして対
向電極１のＢ，Ｄ，Ｆ，……にパルス状画信号が
加えられる。さらに第（ｍ＋１）番目から第２番
目のマトリツクスを構成する針電極についても画
信号の読み出し方は上記の場合と同じであり、こ
うして作られたシリアルなＮ個の信号はＳ／Ｐ変
換回路７により、パラレル信号に変換され、ラツ
チ回路８でラツチされる。そして、それぞれの針
電極に対応する対向電極１のＣ，Ｅ，Ｇ，……に
つながる対向電極スイツチング回路が動作させ、
対向電極Ｃ，Ｋ，Ｇ，……にパルス状の画信号を
加える。以上のようにしてｎ回の操作で第１ライ
ン目の画信号の制御を完成する。
ツクスを構成している針電極のうち１番目からｎ
本おきの針電極Ｎ本で記録を行うため、それに相
当するビツトの画信号を読み出す必要がある。そ
のため、Ｒ／Ｗアドレスセレクタ４ａは読み出し
（Ｒ）アドレスカウンタ６の出力をセレクトする。
Ｒアドレスカウンタ６は、まずラインメモリ３ａ
の１番目の針電極に相当する画信号の入つている
アドレスを出力する。そして次に（１＋ｎ）番目
の針電極に相当する画信号の入つているアドレス
を出力する。このようにしてｎ本おきの針電極に
相当する画信号の入つているアドレスを順次出力
する。こうして作られたＮ個のシリアル信号が
Ｓ／Ｐ変換回路７に送られＮ個のパラレル信号と
してラツチ回路８にラツチされる。すなわち針電
極２のうち第１番目からｎ本おきのＮ本分に対応
する画信号がラツチされ、対向電極スイツチング
回路のうち対向電極１のＡ，Ｃ，Ｅ，……を駆動
する回路に同時に出力される。そしてパルス状の
画信号が対向電極１のＡ，Ｃ，Ｅ……に加わる。
次に第２番目からｎ本おきのＮ本の針電極２に対
応する画信号が同様にして読み出される。この操
作をくり返して第４番目の針電極のマトリツクス
までの画信号がそれぞれ対向電極１のＡ，Ｂ，Ｅ
……に加えれる。第５番目からｍ番目までのマト
リツクスを構成している針電極に対応する画信号
が上記と同様にしてラインメモリ３ａから読み出
され、Ｓ／Ｐ変換された後ラツチ回路８でラツチ
されて対向電極１のＢ，Ｄ，Ｆ……に対応する対
向電極スイツチング回路をオンさせる。そして対
向電極１のＢ，Ｄ，Ｆ，……にパルス状画信号が
加えられる。さらに第（ｍ＋１）番目から第２番
目のマトリツクスを構成する針電極についても画
信号の読み出し方は上記の場合と同じであり、こ
うして作られたシリアルなＮ個の信号はＳ／Ｐ変
換回路７により、パラレル信号に変換され、ラツ
チ回路８でラツチされる。そして、それぞれの針
電極に対応する対向電極１のＣ，Ｅ，Ｇ，……に
つながる対向電極スイツチング回路が動作させ、
対向電極Ｃ，Ｋ，Ｇ，……にパルス状の画信号を
加える。以上のようにしてｎ回の操作で第１ライ
ン目の画信号の制御を完成する。
一方針電極２への電圧パルス印加の制御はカウ
ンタ・デコード回路９により画信号に同期したｎ
個の順次パルス信号を作り、これをラツチ回路１
０でラツチしS1からSoまでの針電極のマトリツク
スに加える。すなわちS1からSoまでのマトリツク
スに順次パルス電圧を加えてゆき、これをラツチ
回路１０でラツチし、マトリツクスを構成してい
る針電極２のS1からSoまでの針電極スイツチング
回路に加える。こうしてマトリツクスを構成して
いる針電極のS1から順次Soまでで高圧パルスをｎ
回画信号に同期して印加し第１ラインの記録を完
成する。
ンタ・デコード回路９により画信号に同期したｎ
個の順次パルス信号を作り、これをラツチ回路１
０でラツチしS1からSoまでの針電極のマトリツク
スに加える。すなわちS1からSoまでのマトリツク
スに順次パルス電圧を加えてゆき、これをラツチ
回路１０でラツチし、マトリツクスを構成してい
る針電極２のS1からSoまでの針電極スイツチング
回路に加える。こうしてマトリツクスを構成して
いる針電極のS1から順次Soまでで高圧パルスをｎ
回画信号に同期して印加し第１ラインの記録を完
成する。
次にラインメモリ３ｂから第２ラインの画信号
を第１ラインの場合と同様にして読み出し、第２
ラインの記録を行う。この読み出しと同時に第３
ライン目の画信号がラインメモリ３ａに書き込ま
れる。こうして画信号の書き込み読み出しを２個
のラインメモリ３ａ，３ｂを交互に行う事で連続
して記録を行う。
を第１ラインの場合と同様にして読み出し、第２
ラインの記録を行う。この読み出しと同時に第３
ライン目の画信号がラインメモリ３ａに書き込ま
れる。こうして画信号の書き込み読み出しを２個
のラインメモリ３ａ，３ｂを交互に行う事で連続
して記録を行う。
以上の事をタイミング波形図で表わしたのが第
３図である。第３図では対向電極１のうちＡ，
Ｂ，Ｃのみと針電極について説明してある。画信
号１７のうちＡの第1.2.3.4.スチツプにある画信
号はそれぞれ1.2.3.4番目の画像に対応するもので
ある。またＢの第5.6.……ステツプにある画信号
はそれぞれ5.6.……番目の画像に相当する。さら
にＣの第1.2.3.4ステツプにある画信号はそれぞれ
ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４番目の画像に相
当し、一方ｍ，ｍ＋１，ｍ＋２，……ステツプに
ある画信号はそれぞれｍ，ｍ＋１，ｍ＋２，……
番目の画像に対応する。
３図である。第３図では対向電極１のうちＡ，
Ｂ，Ｃのみと針電極について説明してある。画信
号１７のうちＡの第1.2.3.4.スチツプにある画信
号はそれぞれ1.2.3.4番目の画像に対応するもので
ある。またＢの第5.6.……ステツプにある画信号
はそれぞれ5.6.……番目の画像に相当する。さら
にＣの第1.2.3.4ステツプにある画信号はそれぞれ
ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４番目の画像に相
当し、一方ｍ，ｍ＋１，ｍ＋２，……ステツプに
ある画信号はそれぞれｍ，ｍ＋１，ｍ＋２，……
番目の画像に対応する。
このように従来の記録装置によれば１ラインを
記録するのにｎステツプが必要である。従つて１
ステツプに必要な時間をＴ秒とすれば１ラインを
記録するのにnT秒かかり、高速記録に対して限
界があつた。
記録するのにｎステツプが必要である。従つて１
ステツプに必要な時間をＴ秒とすれば１ラインを
記録するのにnT秒かかり、高速記録に対して限
界があつた。
本発明は、複数のマトリツクスを同時に選択する
ことにより、１ラインを記録する時間を短縮し高
速記録を実現可能としたマトリツクス記録装置を
提供するものである。以下本発明の一実施例を図
面に基づいて説明する。
ことにより、１ラインを記録する時間を短縮し高
速記録を実現可能としたマトリツクス記録装置を
提供するものである。以下本発明の一実施例を図
面に基づいて説明する。
本発明に用いる針電極２と対向電極１のマトリツ
クス構成は第１図に示したものと同じである。第
４図には針電極、対向電極制御部のブロツク図
を、第５図には信号のタイミング波形図を示す。
クス構成は第１図に示したものと同じである。第
４図には針電極、対向電極制御部のブロツク図
を、第５図には信号のタイミング波形図を示す。
電極制御部で従来例と異なるのは信号ラツチ回
路及び対向電極スイツチング回路を対向電極の奇
数、偶数番目で区別したことである。こうするこ
とにより奇数、偶数の対向電極に同時に異なる画
信号を入れて、異なるマトリツクスで同時に記録
することができる。
路及び対向電極スイツチング回路を対向電極の奇
数、偶数番目で区別したことである。こうするこ
とにより奇数、偶数の対向電極に同時に異なる画
信号を入れて、異なるマトリツクスで同時に記録
することができる。
以下詳細に説明する。
ラインメモリ３ａ，３ｂへの画信号の書き込み
は従来例の場合と同様であり、ラインメモリ３
ａ，３ｂの一方を読み出し中に、もう一方のライ
ンメモリに新しい画信号を書き込むという装置も
同じである。本発明が従来例と異なるのは、画信
号の読み出し方法である。
は従来例の場合と同様であり、ラインメモリ３
ａ，３ｂの一方を読み出し中に、もう一方のライ
ンメモリに新しい画信号を書き込むという装置も
同じである。本発明が従来例と異なるのは、画信
号の読み出し方法である。
まず第１ライン目を記録するにあたつて、ライ
ンメモリ３ａから画信号を読む。針電極１〜４、
ｎ＋１〜ｎ＋４，2n＋１〜2n＋４，……番目を
記録する場合は従来と同じくＲ／Ｗアドレスセレ
クタ４ａはＲアドレスカウンタ６の出力をセレク
トする。Ｒアドレスカウンタ６は、まずラインメ
モリ３ａの１番目の針電極に相当する画信号の入
つているアドレスを出力する。そして次に（１＋
ｎ）番目の画信号の入つているアドレスを、次に
（１＋2n）番目の画信号の入つているアドレスと
順次ｎ本おきの針電極に相当する画信号の入つて
いるアドレスを出力する。こうして作られたｎ個
おきの画信号がＮ個並んだシリアル信号がＳ／Ｐ
変換回路７に送られＮ個のパラレル信号に変換さ
れて、奇数ラツチ回路１５にラツチされる。そし
て奇数対向電極スイツチング回路に同時に出力さ
れパルス状の画信号が奇数対向電極１のＡ，Ｃ，
Ｅ，…に加えられる。一方カウンタデコード回路
９′からは画信号に同期したパルス信号がS1にの
み出力され、これをラツチ回路１０でラツチしS1
のマトリツクスを駆動する針電極スイツチング回
路に送られる。こうして１，ｎ＋１，2n＋１…
…の画像が記録される。同様の方法で２〜４，ｎ
＋２〜ｎ＋４，2n＋２〜2n＋４，……の画像が
記録される。
ンメモリ３ａから画信号を読む。針電極１〜４、
ｎ＋１〜ｎ＋４，2n＋１〜2n＋４，……番目を
記録する場合は従来と同じくＲ／Ｗアドレスセレ
クタ４ａはＲアドレスカウンタ６の出力をセレク
トする。Ｒアドレスカウンタ６は、まずラインメ
モリ３ａの１番目の針電極に相当する画信号の入
つているアドレスを出力する。そして次に（１＋
ｎ）番目の画信号の入つているアドレスを、次に
（１＋2n）番目の画信号の入つているアドレスと
順次ｎ本おきの針電極に相当する画信号の入つて
いるアドレスを出力する。こうして作られたｎ個
おきの画信号がＮ個並んだシリアル信号がＳ／Ｐ
変換回路７に送られＮ個のパラレル信号に変換さ
れて、奇数ラツチ回路１５にラツチされる。そし
て奇数対向電極スイツチング回路に同時に出力さ
れパルス状の画信号が奇数対向電極１のＡ，Ｃ，
Ｅ，…に加えられる。一方カウンタデコード回路
９′からは画信号に同期したパルス信号がS1にの
み出力され、これをラツチ回路１０でラツチしS1
のマトリツクスを駆動する針電極スイツチング回
路に送られる。こうして１，ｎ＋１，2n＋１…
…の画像が記録される。同様の方法で２〜４，ｎ
＋２〜ｎ＋４，2n＋２〜2n＋４，……の画像が
記録される。
次に５，ｎ＋５，2n＋５，……番目のＮ個の
画信号を前記と同様の方法でラインメモリ３ａか
ら読み出し、偶数ラツチ回路１６に送る。続いて
ｍ＋１，ｎ＋ｍ＋１，2n＋ｍ＋１，……番目の
Ｎ個の画信号も読み出し奇数ラツチ回路１５に送
る。そして同時に奇数対向電極スイツチング回路
１３と偶数対向電極スイツチング回路１４に出力
する。さらにカウンタデコード回路９′からはこ
の画信号に同期してパルス信号がS5とSn+1に出力
され、これをラツチ回路１０でラツチし、S5と
Sn+1のマトリツクスを駆動する針電極スイツチン
グ回路に送られる。こうして対向電極１のＢ，
Ｄ，Ｆ，……を用いて針電極２の５，ｎ＋５，
2n＋５……番目を、対向電極１のＣ，Ｅ，Ｇ，
……を用いてｍ＋１，ｎ＋ｍ＋１，2n＋ｍ＋１
……番目の画像を同時に記録する。このようにし
て５〜（ｍ−４），（ｎ＋５）〜（ｎ＋ｍ−４）），
（2n＋５）〜（2n＋ｍ−４）と（ｍ＋１）〜ｎ，
（ｎ＋ｍ＋１）〜2n，（2n＋ｍ＋１）〜3n……を
記録する。最後にｍ−３，ｎ＋ｍ−３，2n＋ｍ
−３，……番目の画信号を偶数対向電極Ｂ，Ｄ，
Ｆ……を用いて同時に記録する。これと同様にし
てｍ−２〜ｎ，ｎ＋ｍ−２〜2n，2n＋ｍ−２〜
3n，……までの画像を記録して１ラインの記録
を完了する。
画信号を前記と同様の方法でラインメモリ３ａか
ら読み出し、偶数ラツチ回路１６に送る。続いて
ｍ＋１，ｎ＋ｍ＋１，2n＋ｍ＋１，……番目の
Ｎ個の画信号も読み出し奇数ラツチ回路１５に送
る。そして同時に奇数対向電極スイツチング回路
１３と偶数対向電極スイツチング回路１４に出力
する。さらにカウンタデコード回路９′からはこ
の画信号に同期してパルス信号がS5とSn+1に出力
され、これをラツチ回路１０でラツチし、S5と
Sn+1のマトリツクスを駆動する針電極スイツチン
グ回路に送られる。こうして対向電極１のＢ，
Ｄ，Ｆ，……を用いて針電極２の５，ｎ＋５，
2n＋５……番目を、対向電極１のＣ，Ｅ，Ｇ，
……を用いてｍ＋１，ｎ＋ｍ＋１，2n＋ｍ＋１
……番目の画像を同時に記録する。このようにし
て５〜（ｍ−４），（ｎ＋５）〜（ｎ＋ｍ−４）），
（2n＋５）〜（2n＋ｍ−４）と（ｍ＋１）〜ｎ，
（ｎ＋ｍ＋１）〜2n，（2n＋ｍ＋１）〜3n……を
記録する。最後にｍ−３，ｎ＋ｍ−３，2n＋ｍ
−３，……番目の画信号を偶数対向電極Ｂ，Ｄ，
Ｆ……を用いて同時に記録する。これと同様にし
てｍ−２〜ｎ，ｎ＋ｍ−２〜2n，2n＋ｍ−２〜
3n，……までの画像を記録して１ラインの記録
を完了する。
以上のと同様の操作をラインメモリを変えがら
連続記録を行う。
連続記録を行う。
以上に示した方法を行えば、１ラインを記録す
るのにｍステツプですむ。ここでｍはｎよりも小
さいから１ラインを記録する時間は従来装置の
nT秒よりも少なくmT秒でよい。（ただし１ステ
ツプをＴ秒とする） さらに対向電極１と針電極２の対向の仕方を変
えれば１ラインを記録する全ステツプ数ｍが変化
する。仮に１ブロツクを構成するｎ本の針電極２
のうち最初の対向電極Ａと対向する針電極の数を
ａ本とすると全ステツプ数ｍはｍ＝（ｎ／２＋ａ）で 与えられる。従つてｍの最少値はｎ／２である。こ のａの値を設定する事により短縮される時間が決
まる。（ここで対向電極の大きさは針電極の１ブ
ロツクの半分に相当するものとして考える。） 第６図は実際の画像を従来の装置で記録した場
合と本発明の場合とで比較したものであり、本発
明の場合は同一時間に同一ブロツク内で２個記録
する場合がある事が特徴で、１ラインを記録する
時間が短縮されることがわかる。
るのにｍステツプですむ。ここでｍはｎよりも小
さいから１ラインを記録する時間は従来装置の
nT秒よりも少なくmT秒でよい。（ただし１ステ
ツプをＴ秒とする） さらに対向電極１と針電極２の対向の仕方を変
えれば１ラインを記録する全ステツプ数ｍが変化
する。仮に１ブロツクを構成するｎ本の針電極２
のうち最初の対向電極Ａと対向する針電極の数を
ａ本とすると全ステツプ数ｍはｍ＝（ｎ／２＋ａ）で 与えられる。従つてｍの最少値はｎ／２である。こ のａの値を設定する事により短縮される時間が決
まる。（ここで対向電極の大きさは針電極の１ブ
ロツクの半分に相当するものとして考える。） 第６図は実際の画像を従来の装置で記録した場
合と本発明の場合とで比較したものであり、本発
明の場合は同一時間に同一ブロツク内で２個記録
する場合がある事が特徴で、１ラインを記録する
時間が短縮されることがわかる。
上記の実施例からも明らかなように、本発明に
よればｎ本おきに電気的に接続された針電極のう
ち別々の２個又はそれ以上に同時に選択信号を加
え一方それらに対応する対向電極に画信号を加え
て記録を行うことにより従来の２個のマトリツク
スにｎ回選択信号を加えるよりも短い時間で、全
ての針電極に対応する画信号の記録ができる。従
つて従来と同一のマトリツクス構造でも従来より
短い時間で記録が可能となり、高速記録が実現で
きる優れた効果を奏するものである。
よればｎ本おきに電気的に接続された針電極のう
ち別々の２個又はそれ以上に同時に選択信号を加
え一方それらに対応する対向電極に画信号を加え
て記録を行うことにより従来の２個のマトリツク
スにｎ回選択信号を加えるよりも短い時間で、全
ての針電極に対応する画信号の記録ができる。従
つて従来と同一のマトリツクス構造でも従来より
短い時間で記録が可能となり、高速記録が実現で
きる優れた効果を奏するものである。
第１図は針電極と対向電極のマトリツクスを示
す構成図、第２図は従来の電極制御回路部のブロ
ツク図、第３図は従来例のタイミング波形図、第
４図は本発明のマトリツクス記録装置を実現する
電極制御回路部のブロツク図、第５図は本発明の
一実施例のタイミング波形図、第６図は記録され
た画素を示すもので(ア)は従来の装置によるもの、
(イ)は本発明の装置による説明図である。 １……対向電極、２……針電極、３ａ，３ｂ…
…ラインメモリ、４ａ，４ｂ……読み出し／書き
込みアドレスセレクタ、５……書き込みアドレス
カウンタ、６……読み出しアドレスカウンタ、７
……シリアル／パラレル変換回路、９′……カウ
ンタデコード回路、１１……針電極スイツチング
回路、１３……奇数対向電極スイツチング回路、
１４……偶数対向電極スイツチング回路、１５…
…奇数ラツチ回路、１６……偶数ラツチ回路。
す構成図、第２図は従来の電極制御回路部のブロ
ツク図、第３図は従来例のタイミング波形図、第
４図は本発明のマトリツクス記録装置を実現する
電極制御回路部のブロツク図、第５図は本発明の
一実施例のタイミング波形図、第６図は記録され
た画素を示すもので(ア)は従来の装置によるもの、
(イ)は本発明の装置による説明図である。 １……対向電極、２……針電極、３ａ，３ｂ…
…ラインメモリ、４ａ，４ｂ……読み出し／書き
込みアドレスセレクタ、５……書き込みアドレス
カウンタ、６……読み出しアドレスカウンタ、７
……シリアル／パラレル変換回路、９′……カウ
ンタデコード回路、１１……針電極スイツチング
回路、１３……奇数対向電極スイツチング回路、
１４……偶数対向電極スイツチング回路、１５…
…奇数ラツチ回路、１６……偶数ラツチ回路。
Claims (1)
- 【特許請求の範囲】 １ 針電極列が、総数（ｎ×Ｎ）本でｎ本おきに
電気的に接続する針電極で構成され、対向電極列
は総数（2N＋１）個で構成され、１番目の対向
電極はａ本の針電極が対応し、２番目〜2N番目
まではｎ／２本、2N＋１番目の対向電極は（ｎ／２ −ａ）本の針電極が対向し、針電極に選択信号、
対向電極に画信号を印加して記録を行うマトリク
ス記録方式において、針電極の１番目からａ番目
までのマトリツクスに連続して順次選択信号を印
加し、次に（ａ＋１）番目〜〔ａ＋（ｎ／２−ａ）〕 番目までと、（ｎ／２＋ａ＋１）〜ｎ番目までの針電 極のマトリツクスには、まず（ａ＋１）番目と
（ｎ／２＋ａ＋１）番目、次に（ａ＋２）番目と （ｎ／２＋ａ＋２）番目という様に同時に順次に、選 択信号を印加し、〔ａ＋（ｎ／２−ａ）＋１〕番目〜 （ｎ／２＋ａ）番目までは連続して順次選択信号を印 加し、一方対向電極には、それぞれの針電極が選
択されているときにその針電極に対向する対向電
極にｎ本おきの針電極Ｎ本のおのおのに相当する
画信号を同時に印加することを特徴とするマトリ
クス記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56019840A JPS57133072A (en) | 1981-02-12 | 1981-02-12 | Matrix type recording system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56019840A JPS57133072A (en) | 1981-02-12 | 1981-02-12 | Matrix type recording system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57133072A JPS57133072A (en) | 1982-08-17 |
| JPH0331589B2 true JPH0331589B2 (ja) | 1991-05-07 |
Family
ID=12010464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56019840A Granted JPS57133072A (en) | 1981-02-12 | 1981-02-12 | Matrix type recording system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57133072A (ja) |
-
1981
- 1981-02-12 JP JP56019840A patent/JPS57133072A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57133072A (en) | 1982-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4220965A (en) | Modification of T.V. image performed using ram storing the image content | |
| KR920009029B1 (ko) | 칼러 액정 표시 패널 구동 장치 및 방법 | |
| JPH052873A (ja) | 半導体記憶装置 | |
| CA1217568A (en) | Method and apparatus for storing three dimensional digital signals subjected to orthogonal transformation | |
| JPS60160780A (ja) | 特殊効果用画像記憶装置 | |
| JPH0232704B2 (ja) | ||
| JPH04213494A (ja) | マトリックススクリーンの制御プロセス及びその制御装置 | |
| KR910009588B1 (ko) | 직렬 어드레싱 회로를 갖는 직렬 억세스 메모리 회로 | |
| JPS6010914B2 (ja) | 感熱記録装置 | |
| JPH0331589B2 (ja) | ||
| US3411145A (en) | Multiplexing and demultiplexing of related time series data records | |
| JP2502492B2 (ja) | ビデオ・デ−タを記憶する装置 | |
| US4553150A (en) | Driving circuit for an electrostatic recording head | |
| JP2845289B2 (ja) | 画像データの高速合成方法 | |
| JP2883374B2 (ja) | ミラーイメージ回路 | |
| JPH0516740Y2 (ja) | ||
| JPS6347634B2 (ja) | ||
| JP2521911B2 (ja) | ビデオプリンタ | |
| JPH06178267A (ja) | デジタル信号処理回路 | |
| JP3427586B2 (ja) | データ処理装置及び記憶装置 | |
| JP2839768B2 (ja) | 画像回転回路 | |
| JPS61142814A (ja) | デイジタル遅延装置 | |
| SU1564692A1 (ru) | Оперативное запоминающее устройство дл растрового дисплейного терминала | |
| JP3105584B2 (ja) | シリアル・パラレル信号変換回路 | |
| JPS63987B2 (ja) |