JPH0331924A

JPH0331924A - ディジタル・コンピュータ・データをディジタル・オーディオ・テープレコーダーの記憶部へ転送するためのインターフェース装置

Info

Publication number: JPH0331924A
Application number: JP15985289A
Authority: JP
Inventors: Hutchinson Gary; ゲリー　ハチンソン; Reyton Dan; ダン　レイトン
Original assignee: ARCHIVAL STRAGE DEVICES Inc; JTS COMPUTER SYST Ltd
Current assignee: ARCHIVAL STRAGE DEVICES Inc; JTS COMPUTER SYST Ltd
Priority date: 1989-06-23
Filing date: 1989-06-23
Publication date: 1991-02-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データを処理するためのコンピュータに関す
る。詳しくいうと１本発明は、データを、ディジタル・
オーディオ・テープレコーダー（以下、ＤＡＴと略称す
る。）に記憶されるように、一定のフォーマットに編成
することにより、データの記憶を可能にするインターフ
ェース装置に関する。

〔従来の技術〕ディジタル・コンピュータが、大量のデータを処理し、
かつ記憶しうろことは、よく知られている。しかし、コ
ンピュータに記憶されたデータもしくはプログラムは、
盗難、消去、あるいはその他の破壊事故にあうおそれが
あり、こらの検索に際して、ユーザーが信頼性について
懸念するおそれがある。

主記憶装置の万一の故障で、貴重なデータを失うような
ことが起きた場合、外部の副次的装置から、安心してデ
ータを検索することができるよう、記録に関する方法や
装置について研究がなされている。

このような目的を達成するため、多くの方法および装置
が提唱されているが、それらは、いずれも高価につくた
め、経済力の豊かなユーザーにのみ限定されしまう、ま
た、作動が極めて緩慢であり、かつデータ容量が小さい
ため、十分効果的に使用することはできない。

近年、ディジタル・オーディオ・レコードに関する技術
の進歩により、前記の点を十分に考慮したＤＡＴが開発
されている。

ＤＡＴは、高速性、低価格、および大容量を兼ね備えた
経済的な製品である。

〔発明が解決しようとする課題〕

オーディオ信号の転送のためのＤＡＴにも問題点がある
。それは、ＤＡＴは、ディジタル・コンピュータへの接
続を簡単に行ったり、データをフォーマットにて処理す
ることができず、またコンピュータのタイミング的な制
約もあるため、それらを解決するには、非常に複雑なイ
ンターフェース機構が必要であるということである。

本発明の目的は、ディジタル・コンピュータを、ＤＡＴ
と互換性をもって使えるようにし、かつ、コンピュータ
のデータを記憶させるための、高速でしかも安価な大容
量バックアップ装置を提供することである。

〔課題を解決するための手段〕

ディジタル・コンピュータとＤＡＴとの間におけるイン
ターフェースは、データのフォーマット化。

データの転送速度制御、データの安全性検証、および機
械制御を可能にしなければならない。

ＤＡＴには、フレーム同期点を示す無効な移行部を備え
る特別のフォーマット付２相マークデータの流れが必要
であり、かつそれを有しているため、データのフォーマ
ット化が必要である。

このデータの流れは、　ＤＡＴ自体の外部ディジタルデ
ータ・コネクタを介して、正確かつ一定のデータ転送速
度で与えられる。

このフォーマットは１通常のディジタル・コンピュータ
・インターフェースによっては認識されず、またつくら
れないため、外部の装置によって解釈しなければならな
い、また、本来のフォーマットと、ホスト・コンピュー
タによってよく管理されたフォーマットとの間で変換し
なければらない。

このフォーマットは、インターフェースによって、各所
で利用され、ＤＡＴとホスト・コンピュータとの間を通
っていく際に、データを管理する。

正確なデータ転送速度を決めるためのデータの転送速度
制御は、ＤＡＴによりシステムに付加的制約がもたらさ
れるため、必要である。これは、ＤＡＴが、データ速度
に関して、安定化に非常に長い時間を要し、かつ正確に
制御されるべき装置であるため、いったん、メカニカル
・サブシステムが安定すれば、望ましくない開始遅延を
与えることなく停止させてはならないからである。

そのため、バッファが、バーストされている間、あるい
は、一方のポートでコンピュータ・システムにより非同
期式にアクセスされ、他方のポートでＤＡＴにより同期
的にアクセスされている間に、データを一時的に記憶す
るバッファ装置を使用する必要がある。このバッファの
大きさは、データ転送過程のネックの原因になるように
して、ＤＡＴのサブシステムを停止させたり、あるいは
開始させたりするのを防止しうるのに、十分なデータを
含みうるものでなければならない。

データの安全性の検証が必要なのは、インターフェース
が、ホストによって供給されるか、またはホストへ送ら
れるすべてのデータに誤りのないことを確かめうるよう
になっていなければならないためである。データに誤り
がある場合のインターフェースの役割は、データがうま
く送られるまで、システムに対し、ホストによる転送の
再試行を可能にさせるメカニズムを提供することである
。

機械的制御が必要となるのは、　ＤＡＴからホストへか
けての作動状態を復元させる際のデータのオーバランと
か、またはバックアップ過程の際のデータのアンダラン
が生ずる場合である。

インターフェースの役割は、使用可能なバッファを有効
に利用するすべく、ＤＡＴを停止させたり、開始させる
ことである。この状態は、ホストの持続データ転送速度
が、ＤＡＴのそれよりも遅い場合に起こり、また、バッ
ファに全然含まれないデータ転送が生ずる。

上記の作用は、非同期式ディジタル・コンピュータ・デ
ータを同期式２相データの流れにリフオーマットするた
めの手段と、ＤＡＴへのデータの転送速度を制御するた
めの手段と、インターフェースにより転送されるデータ
に誤りがないことを証明するための手段と、データがオ
ーバランしたり。

アアダランしている場合、ＤＡＴを制御して停止させた
り、開始させたりする手段を具備する本発明の装置によ
って達成される。

このような作用は、ディジタル・コンピュータ・データ
を、リモート・インターフェース・ボードからホスト・
データ通信プロセッサへ転送してから、データを、ＦＩ
ＦＯメモリーに転送するための直接メモリー・アクセス
へ、更に、誤り検出・訂正手段を介して、−時的記憶の
ための２重ポート式キャッシュ・メモリーブロックへ通
信するための透過非同期式送信・受信手段（ＴＡＸＩと
略す）を含むインターフェースを提供することにより達
成される。

メモリーブロックに一時的に記憶されたデータは、第２
のＦＩＦＯメモリーブロッブロックる第２の直接メモリ
ー・アクセスを介し、非同期式ディジタル・コンピュー
タ・データを、一定速度の同期式連続２相データの流れ
に変換するようになっているデータ・フォーマット部へ
転送される。

データフォーマット部は、データの転送速度を決めるた
めの時間基準部を有しており、かつ、リフオーマットさ
れたデータを、ＤＡＴへ送る。

ホスト・データ・プロセッサの動作、直接メモリー・ア
クセスの動作、ＦＩＦＯメモリーの動作、誤り検出・訂
正ブロックの動作、およびＤＡＴの動作を制御するため
１通信部・機械部制御プロセッサが設けられている。

コンピユーからのディジタル・データの非同期的流れは
、バツフアヘ送って、データ・フォーマット部により処
理され、かつ一定速度でＤＡＴへ転送して、記憶される
。

〔実施例〕

次に、添付図面を参照して、本発明の実施例を詳細に説
明する。

本発明の特徴は、ホストコンピュータと、ＤＡＴをイン
ターフェースする転送装置の添付のブロック図に示す特
別のデータアーカイブシステムにある。

図示のインターフェースシステムは、大容量記憶装置を
必要とする多数のシステム、及びタスクと容易に適合し
うる極めて性能の良いデータアーカイブシステムを備え
ている。

図中、符号（１）は、各システムに適用され、かつシス
テムと遠隔インターフェースポードのｒＴＡＸＩＪ部を
インターフェースすることによって、ＱＩＣ，ＣＤＣＰ
ｅｒｔｅｃ、５Ｃ５Ｉ、ＥＳＤＩ等のＩＢＭパーソナル
コンピュータのような市販のシステムと適合しうる回路
を示す。

符号（２）は、「透過非同期式送受信機インターフェー
ス」（通常ｒＴＡＸＩＪと称する。）を示す、このＴＡ
ＸＩ部は、局所インターフェースポードとホストデータ
通信処理装置との間に、高速（全二重で毎秒１００メガ
ビツトまでの）通信回線を形成する。

ＴＡＸＩ部は、データ及び制御情報の送受信を行ない。

かつインターフェースレベルにおける絶対データの保全
を確実に行なう、これは、受信したデータを送信機に送
り返し、そこでベリファイを行ない、誤りがあれば再送
信することによって達成される。

符号（３）は、ホストデータ通信処理袋＠（４）に接続
されているｒＴＡＸＩＪの別の部分を示す。

ホストデータ通信処理装置（４）は、コマンド情報の分
離及び結合を行ない、かつコマンド情報とｒＴＡＸＩＪ
によって受信されたり、あるいはｒＴＡＸＩＪに送信さ
れる生データストリームの分離及び結合を行なう。この
データ処理装置は、通信回線の有効データの送信制御も
行なう。

ブロック（５）は、通信及び機械制御マイクロプロセッ
サであり、アーカイブシステムの機能の制御及び監視を
行ない、かつ、記録を分離するためにテープに記録する
ための異質の情報の生成をも行なう、その反対に、外部
コマンドがない場合は、マイクロプロセッサは、　ＤＡ
Ｔの最適のデユーティサイクルを決定する。

通信及び機械制御処理装置（５）は、スペースが得られ
た際に、制御バスによって、情報を自動的にＦＩＦＯ記
憶装置へ転送するための直接メモリアクセス（６）に接
続されている。

ＦＩＦＯ記憶装置（７）は、両方向兼用のバッファであ
り、アクセスが試みられる際に、もし、直接メモリアク
セス記憶装置の別のポートが活動すると発生する待ち時
間の問題を考慮することなく、デュアルポート記憶装置
の内部及び外部のデータを。

極めて高速で転送する効果的な手段として使用される。

ブロック（８）は、誤り検出及び修正ブロックであり、
データがアーカイブから復帰したときにすべてのエラー
を検出し、かつ修正しつるように、アーカイブ拘束デー
タに冗長な情報を付加する。

データの修正が無理な場合、システムは、使用者に通知
し、次の命令を待つ、ブロック（８）は、ブロック（１
）とブロック（２）の間に設けるのが理想的であるが、
それは、時間の制約があるので不可能である。

予め決めた伝送速度におけるテープ装置とのデータ通信
は、すべて完全に周期的でなければならないので、デー
タフォーマット装置（１０）の送受信速度を正確に決定
するための時間基準（９）を維持する必要がある。

データフォーマット装置！（１０）は、　１９８６年４
月１６日のＤＡＴ会議における文献、すなわちデジタル
オーディオテープ録音装置用の推奨設計標準の第２草案
第５部の「民生用のデジタルオーディオインターフェー
スＪ　（ＲＥＣＯＭＭＢＮＤＥＤ　ＤＥＳＩＧＮ　５Ｔ
ＡＮＤＡＲＤＦＯＲＤＥＧＩＴＡＬ　ＡＵＤＩＯＴＡＰ
Ｅ　ＲＥＣＯＲＤＩＮＧ　ＳＹＳＴＥＭ、２ｎｄＤＲＡ
ＦＴ、　ＯＡＴ　Ｃ０ＮＦＥＲＥＮＣＥ、　Ａｐｒｉｌ
　１６．１９８６．ＰＡＲＴ　Ｖ“Ａ　ＤＩＧＩＴＡＬ
　ＡＵＤＩＯＩＮＴＥＲＦＡＣＥ　ＦＯＲＤＯＭＥＳＴ
ＩＣＵＳＥ”）によって確立された基準によるＤＡＴに
、定様式゛連続２相マークデータストリームを提供する
。

記憶装置から有効データが得られるか否かに拘わらず、
データストリームを提供する必要がある。

従って、記憶装置によるデータの供給が所望の転送に間
に合わなかった場合、フォーマット装置は、予め決めた
パターンを転送し、かつバリデイティピットを無効にす
る。

フォーマット装置（１０）は、無効パターンが復帰した
ら、無効パターンを検出するが、次の段階では、パター
ン全体を無視する。有効パターンがフォーマット装置に
復帰すると、フォーマット装置は、有効パターンを記憶
装置へ転送し、ついで復元させるために、ただちにＦＩ
ＦＯ記憶装置へ転送する。

ブロック（１１）は、ブロック（７）と類似するＦＩＦ
Ｏ記憶装置を示し、ブロック（１２）は、ブロック（６
）に類似した直接メモリアクセスを示す、ブロック（１
３）は、　ＤＡＴのランダム非同期式アクセスへの適用
は容易ではないので、必要とされるデュアルポートキャ
ッシュメモリブロックを示す、そのためＤＡＴは、高速
同期式ブロック転送装置としてしか使用できず、厳しい
要求の間で変換しつる制御装置、及び基準のゆるやかな
又は予測しうるデータシステムと結合させる必要がある
。この結合は、ｌ〜８メガビットのデータのデュアルポ
ートメモリキャッシュを使用する制御装置によって達成
しうる。

ついで、データは、工つのポートを介して、ＤＡＴによ
って高速同期方式で、あるいは、別のポートを介して、
非同期方式で記憶装置から読取ったり、あるいは記憶装
置へ書込んだりすることができる。　ＤＡＴの周波数は
、記憶装置の容量と反比例する。

この方法によって、極めて低速のデータ収集装置が、デ
ータのブロックを記憶装置の中へコンパイルし、そこで
、アーカイブマシンは、データがＤＡＴサブシステムを
始動させるのに十分となると、データを自動的にテープ
へ退避させることができる。

ブロック（１４）は、制御バスを介して処理装置（５）
によって制御され、かつデータフォーマット装置（１０
）に接続されているディジタルオーディオチーブ機構を
示す。

従って、前述のサブシステムによって、ディジタルコン
ピュータとＤＡＴの間のデータ転送を行ない、かつデー
タ形式、データ転送速度制御、データ保全検証及び機械
制御のような基本的な機能を発揮するためのインターフ
ェースが提供される。

前述の実施例に対しては、本発明の主旨を逸脱すること
なく改変変形を加えることが可能なことは言うまでもな
い。

【図面の簡単な説明】

図は、本発明の実施例を示すブロック図である。（１）回路（２）透過非同期式送受信機インターフェース（ＴＡＸ
Ｉ）（３）ＴＡＸＩ（４）ホストデータ通信処理装置（５）通信及び機械制御マイクロプロセッサ（６）直接
メモリアクセス

Claims

【特許請求の範囲】

（１）非同期式ディジタル・コンピュータ・データを、
同期式２相データの流れにリフォーマットするための手
段と、ＤＡＴへのデータ転送の速度を制御するための手段と、インターフェースにより転送されるデータに誤りがない
ことをベリファイするための手段と、データがオーバラ
ンしたり、アンダランしている場合に、ＤＡＴを制御し
、停止させたり開始させたりするための制御手段とで構成されることを特徴とするディジタル・コンピュ
ータ・データをディジタル・オーディオ・テープレコー
ダーの記憶部へ転送するためのインターフェース装置。
（２）ディジタル・コンピュータのリモート・インター
フェース・ボードと通信するようになっている透過非同
期式送信・受信インターフェースと、前記透過非同期式
送信・受信インターフェースに結合されるホスト・デー
タ通信プロセッサと、前記プロセッサからの情報を転送
するようになっている直接メモリー・アクセス手段と、前記直接メモリー・アクセス手段からの情報を受取るＦ
ＩＦＯメモリー手段と、前記ＦＩＦＯメモリーからの情報を処理する誤り検出・
訂正ブロックと、前記誤り検出・訂正ブロックに結合される２重ポート式
キャッシュ・メモリーブロックと、前記メモリーブロッ
クに結合される第２の直接メモリー・アクセス手段と、前記第２直接メモリー・アクセス手段に結合される第２
のＦＩＦＯメモリーと、前記第２ＦＩＦＯメモリーからのデータを転送するため
の手段と、前記ＦＩＦＯメモリーから送られてくるデータを受取る
とともに、前記データをフォーマットし、ＤＡＴに対し
て予め決められた速度で連続２相データの流れを与える
ようになっているデータ・フォーマット部と、前記データ・フォーマット部の転送・受信速度を正確に
決めるための時間基準部と、前記ホスト・データ通信プロセッサ、前記直接メモリー
・アクセス、前記ＦＩＦＯメモリー、前記誤り検出・訂
正手段、および前記ＤＡＴを制御する通信部・機械部制
御プロセッサとで構成したことを特徴とする請求項（１）記載のイン
ターフェース装置。