JPH0332288B2 - - Google Patents
Info
- Publication number
- JPH0332288B2 JPH0332288B2 JP5996582A JP5996582A JPH0332288B2 JP H0332288 B2 JPH0332288 B2 JP H0332288B2 JP 5996582 A JP5996582 A JP 5996582A JP 5996582 A JP5996582 A JP 5996582A JP H0332288 B2 JPH0332288 B2 JP H0332288B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transformer
- jxc
- reactance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 101100273797 Caenorhabditis elegans pct-1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は送配電系統において短絡等の事故が
発生した際に、電気機器に流れる電流を抑制する
電流抑制装置に関する。
発生した際に、電気機器に流れる電流を抑制する
電流抑制装置に関する。
この種、電流抑制装置は一般に第１図に示すよ
うに構成されている。この第１図において、TF
は変圧器で、この変圧器TFの一次側は電源（図
示省略）に、二次側は限流リアクトル等のインピ
ーダンス要素Ｚを介して負荷（図示省略）に接続
される。インピーダンス要素Ｚには逆並列接続さ
れたサイリスタスイツチThが並列接続される。
この第１図の装置では通常、サイリスタスイツチ
Thはオン状態となるように制御されている。従
つて、インピーダンス要素Ｚはサイリスタスイツ
チThで短絡された状態となつている。ここで負
荷側で短絡事故が生じたとき、前記サイリスタス
イツチThをオフさせるとインピーダンス要素Ｚ
が短絡電流路に直列に介挿されることになるた
め、送配電線路Ｌに流れる電流はインピーダンス
要素Ｚによつて抑制される。
うに構成されている。この第１図において、TF
は変圧器で、この変圧器TFの一次側は電源（図
示省略）に、二次側は限流リアクトル等のインピ
ーダンス要素Ｚを介して負荷（図示省略）に接続
される。インピーダンス要素Ｚには逆並列接続さ
れたサイリスタスイツチThが並列接続される。
この第１図の装置では通常、サイリスタスイツチ
Thはオン状態となるように制御されている。従
つて、インピーダンス要素Ｚはサイリスタスイツ
チThで短絡された状態となつている。ここで負
荷側で短絡事故が生じたとき、前記サイリスタス
イツチThをオフさせるとインピーダンス要素Ｚ
が短絡電流路に直列に介挿されることになるた
め、送配電線路Ｌに流れる電流はインピーダンス
要素Ｚによつて抑制される。
上記第１図の装置ではサイリスタスイツチTh
は主回路に直接介挿されているので以下のような
欠点がある。すなわち、サイリスタスイツチTh
は通常オン状態になるため、負荷電流はすべてサ
イリスタスイツチThを通つて流れる。とともに
それがオフ状態のときは高電圧がサイリスタスイ
ツチThに印加されるため、サイリスタスイツチ
Thの容量が大きくなつてしまう。また、サイリ
スタスイツチThは通常時オン、負荷短絡時オフ
となる。いわゆる常閉接点動作であるために、そ
のしや断能力が大きいことが必要である。さら
に、サイリスタスイツチThは主回路に介挿され
ているために信頼性に問題がある。
は主回路に直接介挿されているので以下のような
欠点がある。すなわち、サイリスタスイツチTh
は通常オン状態になるため、負荷電流はすべてサ
イリスタスイツチThを通つて流れる。とともに
それがオフ状態のときは高電圧がサイリスタスイ
ツチThに印加されるため、サイリスタスイツチ
Thの容量が大きくなつてしまう。また、サイリ
スタスイツチThは通常時オン、負荷短絡時オフ
となる。いわゆる常閉接点動作であるために、そ
のしや断能力が大きいことが必要である。さら
に、サイリスタスイツチThは主回路に介挿され
ているために信頼性に問題がある。
上記の他にも下記のような欠点もある。すなわ
ち短絡電流の立上りでサイリスタスイツチThを
オフさせると電圧のハネ上りが大きくなり、サイ
リスタスイツチThに高電圧が印加されるおそれ
がある。この他、サイリスタスイツチThを零電
流でオフさせるには短絡時の大電流を、１サイク
ル変圧器TF及び線路Ｌに流す必要がある。この
ように電流を１サイクル流すと短絡時の応答が遅
くなる。
ち短絡電流の立上りでサイリスタスイツチThを
オフさせると電圧のハネ上りが大きくなり、サイ
リスタスイツチThに高電圧が印加されるおそれ
がある。この他、サイリスタスイツチThを零電
流でオフさせるには短絡時の大電流を、１サイク
ル変圧器TF及び線路Ｌに流す必要がある。この
ように電流を１サイクル流すと短絡時の応答が遅
くなる。
この発明は上記の欠点を除去するために、しや
断器を主回路に介挿させないようにしたので、し
や断器の容量を極めて小さくできるとともに常開
接点型のしや断器が使用できるようにしたので、
しや断能力の向上を図ることができ、さらに短絡
電流が零とならないときでも投入できるので応答
を速くすることができる電流抑制装置を提供する
ことを目的とする。
断器を主回路に介挿させないようにしたので、し
や断器の容量を極めて小さくできるとともに常開
接点型のしや断器が使用できるようにしたので、
しや断能力の向上を図ることができ、さらに短絡
電流が零とならないときでも投入できるので応答
を速くすることができる電流抑制装置を提供する
ことを目的とする。
以下図面を参照してこの発明の一実施例を説明
する。第２図において、TFは一次側が電源（図
示省略）に接続され、二次側が送配電線路Ｌを介
して負荷（図示省略）に接続された変圧器であ
る。前記線路Ｌの途中には小さいリアクタンス
jxcを介挿するとともに第１変流器POT1を配設
する。前記リアクタンスjXcの両端にはコンデン
サ−jXc′が並列接続される。コンデンサ−jXc′を
リアクタンスjXcに接続する線路L1には第２変流
器PCT2を配設する。前記第１，第２変流器
PCT1，PCT2の二次側は並列接続するとともに
その接続線路L3の途中には高速しや断器である
逆並列接続されたサイリスタスイツチThを介挿
する。R1，R2は第１，第２変流器PCT1，PCT2
の二次側に接続された抵抗で、抵抗R1は平常時
の第１変流器PCT1の逆電圧を抑えるもので、そ
の抵抗値は小さく選定され、抵抗R2はサイリス
タスイツチThオフ時に第２変流器PCT2が開放さ
れるのを防止するもので、その抵抗値は大きく選
定される。
する。第２図において、TFは一次側が電源（図
示省略）に接続され、二次側が送配電線路Ｌを介
して負荷（図示省略）に接続された変圧器であ
る。前記線路Ｌの途中には小さいリアクタンス
jxcを介挿するとともに第１変流器POT1を配設
する。前記リアクタンスjXcの両端にはコンデン
サ−jXc′が並列接続される。コンデンサ−jXc′を
リアクタンスjXcに接続する線路L1には第２変流
器PCT2を配設する。前記第１，第２変流器
PCT1，PCT2の二次側は並列接続するとともに
その接続線路L3の途中には高速しや断器である
逆並列接続されたサイリスタスイツチThを介挿
する。R1，R2は第１，第２変流器PCT1，PCT2
の二次側に接続された抵抗で、抵抗R1は平常時
の第１変流器PCT1の逆電圧を抑えるもので、そ
の抵抗値は小さく選定され、抵抗R2はサイリス
タスイツチThオフ時に第２変流器PCT2が開放さ
れるのを防止するもので、その抵抗値は大きく選
定される。
上記のように構成された実施例において、通常
はサイリスタスイツチThをオフ状態にしておく。
このとき、リアクタンスjXcのインピーダンス降
下及び第１変流器PCT1の逆起電力は小さいか
ら、リアクタンスjXc及び第１変流器PCT1の影
響は無視し得る。ここで、負荷側に短絡事故が生
じた場合、第２図は第３図のような等価回路とし
て表わされるので、以下抵抗R1，R2を無視すれ
ば電圧，電流の関係は次のようになる。
はサイリスタスイツチThをオフ状態にしておく。
このとき、リアクタンスjXcのインピーダンス降
下及び第１変流器PCT1の逆起電力は小さいか
ら、リアクタンスjXc及び第１変流器PCT1の影
響は無視し得る。ここで、負荷側に短絡事故が生
じた場合、第２図は第３図のような等価回路とし
て表わされるので、以下抵抗R1，R2を無視すれ
ば電圧，電流の関係は次のようになる。
第３図において、変圧器TFの巻数比をｋ：１
とすると次の３式が成立する。但し、jx0は変圧
器のリアクタンスである。
とすると次の３式が成立する。但し、jx0は変圧
器のリアクタンスである。
V〓O＝jx0I〓S＋V〓T＋ｊ（I〓S＋I〓C） ……(1)
V〓T／ｋ＝−jX′CI〓C＋jxC（I〓S＋I〓C ……(2)
I〓C＝kI〓S ……(3)
上記(1)〜(3)式よりI〓S，V〓Tを求めると次のように
なる。
なる。
I〓S＝−ｊV0／X0＋（１＋ｋ）2XC−k2X′C ……(4)
V〓T＝ｋ｛（１＋ｋ）XC−kX′C｝／X0＋（１＋ｋ）2
XC−k2X′CV〓0……(5) すなわち、短絡電流I〓Sは電源電圧V〓0より90゜遅
れであり、変圧器TFの電圧V〓0と同相である。
XC−k2X′CV〓0……(5) すなわち、短絡電流I〓Sは電源電圧V〓0より90゜遅
れであり、変圧器TFの電圧V〓0と同相である。
ここで、X′C＝（１＋１／ｋ）XCに選ぶとV〓T＝
０となる。そのときI〓Sは次式のようになる。
０となる。そのときI〓Sは次式のようになる。
I〓S＝−ｊV0／X0＋（１＋ｋ）XC ……(6)
上記(6)式より、リアクタンスjXC及び変圧器
TFのないときの短絡電流I〓Sの大きさはV0／X0で
あるから、等価的にリアクタンスが（１＋ｋ）
XC増加しただけ小さくなる。XCの値は小さくて
もｋの値を大きくすれば短絡電流I〓Sは小さくな
る。すなわち、短絡電流I〓Sは抑制される。
TFのないときの短絡電流I〓Sの大きさはV0／X0で
あるから、等価的にリアクタンスが（１＋ｋ）
XC増加しただけ小さくなる。XCの値は小さくて
もｋの値を大きくすれば短絡電流I〓Sは小さくな
る。すなわち、短絡電流I〓Sは抑制される。
なお、V〓Tがほぼ零になるようにX′Cを選択すれ
ば、抵抗R1，R2を接続しても、これには殆んど
電流が流れないから、電流分布には影響を及ぼさ
ない。
ば、抵抗R1，R2を接続しても、これには殆んど
電流が流れないから、電流分布には影響を及ぼさ
ない。
上記実施例では変圧器TFの二次側に短絡電流
I〓Sの抑制回路を設けた場合について述べて来た
が、この回路は変圧器TFの一次側に設けてもよ
い。また、第４図に示すように第１変流器PCT1
を変圧を変圧器TFの一次側に設けるようにして
もよく、さらに、第１変流器PCT1とリアクタン
スjXCの位置を入れ替えてもよい。この他、上記
抑制回路は３相回路にも単相回路にも適用でき
る。
I〓Sの抑制回路を設けた場合について述べて来た
が、この回路は変圧器TFの一次側に設けてもよ
い。また、第４図に示すように第１変流器PCT1
を変圧を変圧器TFの一次側に設けるようにして
もよく、さらに、第１変流器PCT1とリアクタン
スjXCの位置を入れ替えてもよい。この他、上記
抑制回路は３相回路にも単相回路にも適用でき
る。
以上述べたように、この発明によれば、送配電
線路に第１変流器とリアクタンスjXCを設け、リ
アクタンスjXCにコンデンサ−jX′Cの接続線路に
第２変流器を設け、両変流器を並列接続する少な
くとも一方に高速しや断器を設けたので、高速し
や断器は直接主回路には介挿されないため、しや
断容量が小さくてすむとともに、このしや断器は
負荷短絡時のときだけオン状態となるものである
からしや断能力は小さくもよく、また、短絡電流
の途中でしや断器を投入しても電圧、電流には何
ら影響を及ぼすこともなく、この他に高速しや断
器が主回路に介挿されていないことと通常はオフ
状態にあるためシステムの信頼性の向上を図るこ
とができ、しかも短絡電流を確実に抑制すること
ができる利点を持つている。
線路に第１変流器とリアクタンスjXCを設け、リ
アクタンスjXCにコンデンサ−jX′Cの接続線路に
第２変流器を設け、両変流器を並列接続する少な
くとも一方に高速しや断器を設けたので、高速し
や断器は直接主回路には介挿されないため、しや
断容量が小さくてすむとともに、このしや断器は
負荷短絡時のときだけオン状態となるものである
からしや断能力は小さくもよく、また、短絡電流
の途中でしや断器を投入しても電圧、電流には何
ら影響を及ぼすこともなく、この他に高速しや断
器が主回路に介挿されていないことと通常はオフ
状態にあるためシステムの信頼性の向上を図るこ
とができ、しかも短絡電流を確実に抑制すること
ができる利点を持つている。
第１図は従来例を示す概略的な回路図、第２図
はこの発明の一実施例を示す概略的な回路図、第
３図は負荷短絡時の第２図の等価回路図、第４図
はこの発明の他の実施例を示す概略的な回路図で
ある。 TF…変圧器、Ｌ…送配電線路、PCT1，PCT2
…第１，第２変流器、jXC…リアクタンス、−jX′C
…コンデンサ、Th…サイリスタスイツチ、R1，
R2…抵抗、L1，L2…線路。
はこの発明の一実施例を示す概略的な回路図、第
３図は負荷短絡時の第２図の等価回路図、第４図
はこの発明の他の実施例を示す概略的な回路図で
ある。 TF…変圧器、Ｌ…送配電線路、PCT1，PCT2
…第１，第２変流器、jXC…リアクタンス、−jX′C
…コンデンサ、Th…サイリスタスイツチ、R1，
R2…抵抗、L1，L2…線路。
Claims (1)
- 【特許請求の範囲】 １ 送配電線路に第１変流器を配設するとともに
リアクタンスjXcを介挿し、このリアクタンス
jXcとコンデンサ−jXc′を並列接続し、このコン
デンサ−jXc′をリアクタンスjXcに接続する線路
に第２変流器を設け、この第２変流器と前記第１
変流器の２次側を並列接続するとともに、その接
続線路の少なくとも一方に高速しや断器を介挿し
たことを特徴とする電流抑制装置。 ２ 高速しや断器は半導体スイツチからなること
を特徴とする特許請求の範囲第１項に記載の電流
抑制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5996582A JPS58179125A (ja) | 1982-04-10 | 1982-04-10 | 電流抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5996582A JPS58179125A (ja) | 1982-04-10 | 1982-04-10 | 電流抑制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58179125A JPS58179125A (ja) | 1983-10-20 |
| JPH0332288B2 true JPH0332288B2 (ja) | 1991-05-10 |
Family
ID=13128385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5996582A Granted JPS58179125A (ja) | 1982-04-10 | 1982-04-10 | 電流抑制装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58179125A (ja) |
-
1982
- 1982-04-10 JP JP5996582A patent/JPS58179125A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58179125A (ja) | 1983-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2166225C (en) | Circuit breaker and circuit breaking apparatus | |
| JPH0332288B2 (ja) | ||
| US3974423A (en) | Differential current protective device | |
| US3610944A (en) | System-interconnecting arrangement | |
| JPS6051329B2 (ja) | 漏電しや断器 | |
| US3710190A (en) | Fault current protective circuit for a load supplied from single or polyphase systems | |
| JP2901068B2 (ja) | 限流装置 | |
| US3214677A (en) | Circuit for controlling transient voltages to prevent premature triggering of semiconductors | |
| US2066932A (en) | Directional ground relay | |
| JPS5918922B2 (ja) | 電気車の保護装置 | |
| JPS596112Y2 (ja) | フュ−ズ回路 | |
| JPS5989522A (ja) | 交流限流形半導体しや断器 | |
| JP2001333537A (ja) | 電源設備 | |
| US2515784A (en) | Bus bar protection system with current polarized directional current relay | |
| JP2653639B2 (ja) | 超電導マグネットシステム | |
| JPS5814333B2 (ja) | 直流給電回路 | |
| JP2025092280A (ja) | 負荷時タップ切換器 | |
| JPS58170322A (ja) | 過電流抑制方式 | |
| JPS61251416A (ja) | 地絡保護装置 | |
| JPS59207613A (ja) | 負荷時タツプ切換器 | |
| SU655019A1 (ru) | Устройство дл электроснабжени потребителей переменным током | |
| JPS58123622A (ja) | しや断器の制御装置 | |
| JPS6036691B2 (ja) | 母線保護継電装置 | |
| Searing et al. | Phase sequence relaying | |
| JPH10117432A (ja) | 電流抑制装置 |