JPH033240A - 半導体ウエファの背面を処理する方法 - Google Patents

半導体ウエファの背面を処理する方法

Info

Publication number
JPH033240A
JPH033240A JP2024315A JP2431590A JPH033240A JP H033240 A JPH033240 A JP H033240A JP 2024315 A JP2024315 A JP 2024315A JP 2431590 A JP2431590 A JP 2431590A JP H033240 A JPH033240 A JP H033240A
Authority
JP
Japan
Prior art keywords
wafer
plasma
cathode
backside
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2024315A
Other languages
English (en)
Other versions
JPH0642480B2 (ja
Inventor
Mei Chang
チャン メイ
David Cheng
ディヴィッド　チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH033240A publication Critical patent/JPH033240A/ja
Publication of JPH0642480B2 publication Critical patent/JPH0642480B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/50—Cleaning of wafers, substrates or parts of devices characterised by the part to be cleaned
    • H10P70/56—Cleaning of wafer backside
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6319—Formation by plasma treatments, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H10P70/12—Cleaning before device manufacture, i.e. Begin-Of-Line process by dry cleaning only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7614—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 光尻皇分顆 本発明は、半導体ウェファの背面を処理する方法に関す
るものである。特に、本発明は、後続のウェファ処理を
妨害するような物質をウェファの背面に伴うことなく半
導体ウェファの背面を処理する方法から構成されている
。
皿迷孜王皇説亙 シリコン　ウェファのような半導体ウェファ上に集積回
路を形成するときには、ウェファ上に集積回路を構成し
ている間に、多数の異なった物質が析出され、パターン
化され、エツチングされる。
これらの段階の間に、塵埃や汚物粒子を含む異物質がウ
ェファの表面に接触しないことは最も重要である。何故
ならば、各パターン化された層の精密な整列が重要であ
り、異物質の存在は層の不完全性を起こすことにより層
の析出に干渉し、光リトグラフィまたはエツチング段階
で障害を生じるからである。
特に、タングステンのような被覆材料が集積回路構造に
析出されると、シリコン　ウェファの背面にもタングス
テンの層が析出することが見出されている。不幸にして
、シリコン　ウェファの背面に析出するタングステンの
この層は、むしろ弱く付着して、ウェファの背面からこ
のタングステンの部分がはがれるようになる。その結果
として、上記のように残りの処理に干渉する密着しない
粒子の有害な生成を起こすようになる。
半導体ウェファの背面は、しばしば、湿気を始め僅かの
量の異物質を含んでおり、それら異？Ｉ質は、長時間の
焼成または排気時間を回避するために高真空環境にウェ
ファを置く前に除去されるべきであることが知られてい
る。
従って、半導体ウェファの背面から望ましくない不純物
を排除でき、またウェファの背面の望ましくない物質の
析出を禁止するような方法を提供することが望ましい。
衾肌夙既翌 従って、本発明の目的は、半導体ウェファ上に集積回路
構造を形成するための後続のウェファ表面の処理を妨害
するような、ウェファ背面の物質をなくする半導体ウェ
ファの背面を処理する方法を提供することにある。
本発明の他の１つの目的は、半導体上に弱く付着する他
の物質の析出を禁止する被覆を形成する半導体ウェファ
の背面を処理する方法を提供することにある。
本発明のさらに別の目的は、半導体ウェファ背面に酸化
物被覆を形成して、シリコンと反応して珪素化合物被覆
を形成する弱く付着する物質が析出するのを禁止するシ
リコン　ウェファの背面を処理する方法を提供すること
にある。
本発明のさらにまた別の目的は、シリコン　ウェファの
背面にタングステンの析出を禁止する酸化物被覆を形成
するようにシリコン　ウェファの背面を処理する方法を
提供することにある。
本発明のまた別の目的は、集積回路構造形成するウェフ
ァ正面の後続の処理に干渉するウェファ背面の物質を除
去する半導体ウェファの背面を処理する方法を提供する
ことにある。
以下図面により本発明を実施例について説明する。
本虜」し凶り肌 本発明は、シリコン　ウェファのような半導体ウェファ
の背面または裏面の処理方法を提供する。
湿気および他の吸蔵されたガスを含む不純物を除去する
ようにウェファの背面を洗浄し、またウェファの背面に
酸化物の層を析出させて、集積回路を形成するようにウ
ェファの正面を処理している間に、若しそうでなければ
はげ落ちるウェファ背面の弱（付着する物質の付着を禁
止するように、プラズマが使用される。
“背面”または“裏面”という用語は、集積回路構造の
生成に使用される半導体ウェファについては、ウェファ
の研磨されていない側を指すが、ウェファの正面は、集
積回路構造を続いて生成させるのを容易にするための非
常に平な表面を与えるように磨かれている半導体表面を
指す。
第２図及び第３図によれば、プラズマ　エツチング室装
置の部分は、絶縁手段２０により囲まれた導電陰極１０
を有していることを示している。
陰極１０の上には、正面３２と裏面３４とを持つ半導体
ウェファ３０が配置されている。ピン１４は、陰極１０
の表面から上方に突出して、ウェファ３０をその上に支
持して、以下に述べるように、それらの間にプラズマを
形成できるように陰極１０から０．２５〜１インチ（０
，６４〜２．５４ｃｍ）の間隔を置いて配置されている
。
ピン１４は、とがった端１６を設けられて、ウェファ３
０の裏面３４にかみ合っているが、正面３４の最小面積
を遮蔽している。ピン１４は、第２図に示されるように
、使用されないときは、任意に、陰極１０内の凹所１２
の中に引込められる。
第３図に示されるように、そのような４つのピンは、陰
極１０からウェファ３０を間隔を置くために使用しても
よい。勿論、支持ピンの形状および数は他のようにして
もよい。ピン１４は、ウェファ３０の処理に干渉しない
ならどんな材料で作ってもよい。１つの実施形態におい
ては、ピン１４はアルミニウムで作られる。
本発明によれば、ウェファ３０を含むプラズマエツチン
グ室は、約５０−３００ミリ　Ｔｏｒｒの圧力に維持さ
れ、約２５−１００ワットの電力範囲で動作させられる
通常のＲＦ電力設置（図示されない）を使用して、ウェ
ファ３０の背面３４と陰極１０との間でプラズマが点弧
される。
本発明の１つの様相によれば、プラズマの点弧の間、ア
ルゴン、ネオンまたはヘリウムのような不活性ガスの流
れが、約２０−２００　ｓｃｃｍの割合でエツチング室
を通って流される。プラズマは、約１０−６０秒間維持
されるが、これは、湿気および他の吸蔵されたガス等の
望ましくない不純物を、ウェファ３０の正面３４から除
去するのに充分である。従って、ウェファの背面からガ
スや湿気等を除去するために長時間加熱し且つ排気する
ことなしに、ウェファ３０をさらに処理するために高真
空室へ移動することができる。
しかしながら、本発明の都合よい実施形態によれば、不
活性ガスでな（酸化ガスがプラズマ流の間エツチング室
を通って流されて、約１０−３０人の厚さ、なるべくは
約２０−３０人の厚さまでウェファ３０の背面３４上に
酸化層を形成できるようにするが、これは、ウェファ３
０の続いての処理の間ウェファ３０の背面３４上にタン
グステンその他の望ましくない物質の析出を禁止するの
に充分である。この洗浄実施形態における、酸化層を形
成するのに必要な時間は、約１０秒−約３分、なるべく
は約１０秒−約６０秒の範囲である。
本発明の酸化実施形態が実施されるときには、酸化に先
立って表面３４を洗浄する必要がないことに注目すべき
である。何故ならば、プラズマ点弧により発生される熱
が、表面３４上の所望の被覆を形成することに干渉する
であろうどんな物質をも除去するのに充分であることが
判っているからである。
使用してもよい酸化ガスの例は、０□、　Ｎ２０　。
０、およびＣＯ□を含んでいる。しかしながら、これら
のガスの中で、０□が都合のよい酸素源である。
何故ならば、それは容易に利用できるものであり、酸化
に対して最も有効であるからである。
陰極１０からのウェファ３０の最大間隔、および特定さ
れる最大ＲＦ電力範囲は、何れもウェファ３０の背面３
４の酸化の程度を制御する観点からは重要である。間隔
を大きくすること、または高電力とすることは、表面３
４をさらに酸化するようになるが、その結果としてのプ
ラズマは、制御することが困難であり、ウェファ３０の
背面３４ばかりでなく、正面３２を酸化するようになる
。
ウェファ３０の正面３２の幾らかの酸化は、本発明の背
面酸化処理の間に回避できないが、正面３２の酸化は排
除されて、所望の集積回路構造を作るように正面の処理
を可能にしなければならない。従って、正面３２上に形
成される酸化物の量を少なくする条件の下で、ウェファ
３０の背面３４上に所望の酸化層を形成することが望ま
しい。
室温以上の温度、すなわち、約２０−２５℃以上の温度
が酸化処理の間に使用されるが、最大間隔および電力レ
ベルについて上に述べたと同じ理由で、ウェファ３０の
正面３２の酸化の程度を制御し、酸化を最小にするため
に、プラズマ室において約２５℃を越えない温度に維持
することが都合がよい。プラズマ室内の温度は、室内に
流し込まれるガスの温度により、制御されると都合がよ
いが、または室を通して流れる冷却水の閉鎖されたルー
プを使用することにより制御されると好ましい。
本発明によるウェファの背面処理が、ウェファの正面側
を処理する前に行われて、既に正面において行われた処
理に干渉しないようにすると都合よいことは注目すべき
ことである。しかしながら、保護被覆酸化層が本発明に
よってウェファの背面に形成されると、ウェファの正面
の後続の処理は、酸素を除去するために正面を次いで湿
式エツチングするなどの、ウェファの背面における酸化
層に損傷を与えない選択されたやり方で行われねばなら
ない。
次の例は、本発明の方法をさらに示す役目をしている。
倒」− ５インチ直径のシリコン　ウェファが、圧力２００ミリ
Ｔｏｒｒの真空にされたプラズマ室内で陰極の１インチ
（２，５４ｃｍ）上に間隔を置いて配置され、ウェファ
の磨かれた側は陰極に向い合っていて、形成された酸化
物の厚さの測定を容易にしている。１００　ｓｃｃｍの
酸素が室を通って流されたが、プラズマは陰極とシリコ
ン　ウェファとの間に発生させられ、６０秒間電力レベ
ル７５ワットに維持された。そこで同じ処理が第２のウ
ェファにより行われたが、このウェファの澄かれた側は
陰極から反対に向けられていて、ウェファの反対側に形
成された酸化物の厚さの測定を容易にしている。
２つのウェファの酸化物の厚さの続いての測定によって
、陰極の方を向いている第１のウェファの磨かれた側に
は、約１２−２０人の厚さの酸化層が形成されたが、陰
極から離れて向合っている第２のウェファの磨かれた側
には僅かに６人の厚さの酸化物が形成されたことがわか
った。
肛 酸化ガスとして０□の代わりに、Ｎ、Ｏの使用を示すた
めに、シリコン　ウェファは、圧力２０ミリＴｏｒｒ　
、および電力レベル２０ワ・ノドで例Ｉの処理条件で処
理された。Ｎ、Ｏは５０　ｓｃｃｍの割合で室に流され
、プラズマは１分間維持された。ウェファの続いての試
験は、約６−８人の酸化物が陰極に向い合うウェファの
側に形成されたが、陰極から離れた方に向いた側では３
人の酸化物が形成されたことを示した。
炎旦 本発明により形成された背面酸化物被覆を持つウェファ
上のタングステンの析出と、そのように処理されていな
いものにおけるタングステン析出との相異を示すために
、例■の処理により１〇−２０人酸化物層を形成された
シリコン　ウェファと、そのように処理されていない第
２のシリコンウェファとが、ｌ　ＯＴｏｒｒおよび３０
０℃に維持された真空室を通って１分間２Ｑ　ｓｃｃｍ
の−Ｆ６を流ずことによりタングステンを析出するよう
に露出された。顕微鏡の下で２つのウェファを続いて検
査した結果、本発明により酸化物を被覆されたウェファ
の表面に反射性の変化は示されなかったが、そのように
処理されなかったウェファは殆んど完全に表面がタング
ステンに変換されていた。
このようにして、本発明は、半導体ウェファの背面から
望ましくない不純物を除去し、ウェファの背面における
望ましくない物質の析出を禁止できる半導体ウェファの
背面を処理する方法を提供する。
【図面の簡単な説明】
第１図は、本発明の詳細な説明する流れ図、第２図は、
陰極からウェファの下側を間隔を置いてピンを支持する
のに使用することを示すウェファの下側の処理に使用さ
れる装置の直立断面図、第３図は、ウェファの下の支持
ピンの典型的な位置決めまたは列を示す、第２図に示さ
れた半導体ウェファの正面図である。 １０−陰極、　　１２−凹所、　　　１４−　ピン、１
６−とがった端、　２〇−絶縁手段、３０−−・ウェフ
ァ、３２−正面、　３４−背面。

Claims (16)

    【特許請求の範囲】
  1. （１）半導体ウエファの背面を処理する方法において、 ａ）半導体ウエファを陰極から間隔を置いて支持し、前
    記ウエファの背面を前記陰極の方を向ける段階と ｂ）前記陰極と、前記ウエファの前記背面との間に形成
    された間隙内にプラズマを形成して、半導体ウエファの
    前記背面を処理する段階とを含むことを特徴とする、半
    導体の背面を処理する方法。
  2. （２）半導体ウエファを陰極から間隔を置いて支持する
    前記段階ａ）は、さらに、前記ウエファの前記背面を、
    前記陰極から約０．６４〜２．５４ｃｍの距離を置いて
    配置する段階を含むことを特徴とする、請求項（１）記
    載の方法。
  3. （３）前記方法は、約５０−３００ミリＴｏｒｒの真空
    に維持された真空室において行われることを特徴とする
    、請求項（２）記載の方法。
  4. （４）プラズマを形成する前記段階ｂ）は、前記プラズ
    マを前記ウエファの背面に実質的に制限するように、約
    ２５−１００ワットのＲＦ電力を維持する段階を含むこ
    とを特徴とする、請求項（３）記載の方法。
  5. （５）プラズマを形成する前記段階ｂ）は、さらに、約
    １０秒−３分間の期間の間、前記ウエファの前記後側と
    前記陰極との間に、前記プラズマを維持する段階とを含
    むことを特徴とする、請求項（４）記載の方法。
  6. （６）前記プラズマを形成する前記段階ｂ）は、さらに
    、約５０−２００ｓｃｃｍの割合で前記室を通って不活
    性ガスを流す段階を含むことを特徴とする、請求項（５
    ）記載の方法。
  7. （７）前記不活性ガスは、アルゴン、ネオンおよびヘリ
    ウムから成る族から選択されることを特徴とする、請求
    項（６）記載の方法。
  8. （８）前記プラズマを形成する前記段階ｂ）は、さらに
    、約２０−２００ｓｃｃｍの割合で前記室を通って酸化
    ガスを流し、前記ウエファの前記背面に約１０−３０Å
    の酸化物被覆を形成させる段階を含むことを特徴とする
    、請求項（５）記載の方法。
  9. （９）前記酸化ガスは、Ｏ＿２、Ｎ＿２Ｏ、Ｏ＿３およ
    びＣＯ＿２から成る族から選択されることを特徴とする
    、請求項（８）記載の方法。
  10. （１０）半導体ウエファの背面を処理して、その上に保
    護酸化物層を形成し、前記ウエファの前記背面に望まし
    くない物質が後で析出するのを禁止する方法において、 ａ）半導体ウエファを真空室内において、陰極から約０
    ．６４〜２．５４ｃｍの間隔を置いて支持し、 前記ウエファの背面を前記陰極の方を向け て置く段階と、 ｂ）前記真空室内に約５０−２００ｓｃｃｍの割合で酸
    化ガスを流し込む段階と、 ｃ）前記陰極と、前記ウエファの前記背面との間にプラ
    ズマを形成し、前記半導体ウエファの前記背面に、約１
    ０−３０Åの厚さの酸化物層を形成する段階とを有する
    ことを特徴とする、 半導体ウエファの後側を処理する方法。
  11. （１１）前記真空室は、前記プラズマ酸素生成の間、約
    ５０−３００ミリＴｏｒｒの真空に維持されることを特
    徴とする、請求項（１０）記載の方法。
  12. （１２）プラズマを形成する前記段階ｃ）は、さらに、
    前記ウエファの背面に前記プラズマを実質的に制限する
    ために、約２５−１００ワットに前記プラズマを発生す
    るＲＦ電力を維持する段階を含むことを特徴とする、請
    求項（１１）記載の方法。
  13. （１３）前記プラズマは、前記酸化物層を形成するよう
    に、約１０秒〜３分間の期間の間、前記ウエファの前記
    背面と、前記陰極との間に維持されることを特徴とする
    、請求項（１２）記載の方法。
  14. （１４）前記酸化ガスは、Ｏ＿２、Ｎ＿２Ｏ、Ｏ＿３お
    よびＣＯ＿２から成る族から選ばれることを特徴とする
    、請求項（１３）記載の方法。
  15. （１５）半導体ウエファの背面を処理して、その上に保
    護酸化物層を形成し、前記ウエファの前記背面に望まし
    くない物質の析出を禁止するようにする方法において、 ａ）半導体ウエファを陰極から約０．６４〜２．５４ｃ
    ｍの間隔を置いて支持し、前記ウエファの背面を前記陰
    極の方を向けて、圧力約 ２０−３００ミリＴｏｒｒに維持された真空室内に置く
    段階と、 ｂ）前記真空室内に、約２０−２００ｓｃｃｍの割合で
    酸化ガスを流し込む段階と、 ｃ）前記陰極と前記ウエファの前記背面との間に形成さ
    れた間隙内に、約２５−１００ワットのＲＦエネルギを
    有するプラズマを形成する段階と、 ｄ）約１秒−３分間の期間の間、前記ウエファの前記背
    面と、前記陰極との間に、前記プラズマを維持して、前
    記半導体ウエファの前記背面に、約１０−３０Åの厚さ
    の酸化物被覆を形成する段階とを有することを特徴とす
    る、半導体ウエファの背面を処理する方法。
  16. （１６）前記酸化ガスは、Ｏ＿２、Ｎ＿２Ｏ、Ｏ＿３お
    よびＣＯ＿２から成る族から選ばれることを特徴とする
    、請求項（１５）記載の方法。
JP2024315A 1989-04-13 1990-02-02 半導体ウエファの背面を処理する方法 Expired - Lifetime JPH0642480B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/337,607 US4962049A (en) 1989-04-13 1989-04-13 Process for the plasma treatment of the backside of a semiconductor wafer
US337607 1989-04-13

Publications (2)

Publication Number Publication Date
JPH033240A true JPH033240A (ja) 1991-01-09
JPH0642480B2 JPH0642480B2 (ja) 1994-06-01

Family

ID=23321234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024315A Expired - Lifetime JPH0642480B2 (ja) 1989-04-13 1990-02-02 半導体ウエファの背面を処理する方法

Country Status (4)

Country Link
US (1) US4962049A (ja)
EP (1) EP0392134A3 (ja)
JP (1) JPH0642480B2 (ja)
KR (1) KR900017100A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263244A (ja) * 2010-08-11 2010-11-18 Tokyo Electron Ltd プラズマ処理方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213650A (en) * 1989-08-25 1993-05-25 Applied Materials, Inc. Apparatus for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
US5075256A (en) * 1989-08-25 1991-12-24 Applied Materials, Inc. Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
JPH04162422A (ja) * 1990-10-24 1992-06-05 Fujitsu Ltd 半導体装置の製造装置
DE4109955A1 (de) * 1991-03-26 1992-10-01 Siemens Ag Verfahren zum nasschemischen aetzen einer wolframrueckseitenbeschichtung auf einer halbleiterscheibe
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US5533635A (en) * 1994-10-11 1996-07-09 Chartered Semiconductor Manufacturing Pte. Ltd. Method of wafer cleaning after metal etch
US6239038B1 (en) 1995-10-13 2001-05-29 Ziying Wen Method for chemical processing semiconductor wafers
US5926689A (en) * 1995-12-19 1999-07-20 International Business Machines Corporation Process for reducing circuit damage during PECVD in single wafer PECVD system
JP3942672B2 (ja) * 1996-04-12 2007-07-11 キヤノンアネルバ株式会社 基板処理方法および基板処理装置
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
US5780363A (en) * 1997-04-04 1998-07-14 International Business Machines Coporation Etching composition and use thereof
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US6423642B1 (en) * 1998-03-13 2002-07-23 Semitool, Inc. Reactor for processing a semiconductor wafer
US6335293B1 (en) 1998-07-13 2002-01-01 Mattson Technology, Inc. Systems and methods for two-sided etch of a semiconductor substrate
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US6248642B1 (en) 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
US6155436A (en) * 1999-08-18 2000-12-05 Ibis Technology Corporation Arc inhibiting wafer holder assembly
US6423975B1 (en) 1999-08-18 2002-07-23 Ibis Technology, Inc. Wafer holder for simox processing
US6452195B1 (en) 1999-08-18 2002-09-17 Ibis Technology Corporation Wafer holding pin
US6433342B1 (en) 1999-08-18 2002-08-13 Ibis Technology Corporation Coated wafer holding pin
US6184154B1 (en) * 1999-10-13 2001-02-06 Seh America, Inc. Method of processing the backside of a wafer within an epitaxial reactor chamber
US6376156B1 (en) * 1999-11-22 2002-04-23 Taiwan Semiconductor Manufacturing Company Prevent defocus issue on wafer with tungsten coating on back-side
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP2002118027A (ja) 2000-10-10 2002-04-19 Anelva Corp 磁性膜形成装置および磁性膜形成方法
US7628864B2 (en) * 2004-04-28 2009-12-08 Tokyo Electron Limited Substrate cleaning apparatus and method
US7597816B2 (en) * 2004-09-03 2009-10-06 Lam Research Corporation Wafer bevel polymer removal
US20070272270A1 (en) * 2004-12-27 2007-11-29 Kun-Yuan Liao Single-wafer cleaning procedure
US20060137711A1 (en) * 2004-12-27 2006-06-29 Kun-Yuan Liao Single-wafer cleaning procedure
US7465680B2 (en) * 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
US20080060741A1 (en) * 2006-09-07 2008-03-13 Privitera Marc P Ultrasonically Bonded Nonwoven Permeable Pouch
US7993465B2 (en) 2006-09-07 2011-08-09 Applied Materials, Inc. Electrostatic chuck cleaning during semiconductor substrate processing
US8268081B2 (en) * 2008-10-02 2012-09-18 Varian Semiconductor Equipment Associates, Inc. Platen cleaning method
WO2010107231A1 (ko) 2009-03-20 2010-09-23 엘지전자 주식회사 세탁물 처리기기
US10020187B2 (en) * 2012-11-26 2018-07-10 Applied Materials, Inc. Apparatus and methods for backside passivation
CN103077883B (zh) * 2013-01-11 2016-08-24 武汉新芯集成电路制造有限公司 一种背照式cmos影像传感器制作方法
CN103077952B (zh) * 2013-01-11 2016-02-10 武汉新芯集成电路制造有限公司 一种影像传感器的制造方法
CN107995994A (zh) * 2016-12-29 2018-05-04 深圳市柔宇科技有限公司 干蚀刻设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3907660A (en) * 1970-07-31 1975-09-23 Ppg Industries Inc Apparatus for coating glass
US4113599A (en) * 1977-09-26 1978-09-12 Ppg Industries, Inc. Sputtering technique for the deposition of indium oxide
US4300989A (en) * 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
US4572841A (en) * 1984-12-28 1986-02-25 Rca Corporation Low temperature method of deposition silicon dioxide
US4664938A (en) * 1985-05-06 1987-05-12 Phillips Petroleum Company Method for deposition of silicon
US4624728A (en) * 1985-06-11 1986-11-25 Tegal Corporation Pin lift plasma processing
US4692344A (en) * 1986-02-28 1987-09-08 Rca Corporation Method of forming a dielectric film and semiconductor device including said film
US4687682A (en) * 1986-05-02 1987-08-18 American Telephone And Telegraph Company, At&T Technologies, Inc. Back sealing of silicon wafers
US4736087A (en) * 1987-01-12 1988-04-05 Olin Corporation Plasma stripper with multiple contact point cathode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263244A (ja) * 2010-08-11 2010-11-18 Tokyo Electron Ltd プラズマ処理方法

Also Published As

Publication number Publication date
EP0392134A3 (en) 1991-06-26
US4962049A (en) 1990-10-09
KR900017100A (ko) 1990-11-15
JPH0642480B2 (ja) 1994-06-01
EP0392134A2 (en) 1990-10-17

Similar Documents

Publication Publication Date Title
JPH033240A (ja) 半導体ウエファの背面を処理する方法
KR101352995B1 (ko) 수소-함유 라디칼을 이용한 자연 산화물 세정
JP4180913B2 (ja) プラズマ処理の均一性のためのステップのある上部電極
KR101226297B1 (ko) 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법
US6117771A (en) Method for depositing cobalt
JPH07169751A (ja) 集積回路構造から、フォトレジストおよびポリシリコン／ポリサイドエッチング残渣を同時に取り除く方法
JPH07105365B2 (ja) タングステンの選択的付着方法
JP2002505804A (ja) 高アスペクト比を持つ珪素半導体デバイス接点を金属化する方法及び装置
JP4716566B2 (ja) 基板上の銅酸化物を還元するプラズマ加工チャンバ、及び、その方法
US6184132B1 (en) Integrated cobalt silicide process for semiconductor devices
JP4480271B2 (ja) プリクリーンチャンバのための台座絶縁体
JP2004172333A (ja) プラズマ処理方法およびプラズマ処理装置
JP3190830B2 (ja) 半導体装置の製造方法
JPH0423323A (ja) 半導体装置の製造方法
JP3078853B2 (ja) 酸化膜形成方法
JPH0740567B2 (ja) プラズマ処理の方法と装置
JP3176089B2 (ja) セラミック回路基板の製造方法
EP1076355A2 (en) Method and apparatus for cleaning a chamber configured for copper deposition
JP3009209B2 (ja) 表面保護方法
JPH0492423A (ja) 半導体集積回路装置の製造方法
JPH02111867A (ja) シリコン基体への金属の堆積方法
JPS5511167A (en) Dry etching method
JPH08115903A (ja) 半導体装置の製造方法およびプラズマエッチング装置
JPS6179230A (ja) 半導体基板の処理方法
JPH0491432A (ja) マグネトロンｒｉｅ装置