JPH0333909A - マイクロコンピュータのスタンバイ回路 - Google Patents
マイクロコンピュータのスタンバイ回路Info
- Publication number
- JPH0333909A JPH0333909A JP1169484A JP16948489A JPH0333909A JP H0333909 A JPH0333909 A JP H0333909A JP 1169484 A JP1169484 A JP 1169484A JP 16948489 A JP16948489 A JP 16948489A JP H0333909 A JPH0333909 A JP H0333909A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- self
- circuit
- signal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 abstract description 13
- 230000006641 stabilisation Effects 0.000 abstract description 10
- 238000011105 stabilization Methods 0.000 abstract description 10
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000007493 shaping process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 241000606155 Wakea Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータのスタンバイ状態からの
復帰を行う起動回路に係り、特に水晶振動子用自励発振
回路の発振安定時間を制御する回路に関する。
復帰を行う起動回路に係り、特に水晶振動子用自励発振
回路の発振安定時間を制御する回路に関する。
従来、この種のスタンバイ回路は、第５図に示す様に、
反転増幅回路２０と帰還抵抗２１とその反転増幅回路２
０の入力側を、マイクロコンピュータがスタンバイ状態
に入った事を示す信号（以下５ＴＯＰと略す）５１によ
り、接地を制御するトランジスタ５２と、その自励発振
波が入力される波形成形のためのインバータ５４と、そ
の出力をカウントし５ＴＯＰ５１０反転信号によりリセ
ットされるカウンタ回路（以下ＷＡＫＥ−ＵＰ Ｃ０
ＵＮＴＥＲと略す）５５と、マイクロコンピュータの起
動を行うＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ５５のオー
バーフロー信号（以下ＷＡＫＥと略す）５６とからなっ
ていた。ここで、水晶振動子を含む発振器５３は、外付
けとなっており、Ｘｉ、Ｘ２端子で内部と接続されてい
た。第５図のスタンバイ回路の動作について、第６図の
タイミング図を用いて説明する。第６図のタイミング図
は、マイクロコンピュータがスタンバイ状態から動作状
態に移る起動時を示した図である。先づ、５ＴＯＰが「
ハイ」の時は、第５図のトランジスタ５２が「オンコし
ているため、発振器５３の自励発振は停止し゛〔おり、
第６図の波形Ｆｏｓｃの様になる。またＷＡＫＥ−ＵＰ
Ｃ０ＵＮＴＥＲ５５は、リセットされ、カウント値
は「０」のままである。次に５ＴＯＰが「ロウ」になる
と、不安定ながら発振器５３の自励発振が開始し、波形
Ｆｏｓｃの振幅が第５図のインバータ回路５４のしきい
値Ｃを超えた時点で、ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥ
Ｒ５５が計数を開始し、ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴ
ＥＲ５５のビット数に応じて、計数値がオーバーフロー
した時点で、ＷＡＫＥが出力され、マイクロコンピュー
タの起動信号となる。
反転増幅回路２０と帰還抵抗２１とその反転増幅回路２
０の入力側を、マイクロコンピュータがスタンバイ状態
に入った事を示す信号（以下５ＴＯＰと略す）５１によ
り、接地を制御するトランジスタ５２と、その自励発振
波が入力される波形成形のためのインバータ５４と、そ
の出力をカウントし５ＴＯＰ５１０反転信号によりリセ
ットされるカウンタ回路（以下ＷＡＫＥ−ＵＰ Ｃ０
ＵＮＴＥＲと略す）５５と、マイクロコンピュータの起
動を行うＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ５５のオー
バーフロー信号（以下ＷＡＫＥと略す）５６とからなっ
ていた。ここで、水晶振動子を含む発振器５３は、外付
けとなっており、Ｘｉ、Ｘ２端子で内部と接続されてい
た。第５図のスタンバイ回路の動作について、第６図の
タイミング図を用いて説明する。第６図のタイミング図
は、マイクロコンピュータがスタンバイ状態から動作状
態に移る起動時を示した図である。先づ、５ＴＯＰが「
ハイ」の時は、第５図のトランジスタ５２が「オンコし
ているため、発振器５３の自励発振は停止し゛〔おり、
第６図の波形Ｆｏｓｃの様になる。またＷＡＫＥ−ＵＰ
Ｃ０ＵＮＴＥＲ５５は、リセットされ、カウント値
は「０」のままである。次に５ＴＯＰが「ロウ」になる
と、不安定ながら発振器５３の自励発振が開始し、波形
Ｆｏｓｃの振幅が第５図のインバータ回路５４のしきい
値Ｃを超えた時点で、ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥ
Ｒ５５が計数を開始し、ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴ
ＥＲ５５のビット数に応じて、計数値がオーバーフロー
した時点で、ＷＡＫＥが出力され、マイクロコンピュー
タの起動信号となる。
前述した従来のマイクロコンピュータのスタンバイ回路
は、外付けされる水晶振動子によって発振安定時間が異
なるため、使用される水晶振動子の内で最も長い発振安
定時間以上の時間を計数する様に、固定のＷＡＫＥ−Ｕ
Ｐ Ｃ０ＵＮＴＥＲ５５のビット数を設けて、発振安
定時間を稼いでおり、発振安定時間が短い水晶振動子が
外付けされた場合でも、固定されている長い発振安定時
間マチマイクロコンピュータが起動されないという欠点
がある。
は、外付けされる水晶振動子によって発振安定時間が異
なるため、使用される水晶振動子の内で最も長い発振安
定時間以上の時間を計数する様に、固定のＷＡＫＥ−Ｕ
Ｐ Ｃ０ＵＮＴＥＲ５５のビット数を設けて、発振安
定時間を稼いでおり、発振安定時間が短い水晶振動子が
外付けされた場合でも、固定されている長い発振安定時
間マチマイクロコンピュータが起動されないという欠点
がある。
実際には安全のため、１０ｍｓ程度の計数を行う様にＷ
ＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ５５のビット数が設定
されており、例えば１０ＭＨｚの水晶振動子の場合、７
ビット以上のＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲが必要
になる。
ＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ５５のビット数が設定
されており、例えば１０ＭＨｚの水晶振動子の場合、７
ビット以上のＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲが必要
になる。
本発明の目的は、前記欠点が解決され、外付けされる水
晶振動子の発振安定時間に合わせて、マイクロコンピュ
ータへの起動信号な生成できるようにしたマイクロコン
ピュータのスタンバイ回路を提供することにある。
晶振動子の発振安定時間に合わせて、マイクロコンピュ
ータへの起動信号な生成できるようにしたマイクロコン
ピュータのスタンバイ回路を提供することにある。
本発明のマイクロコンピュータのスタンバイ回路の構成
は、反転増幅回路と、帰還抵抗と、その反転増幅回路の
入力側の制御信号により接地するトランジスタとからな
る水晶振動子用自励発振回路と、その出力が入力される
しきい値の異なる２つのインバータ回路と、その２つの
インバータ回路の出力が入力される２入力ＮＯＲ又はＡ
ＮＤ論理回路と、その出力を計数し前記制御回信号の反
転信号によりリセットされるバイナリカウンタとを含み
、そのオーバーフロー信号がマイクロコンピュータの起
動信号となることを特徴とする。
は、反転増幅回路と、帰還抵抗と、その反転増幅回路の
入力側の制御信号により接地するトランジスタとからな
る水晶振動子用自励発振回路と、その出力が入力される
しきい値の異なる２つのインバータ回路と、その２つの
インバータ回路の出力が入力される２入力ＮＯＲ又はＡ
ＮＤ論理回路と、その出力を計数し前記制御回信号の反
転信号によりリセットされるバイナリカウンタとを含み
、そのオーバーフロー信号がマイクロコンピュータの起
動信号となることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のマイクロコンピュータのス
タンバイ回路の回路図である。
タンバイ回路の回路図である。
第１図において、本実施例のマイクロコンピュータのス
タンバイ回路は、反転増幅回路２０と、帰還抵抗２１と
、自励発振回路をＸ１端子を介して接地するＭＯＳ）ラ
ンジスタ１２と、５ＴＯＰＩＩ信号が入力されるインバ
ータ２２と、波形整形ができるようにしきい値の相異な
る２つのインバータ回路１４．１５と、２入力ＮＯＲ回
路１７と、ＷＡＫＥｌ ９信号を出力する３ビットのＷ
ＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ１８とを、内部に備え
、外付は部品として、２つのコンデンサ２４．２５と水
晶振動子２３とを含む発振器１３が設けられる。
タンバイ回路は、反転増幅回路２０と、帰還抵抗２１と
、自励発振回路をＸ１端子を介して接地するＭＯＳ）ラ
ンジスタ１２と、５ＴＯＰＩＩ信号が入力されるインバ
ータ２２と、波形整形ができるようにしきい値の相異な
る２つのインバータ回路１４．１５と、２入力ＮＯＲ回
路１７と、ＷＡＫＥｌ ９信号を出力する３ビットのＷ
ＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ１８とを、内部に備え
、外付は部品として、２つのコンデンサ２４．２５と水
晶振動子２３とを含む発振器１３が設けられる。
次に第２図のタイミング図も用いて、その動作を説明す
る。先づ第１図の５ＴＯＰＩＩが「ノ・イ」の時は、ト
ランジスタ１２が「オンコしているため、自励発振は停
止しており、第２図の波形Ｆｏｓｃの様になる。また、
ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ１８はリセットされ
ており、カウント値は「０」のままである。次に５ＴＯ
ＰＩＩが「ロウ」になると、不安定なから自励発振が開
始する。ここで、波形Ｆｏｓｃの振幅が、第１図のイン
バータ回路１４．１５のしきい値を超えたところで波形
整形され、第２図の様になる。その２つの出力が入力さ
れる回路１７の波形も、第２図の様になり、ＷＡＫＥ−
ＵＰ Ｃ０ＵＮＴＥＲ１８のカウント値は、第２図の
様になる。ここで、ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ
１８は、３ビツト構成であるため、カウント値「７」で
オーバーフロー信号が生成され、ＷＡＫＥｌ ９信号は
第２図の様に出力される。
る。先づ第１図の５ＴＯＰＩＩが「ノ・イ」の時は、ト
ランジスタ１２が「オンコしているため、自励発振は停
止しており、第２図の波形Ｆｏｓｃの様になる。また、
ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ１８はリセットされ
ており、カウント値は「０」のままである。次に５ＴＯ
ＰＩＩが「ロウ」になると、不安定なから自励発振が開
始する。ここで、波形Ｆｏｓｃの振幅が、第１図のイン
バータ回路１４．１５のしきい値を超えたところで波形
整形され、第２図の様になる。その２つの出力が入力さ
れる回路１７の波形も、第２図の様になり、ＷＡＫＥ−
ＵＰ Ｃ０ＵＮＴＥＲ１８のカウント値は、第２図の
様になる。ここで、ＷＡＫＥ−ＵＰ Ｃ０ＵＮＴＥＲ
１８は、３ビツト構成であるため、カウント値「７」で
オーバーフロー信号が生成され、ＷＡＫＥｌ ９信号は
第２図の様に出力される。
第２図のしきい値Ａはインバータ１４の、しきい値Ｂは
インバータ１５の特性である。
インバータ１５の特性である。
第３図は本発明の他の実施例のマイクロコンピュータの
スタンバイ回路の回路図である。
スタンバイ回路の回路図である。
第３図において、本実施例のマイクロコンピュータのス
タンバイ回路は、第１図と略同様であるが、第１図のイ
ンバータ回路１４．１５のしきい値の大小関係を逆転さ
せ、第１図の２入力ＮＯＲ回路Ｄ１７に代えて、２入力
ＡＮＤ回路２６にしたものである。
タンバイ回路は、第１図と略同様であるが、第１図のイ
ンバータ回路１４．１５のしきい値の大小関係を逆転さ
せ、第１図の２入力ＮＯＲ回路Ｄ１７に代えて、２入力
ＡＮＤ回路２６にしたものである。
本実施例は、第４図のタイミング図の様に、第１図と同
様の動作を実現できる。しきい値Ａはインバータ１４の
、しきい値Ｂはインバータ１５のしきい値となっている
。
様の動作を実現できる。しきい値Ａはインバータ１４の
、しきい値Ｂはインバータ１５のしきい値となっている
。
以上説明したように、本発明は、自励発振波をしきい値
の異なる２つのインパーク回路で波形整形しその論理を
取る事により、自励発振回路が安定発振に入った事を検
知し、バイナリカウンタでカウントする事により、外付
けされる水晶振動子の発振安定時間に合わせて、起動時
間が設定できるという効果がある。
の異なる２つのインパーク回路で波形整形しその論理を
取る事により、自励発振回路が安定発振に入った事を検
知し、バイナリカウンタでカウントする事により、外付
けされる水晶振動子の発振安定時間に合わせて、起動時
間が設定できるという効果がある。
第１図は本発明の一実施例のマイクロコンピュータのス
タンバイ回路の回路図、第２図は第１図のタイミング図
、第３図は本発明の他の実施例の回路図、第４図は第３
図のタイミング図、第５図は従来のスタンバイ回路の回
路図、第６図は第５図のタイミング図である。 １１・・・・・・５ＴＯＰ信号、１２・・・・・・接地
の制御を行うトランジスタ、２３・・・・・・外付は水
晶振動子、１３・・・・・・発振器、１４．１５・・・
・・・しきい値の異なるインバータ回路、１７・・・・
・・２入力ＮＯＲ回路、１８．５５・・・・・・ＷＡＫ
Ｅ−ＵＰ Ｃ０ＵＮＴＥＲ。 １９．５６・・・・・・ＷＡＫＥＡ号、５１・・・・・
・５ＴＯＰ信号、５２・・・・・・接地の制御を行うト
ランジスタ、２３・・・・・・外付は水晶振動子、２４
．２５・・・・・・コンデンサ、２２，５４・・・・・
・インバータ。
タンバイ回路の回路図、第２図は第１図のタイミング図
、第３図は本発明の他の実施例の回路図、第４図は第３
図のタイミング図、第５図は従来のスタンバイ回路の回
路図、第６図は第５図のタイミング図である。 １１・・・・・・５ＴＯＰ信号、１２・・・・・・接地
の制御を行うトランジスタ、２３・・・・・・外付は水
晶振動子、１３・・・・・・発振器、１４．１５・・・
・・・しきい値の異なるインバータ回路、１７・・・・
・・２入力ＮＯＲ回路、１８．５５・・・・・・ＷＡＫ
Ｅ−ＵＰ Ｃ０ＵＮＴＥＲ。 １９．５６・・・・・・ＷＡＫＥＡ号、５１・・・・・
・５ＴＯＰ信号、５２・・・・・・接地の制御を行うト
ランジスタ、２３・・・・・・外付は水晶振動子、２４
．２５・・・・・・コンデンサ、２２，５４・・・・・
・インバータ。
Claims (1)
- 反転増幅回路と帰還抵抗と前記反転増幅回路の入力側を
制御信号により接地するトランジスタとを備えた自励発
振回路と、前記自励発振回路の出力が入力され、かつし
きい値の相異なる２つのインバータ回路と、前記２つの
インバータ回路の出力が入力される２入力ＮＯＲ又はＡ
ＮＤ論理回路と、前記論理回路の出力を計数しかつ前記
制御信号の反転信号によりリセットされるバイナリカウ
ンタとを含み、前記バイナリカウンタのオーバーフロー
信号を起動信号として出力することを特徴とするマイク
ロコンピュータのスタンバイ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169484A JP2718191B2 (ja) | 1989-06-29 | 1989-06-29 | マイクロコンピュータのスタンバイ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169484A JP2718191B2 (ja) | 1989-06-29 | 1989-06-29 | マイクロコンピュータのスタンバイ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0333909A true JPH0333909A (ja) | 1991-02-14 |
| JP2718191B2 JP2718191B2 (ja) | 1998-02-25 |
Family
ID=15887393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169484A Expired - Lifetime JP2718191B2 (ja) | 1989-06-29 | 1989-06-29 | マイクロコンピュータのスタンバイ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718191B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764668A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Motorola Ltd | クロックジェネレータ |
-
1989
- 1989-06-29 JP JP1169484A patent/JP2718191B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764668A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Motorola Ltd | クロックジェネレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2718191B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JPS6242418B2 (ja) | ||
| WO1998020609A1 (en) | Low power wake-up system and method | |
| JP2718191B2 (ja) | マイクロコンピュータのスタンバイ回路 | |
| US5673424A (en) | Circuit which supplies a clock pulse to a microcomputer | |
| JP2921494B2 (ja) | 発振回路 | |
| JP3137750B2 (ja) | 発振安定時間保証回路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JP3176296B2 (ja) | クロック信号発生回路 | |
| JP2716386B2 (ja) | クロック出力回路 | |
| KR100278279B1 (ko) | 클럭발생제어기를가지는클럭발생기 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH04105108A (ja) | クロック発生回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPS63157509A (ja) | 信号発生装置 | |
| JP3177139B2 (ja) | 発振再起動制御装置 | |
| JP2906757B2 (ja) | 半導体装置 | |
| JPH0313782Y2 (ja) | ||
| JPH039485B2 (ja) | ||
| JPH11186849A (ja) | 発振回路 | |
| JPH04281605A (ja) | 発振制御回路 | |
| JPH0353705A (ja) | 半導体集積回路 | |
| JP2579191B2 (ja) | 発振回路 | |
| JPH05108211A (ja) | マイクロコンピユータ | |
| JPS60249427A (ja) | システムクロツク発生装置 |