JPH033413A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概　　要 デジタルフィルタを内蔵する、たとえばオーバサンプリ
ング形のアナログ／デジタル変換装置などの信号処理装
置において、前記デジタルフィルタから出力されるデジ
タル信号のレベルの出力特性を制御信号に基づいて可変
して設定できるように構成する。したがって簡易な処理
を前記デジタルフィルタ内で行うことができ、前記簡易
の９！ｊ！Ｆｌのために必要であったデジタルシグナル
プロセッサを必要とせず、信号処理経路において必要で
ある構成を°格段に簡略化することができる。

産業上の利用分野 本発明は、たとえばアナログ信号とデジタル信号との相
互間において信号変換処理を行い、さらに変換された信
号に処理を施す信号処理装置に関する。

従来の技術 第７因は従来の音響信号の信号処理経路を示すブロック
図である。音源１からアナログ信号で導出された音響信
号は、−旦デジタル信号に変換された後、各々のデジタ
ル処理が施され、再度アナログ信号へ変換されて、増幅
処理などが施されてスピーカから再生される。前記音響
信号の信号処理経路は、たとえばデジタル系のカーステ
レオやラジオ受信機における電子チューナなどにおいて
実施される。

以下、第７図を９照して個別に説明する。音源１から出
力されたアナログ信号は、アナログ／デジタル変換器（
以下、ｒＡ／Ｄ変換器」という、）２において、デジタ
ルの音響信号（変換され、縦続されるデジタルシグナル
プロセッサ（以下、「ＤＳＰＪという、）３へ与えられ
、順次的にデジタル信号処理が施される。

第７図においては、前記ＤＳＰ３はｒｉ個設けられてお
り、それぞれ各インタフェースを介して、個別にもしく
は共用されて処理回路４へ接続され、前記処理回路４か
らの制御信号に基づいて、各ＤＳＰＩ〜ＤＳＰｎの出力
特性が設定される。たとえばＤＳＰＩでは、フィルタ処
理が施され、イコライザとして機能し、Ｄ　Ｓ　Ｐ　ｎ
では係数が乗算されるボリウム処理が施される。この他
にはバス／トレブル処理などがある。前述のように各Ｄ
ＳＰ１〜ＤＳＰｎを経て各処理が順次的に施されたデジ
タルの音響信号は、デジタル／アナログ変換器（以下、
ｒＤ／Ａ変換器」という、）５を介して再度アナログ信
号に変換され、その後スピーカへ送出される。

発明が解決しようとする課題 前述のように従来では、Ａ／Ｄ変換器およびＤ／Ａ変換
器における信号変換処理と、各ＤＳＰにおいて行・われ
るデジタル信号処理とは、それぞれ個別の回路構成を有
しており、独立に処理される。

一般に、前記フィルタ処理やポリウム処理は、簡易な構
成で実現することができ、これらの処理のために個別の
ＤＳＰを対応しているのでは、製造費がかさみ、さらに
１成が繁雑化する傾向がある。

前記Ａ／Ｄ変換器２は、一般には、積分形、全並列形、
または逐次比較形と称される構成が用いられているけれ
ども、前記各構成は最近それぞれ固有の問題点が生じて
いる。

積分形は、主に、デジタル・マルチメータに用いられて
きた方式である。低速高精度を特徴とする方式で、高速
化するためにはクロック周波数を飛躍的に速くする必要
がある。

また全並列形は、分解能をｎビットとすると、２″個の
比較器を使い、入力電圧に最も近いデジタル・コードヘ
ー気に変換する方式である。高速ではあるが、１０ビッ
ト以上の分解能を実現するためには、ハードウェアの規
模が大きくなりすぎて現実的ではない。

さらに逐次比較形は、基準となるＤ／Ａ変換器の出力電
圧に最も近くなるように、デジタル・コードを２分探索
法によって求める方式である。比較的遅いクロックで高
精度のＡ／Ｄ変換器を実現することができるけれども、
高集積化の要求に応じて、ＭＯ８！積回路で実現する場
合、多くのキャパシタを必要とする。前記キャパシタの
精度寸法には、高精度な加工技術を必要とし、分解能の
向上とともに加工精度が困難となる。

近年前記各構成のＡ／Ｄ変換器の問題点を解消するため
に、オーバサンプリング形のＡ／Ｄ変換器が普及されて
いる。前記オーバサンプリング形によって高速サンプリ
ングができるとともに、高精度なり／Ａ変換器を必要と
せず、さらに分解能の高い変換を実現することができる
。前記オーバサンプリング形のＡ／Ｄ変換器には、予め
デジタルフィルタが内蔵されているけれども、前記デジ
タルフィルタは、予め入力されるデジタル信号に対する
処理が既に定められており、さらに、平坦な特性で出力
される。したがって前記デジタルフィルタに・おいて、
簡易な信号処理が行えるように構成することによって、
信号処理経路の繁雑化などの問題点を解消できるものと
考えられる。

なお、前記問題点はＤ／Ａ変換器においても同様である
。

したがって本発明の目的は、構成を簡略化することがで
きる信号処理装置を提供することにある。

課題を解決するための手段 本発明は、入力されたアナログ信号を予め定められた周
波数でサンプリングしてデジタル信号へ変換するアナロ
グ／デジタル変換手段と、前記デジタル信号を折返しが
起こらないように問引くデシメーション機能を有するデ
ジタルデシメーションフィルタとを１つの半導体集積回
路内に構成する信号処理装置において、 前記デジタルデシメーションフィルタは、外部から制御
信号が与えられ、前記デシメーション機能以外に、該制
御信号に基づいて出力特性を可変設定する機能を備えて
いることを特徴とする信号処理装置である。

また本発明は、予め定められた周波数でサンプリングさ
れて入力されたデジタル信号をアナログ信号へ変換する
デジタル／アナログ変換手段と、前記デジタル信号を折
返しが起こらないように補間するインターポーレーショ
ン機能を有するデジタルインターボーレーションフィル
タとを１つの半導体集積回路内に構成する信号処理装置
において、 前記デジタルインターポーレーションフィルタは、外部
から制御信号が与えられ、前記インターポーレーション
機能以外に、該＠御信号に基づいて入力特性を可変設定
する機能を備えていることを特徴とする信号処理装置で
ある。

作　　用 請求項第１項の発明の信号処理装置に従えば、アナログ
／デジタル変換手段とデジタルデシメーションフィルタ
とは１つの半導体集積回路内に構成されている。前記ア
ナログ／デジタル変換手段は、入力されるアナログ信号
を予め定められた周波数でサンプリングして、デジタル
信号へ変換する。また・デジタルデシメーションフィル
タでは、前記アナログ／デジタル変換手段から出力され
るデジタル信号を折返しが起こらないように閏引く処理
を行うとともに、前記デジタル信号の出力特性を、外部
から与えられる制御信号に基づいて可変設定して出力す
る。

したがって、信号処理装置内において前記デシメーショ
ン機能以外に簡易な信号処理を行う事ができるので信号
処理装置から続く信号処理のための回路構成を節約する
ことができ、信号処理経路をＰＪ易な構成にすることが
できる。

請求項第２項の発明の信号処理装置に従えば、デジタル
／アナログ変換手段とデジタルインターボーレーション
フィルタとは１つの半導体ａ積回路内に構成されている
。前記デジタル／アナログ変換手段では、予め定められ
た周波数でサンプリングされて入力されたデジタル信号
をアナログ信号へ変換する。またデジタルインターボー
レーションフィルタでは、前記デジタル信号を折返しが
起こらないように補間する処理とともに、デジタル信号
の入力特性を外部から与えられる制御信号に基づいて可
変設定して前記デジタル／アナログ変換手段へ与える。

したがって、請求項第１項と同様に信号処理経路の構成
を簡略化することができる。

実施例 第１図は本発明の第１実施例であるアナログ／デジタル
変換手段６の簡略化した構成を示すブロック図である。

アナログ／デジタル＊填装置６は、たとえばＭＯＳ集積
回路などからなる１つの半導体集積回路内に構成されて
おり、入力されたアナログ信号をデジタル信号へ変換す
るＡ／Ｄ′Ｒ換部７、変換されたデジタル信号の出力特
性を設定するデジタルフィルタ８、さらに前記デジタル
フィルタ８へ制御信号Ｓを与える制御回路９とを含んで
いる。

前記Ａ／Ｄ変換部７は、たとえばΔΣ変調回路によって
構成されており、変換すべきアナログ信号は前記Ａ／Ｄ
変填部７においてΔΣ変調処理が施され、シリアルのデ
ジタル信号へ変換される。

前記デジタル信号はデジタルフィルタ８へ与えられる、
デジタルフィルタ８には、制御回路９からの制御信号Ｓ
が与えられ、前記制御信号Ｓに基づいて、デジタルフィ
ルタ８の出力特性が！ｌＩｎされる。前記制御回路９は
インタフェースを介してマイクロコンピュータなどから
構成される処理回路１０に接続されており、前記処理回
路からの処理信号Ｙに基づいて前記デジタルフィルタ８
への制御信号Ｓを出力する。こうしてデジタルフィルタ
８において設定される前記特性としては、たとえばボリ
ウム処理やフィルタ処理などの簡易的処理が行われる特
性が選ばれ、サラウンド処理などの高度な処理はアナロ
グ／デジタル変換装置６の構成が大形化してしまうため
に、あまり望まれない。

上述のように処理されたデジタル信号は、アナログ／デ
ジタル変換装置６から出力され、以後縦続されるＤＳＰ
へ与えられ、高度な処理が行われる。したがって、上述
の構成によれば、簡易な処理はアナログ／デジタル変換
装置６に内蔵されているデジタルフィルタ８において行
うことができるので、前記簡易処理に必要であったＤＳ
Ｐを前記アナログ／デジタル変換装置６の後に必要とし
ない、すなわち、アナログ／デジタル変換装置６から出
力されるデジタル信号には高度な処理のみを行えばよい
、したがって、信号処理経路のために必要な構成を格段
に簡略化することができる。

前記デジタルフィルタとしては、Ａ／Ｄ変換部７からの
デジタル信号を、前記デジタル信号の折返しによる雑音
が発生しないように閏引く、１／２デシメーシヨンフイ
ルタが選ばれる。第２図は１／２デシメーシヨンフイル
タ８ａの簡略化した構成を示すブロック図である。前記
Ａ／Ｄ変換部７においてサンプリング周波数ｆｓの２倍
の周波数２Ｉｓによって変換されたシリアルのデジタル
信号は、切換スイッチ１５へ与えられる。前記切換スイ
ッチ１５は前記周波数２７ｓの周期（＝１／（２Ｉｓ）
）毎に、共通接点１５ａ−Ｉｌｌｌｌ点接点１５ｂ通接
点１５ａ−ｆｉｌ別接点接点１５ｃ間で交互に切換えら
れる。

一方の個別接点１５ｂへ与えられたデジタル信号は、う
・ツチ回路ａＯを介して遅延回路ａ１〜ａｎへ与えられ
る。前記遅延回路ａｌ〜ａｎは、たとえばシフトレジス
タやフリップフロップなどによって構成されており、ラ
インｓｌ　１を介して各遅延回路へ与えられるクロック
信号に基づいて、遅延時間ｚ　−１毎に縦続する遅延回
路へパラレルのデジタル信号を出力する。前記クロック
信号は、たとえばサンプリング周波数ｉｓに選ばれる。

また各遅延回路ａ１〜ａｎからの出力は、それぞれ乗算
ｌｂｌ〜ｂｎを介して係数値が乗算され、加′１Ｌ８１
６へ与えられる。加算器１６では、前記クロック信号毎
に導出されるデジタル信号を加算し、パラレルで加算器
１７へ出力する。

また、前記ラッチ回路ａＯ５遅延回路ａ１〜ａ口、乗算
器ｂ１〜ｂｎ、さらに加算器１６と同様の構成が、前記
切換スイッチ１５の他方の個別接点１５ｃからラッチ回
路ＣＯ１遅延回路０１〜ｃｍ、乗算器ｄ１〜ｄｍ、さら
に加算器１８として設けられている。すなわち、ライン
ｓ１２を介して各遅延回ｎｅ１〜Ｃｍへ与えられるクロ
ック信号に基づいてラッチ回路ＣＯからパラレルのデジ
タル信号が順次的に遷延回路Ｃ１〜Ｃｍにおいてシフト
され、各シフト悔に乗算器ｄ１〜ｄｍを介して加算器１
８へ出力され、前記加算結果が加算器１７へ与えられる
。

前記加算器１７では加算器１６および加算器１８からの
出力が時系列で順次的に加算され、切換えスイッチ１９
を介してサンプリング周波数ｉｓの周期（＝１／Ｉｇ）
毎に、パラレルのデジタル信号として１／２デシメーシ
ヨンフイルタ８ａから出力される。したがって、Ａ／Ｄ
変換部７からのデジタル信号は、デシメーションフィル
タ８ａによって１／２に間引かれる。なお、切換えスイ
ッチ１９は、前記切換えスイッチ１５と同期して前記周
波数２Ｉｓの周期（＝１／　＜２ｆｓ＞　）毎に、共通
接点１９ａ−個別接点１９ｂと共通接点１９ａ−個別接
点１９ｃとの間で交互に繰返される。上述の構成によっ
て、サンプリング周波数ＩＳの２倍の周波数２１８によ
ってオーバーサンプリングされてデジタル化された信号
が、前記１／２デシメ゛−ジョンフィルタ８ａにおいて
サンプリング周期（＝１／ｆｓ）毎に前記得られた信号
に重みを加え、すなわち乗算器によって係数値を乗算し
、パラレルのデジタル信号として出力する。

前記乗算器ｂ１〜ｂｒｉ、ｄｌ〜・ｄ　ｍの係数値は、
制御回路９からの制御信号Ｓに基づいて切損えちれる。

制御回路９には、処理回路１０が接続される。処理回路
ｌＯは、たとえばキーマトリックスなどの入力手段２０
からの入力信号を判断し、前記入力信号に基づいて制御
回路９から出力する制御信号を設定する。こうして、１
／２デシメーシヨンフイルタ８ａにおける乗算器の係数
値を変更して、デジタル信号に対して簡易な処理を施す
ことが可能となる。たとえば、バスアップ処理と称され
る低音増強のフィルタ処理をデジタル信号に施す場合に
は、前記処理に応じた制御信号Ｓが制御回路９から各乗
算器へ出力され、係数値が設定される。また２０ｄＢ減
衰処理などのボリウム処理の渇きには、前記処理に応じ
た制御信号Ｓが制御回路９から出力される。

上述のように簡易な信号処理はアナログ／デジタルＸ−
換装置に内蔵されるデジタルフィルタによって行われる
ので、デジタルフィルタから出力されるデジタル信号に
は、サラウンドなどの高度な処理を行うのみでよく、前
記変換装置から続く構成を格段に簡略化することができ
る。なお、各遅延回路ａ　ｌ〜ａｎ、ｃ　１〜ｃｍにお
いて、ｎ＝ｍであることは本実施例では制限されず、ま
た乗算器を前記遅延回路に個別に対応させることも制限
されない。

第３図は本発明の第２実施例であるデジタル、・′アナ
ログ変換装置２５の簡略化した構成を示すブロック図で
ある。デジタル／アナログ変換装置２５は前記アナログ
／デジタル変換装置６と同様に、たとえばＭＯ３集積回
路などの１つの半導体ａ積回路内に構成され、入力され
るデジタル信号の入力特性を設定するデジタルフィルタ
２６と、前記デジタル信号の入力特性を設定する制御信
号Ｓを出力する制御回路２７、さらにデジタル信号をア
ナログ信号へ変換するＤ／Ａ変換部２８を含んでいる。

前・記デジタルフィルタ２６としては、Ｄ／Ａ変換部２
８へのデジタル信号を、前記デジタル信号の折返しによ
る雑音が発生しないように補間する２倍インターポーレ
ーションフィルタが選ばれる。

第４図は２倍インターボーレーションフィルタ２６ａの
簡略化した構成を示すブロック図である。

前記フィルタ２６ａには、サンプリング周期（＝１／ｆ
ｓ）毎にデジタル信号が入力され、乗算器１０〜１にの
系で演算処理されて加算器５０で加算されたデジタル出
力、および乗算器ｊＯ〜Ｊｋの系で演算処理されて加算
器５１で加算されたデジタル出力が、それぞれサンプリ
ング周期毎に切換えスイッチ５２を介して出力される。

なお、第４図において参照符ｈＯ〜ｈｋは遅延回路であ
り、また切換えスイツ４−５２はサンプリング周波数Ｉ
Ｓの２倍の周波数の周期（＝１／　（２％ｓ））毎に共
通接点５２ｃ−個別接点５２ａと共通接点５２ｃ−個別
接点５２ｂとの間で交互に切換えられる。したがって、
Ｄ／Ａ変換部２８へのデジタル信号は、２倍インターポ
ーレーションフィルタ２６ａによって２倍に補間される
。

さらに、本実施例においては、制御回路２７からの制御
信号Ｓに基づいて各乗算器１０〜ｉｋ。

ＪＯ〜Ｊｋの係数値を制御してＤ／Ａ変換部２８への入
力特性を可変設定する動作は、前記制御回路２７へ接続
される処理回路１９および入力手段２９に基づいて行わ
れる。なお、前記動作は第２図に示される１／２デシメ
ーシヨンフイルタ８Ｅｔにおける動作と同様であり、こ
こでは省略する。

上述のように構成されるデジタル／アナログ変換装置に
おいてもまた、デジタルフィルタのデジタル信号に対す
る出力特性が制御回路２７からの制御信号Ｓに基づいて
設定されるので、前記デジタルフィルタ２６において簡
易な処理を行うことができる。したがって、信号処理経
路における構成を格段に簡略化することができる。

また、前述の実施例であるアナログ／デジタル変換装置
およびデジタル／アナログ変換装置においては、デジタ
ルフィルタへ与えられる制御信号Ｓを生成する制御回路
６．２７が共にデジタルフイルタおよび信号変換部とと
もに半導体集積回路内に内蔵されている構成に関連して
説明しているけれども、デジタルフィルタ８．２６へは
、前記変換装置６．２５を構成する半導体集積回路の外
部から制御信号Ｓが与えられてもよい、すなわち、第１
図および第３図において処理回路１０．１９から直接デ
ジタルフィルタ８，２６へ制御信号Ｓが与えられ、前記
制（綽信号Ｓに基づいて出力特性。

が設定されるような構成であってもよい。

第５図は本実施例の音響信号の信号処理経路を示すブロ
ック図である。前記音響信号の信号処理経路は、たとえ
ばデジタル系のカーステレオやラジオ受信機における電
子ナユーナなどにおいて実施される。音源３１から出力
されるアナログの音響信号はアナログ／デジタル変換装
置６を介してデジタル信号へ変換され、縦続して構成さ
れる複数のＤＳＰ３２へ与えられ、個別のデジタル信号
処理が施される。前記ＤＳＰ３２を経たデジタル信号は
デジタル／アナログ変１負装置２５を経てアナログ信号
へ変換され、その後増幅処理などが施されスピーカから
再生される。前記ＤＳＰ３２は、個別にもしくは共用し
て処理回路４０によって制御され、施される信号処理と
しては、たとえばサラウンド処理などの高度な処理が選
ばれる。

従来の信号処理経路の構成を示す第７図と対称して明ら
かなように、アナログ／デジタル変換装置６およびデジ
タル／アナログ変換装置２５に内蔵されるデジタルフィ
ルタ８，２６を用いて、ボリウム処理やフィルタ処理な
どの簡易な処理が行われるので、本実施例では前記簡易
処理のためのＤＳＰを必要としない、すなわち図面を参
照すると、第７図において示されるＤＳＰＩおよびＤＳ
Ｐｎは第５図において各変換装置６．２５に内蔵される
デジタルフィルタ８．２６においてｉ！換されるので、
ＤＳＰの個数を節約することができる。

また言い変えれば、従来のＤＳＰと同一のｇ数によって
、より高度なもしくはより多くの信号処理を行わせるこ
とができる。

第６図は本発明の第３実施例であるデジタル／アナログ
変換装置３５の簡略化した構成を示すブロック図である
。第３図と同一もしくは対応する部分には同一の参照符
を付して示す、第６図には自動車の車室内での前後スピ
ーカから再生される音量の調整用、いわゆるフェーダ調
整用に設けられる１人力２出力用のデジタル／アナログ
変換装置が示されている。第６図に示される構成は第５
図に示される信号処理経路においてデジタル／アナログ
変換装置２５と置換される。

縦続される各ＤＳＰ３２において信号処理が施されたデ
ジタル信号は、前述の構成を有するデジタルフィルタ２
６を経た後に、予め設けられる２つの乗算器３４ａ、３
４ｂへ分配され、係数値が乗算され、それぞれマルチプ
レクサ３５へ与えられる。一方の乗算器を経た信号がフ
ロント用であり、他方の乗算器を経た信号がリア用であ
り、制御回路２７からの制御信号Ｓに基づいて乗算され
る係数値は設定される。前記マルチプレクサ３５は、時
間単位で各乗算器３４ａ、３４ｂからのチャネルを選択
し、Ｄ／Ａ２換部２８へ与え、アナログ信号へ変換する
。

前記アナログ信号は、２１′１！設けられるスイッチン
グホールド回路３６ａ、３６ｂへそれぞれ与えられる。

前記マルチプレクサ３５およびスイッチングホールド回
路３６ａ、３６ｂへは処理回路３７から同期信号が入力
されており、前記同期信号に基づいて、一方の出力端子
３８ａがらはフロント用の信号が、また他方の出力端子
３８ｂがらはリア用の信号が出力される。

すなわち、第３図で示されたデジタルフィルタ内蔵のデ
ジタル／アナログ変換装置において、さらにマルチプレ
クサ３５およびスイッチングホールド３６ａ、３６ｂを
一体して半導体集積回路内に構成することによって、簡
易な構成で１人力２出力のデジタル／アナログ変換装置
を実現することができる。したがって、従来のように出
力チャネルの増加のために、デジタル／アナログ変換装
置の筏に、ＤＳＰを設け、チャネル分配処理を行う必要
がなく、構成が格段に簡略化される。

また、本実施例においては、１人力２出力の構成につい
て説明しているけれども、他の要望に備えて、スイッチ
ングホールド回路をさらに設け、１人力多出力の構成に
することもできる。また、デジタル／アナログ変換装置
に制限されるものではなく、たとえばアナログ／デジタ
ル変換装置においても同様に多大力１出力の構成を実現
することができる。

さらに本実施例においてはＡ／Ｄ変換部においてはΔΣ
変調が行われる構成に関連して説明しているけれども、
単にΔ変調であってもよく、他のオーバサンプリング形
の構成であってもよい。

したがって上述の実施例に従えば、アナログ／デジタル
変換装置およびデジタル／アナログ変換装置に内蔵され
るデジタルフィルタによって簡易な処理を行うことがで
きるので、ＤＳＰの数を節約することができ、信号処理
経路に必要な構成を簡略化することができる。

発明の効果 本発明によれば、信号処理装置を構成する半導体集積回
路内に設けられるデジタルフィルタを用いて簡易な処理
を行うことができるので、信号処理経路に必要な構成を
格段に簡略化することができる。または同一の構成でよ
り多くのもしくはより高度な処理を行うことができる。

【図面の簡単な説明】

第１図は本発明の第１実施例であるアナログ／デジタル
変換装置６の簡略化した構成を示すブロック図、第２図
は１／２デシメーシヨンフイルタ８ａの簡略化した構成
を示すブロック図、第３図は本発明の第２実施例である
デジタル／アナログ変換装置２５の簡略化した構成を示
すブロック図、第４図は２倍インターボーレーションフ
ィルタ２６ａの簡略化した構成を示すブロック図、第５
図は本発明における音響信号の信号処理経路を示すブロ
ック図、第６図は本発明の第３実施例であるデジタル／
アナログ変換装置３３の簡略化した構成を示すブロック
図、第７Ｉ２Ｉは従来の音響信号の信号処理経路を示す
ブロック図である。

Claims (2)

【特許請求の範囲】
1. （１）入力されたアナログ信号を予め定められた周波数
   でサンプリングしてデジタル信号へ変換するアナログ／
   デジタル変換手段と、前記デジタル信号を折返しが起こ
   らないように間引くデシメーション機能を有するデジタ
   ルデシメーションフィルタとを１つの半導体集積回路内
   に構成する信号処理装置において、 前記デジタルデシメーションフィルタは、外部から制御
   信号が与えられ、前記デシメーション機能以外に、該制
   御信号に基づいて出力特性を可変設定する機能を備えて
   いることを特徴とする信号処理装置。
2. （２）予め定められた周波数でサンプリングされて入力
   されたデジタル信号をアナログ信号へ変換するデジタル
   ／アナログ変換手段と、前記デジタル信号を折返しが起
   こらないように補間するインターポーレーション機能を
   有するデジタルインターポーレーションフィルタとを１
   つの半導体集積回路内に構成する信号処理装置において
   、 前記デジタルインターポーレーションフィルタは、外部
   から制御信号が与えられ、前記インターポーレーション
   機能以外に、該制御信号に基づいて入力特性を可変設定
   する機能を備えていることを特徴とする信号処理装置。