JPH0334431A - Wiring method of semiconductor device - Google Patents

Wiring method of semiconductor device

Info

Publication number
JPH0334431A
JPH0334431A JP16679789A JP16679789A JPH0334431A JP H0334431 A JPH0334431 A JP H0334431A JP 16679789 A JP16679789 A JP 16679789A JP 16679789 A JP16679789 A JP 16679789A JP H0334431 A JPH0334431 A JP H0334431A
Authority
JP
Japan
Prior art keywords
aluminum
insulating film
wiring
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16679789A
Other languages
Japanese (ja)
Inventor
Akihiro Yokoyama
横山 明弘
Shigeru Yamamoto
滋 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP16679789A priority Critical patent/JPH0334431A/en
Publication of JPH0334431A publication Critical patent/JPH0334431A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To firmly form a wiring part constituted of aluminum and additive metal diffused in said aluminum without generating the segregation of the additive metal, by providing insulating film forming process, surface activating process, aluminum based alloy coating film forming process, and wiring part forming process, for a substrate on which a group of semiconductor elements is formed. CONSTITUTION:On a silicon substrate 1 on which a group of semiconductor elements is formed, polyimide resin is spread, and a coating film for an insulating film is stuck, thereby forming an insulating film 2. Said substrate is accommodated in a parallel flat plates type RF plasma ashing apparatus 3, and nitrogen ion bombardment processing is performed, thereby roughening and cleaning the surface. Next, said substrate is accommodated in a DC magnetron sputtering apparatus, and aluminum alloy is stuck on the surface of the insulating film 2, thereby forming an aluminum based alloy coating film 4. A resist film 5 corresponding with a wiring pattern is formed: the aluminum based alloy coating film 4 exposed from the resist film 5 is etched, and the resist film 5 also is eliminated, thereby forming a wiring part 6 constituted of copper-added aluminum.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、基板上にMO8型若しくはバイポーラ型等半
導体素子群を備えた半導体装置の配線方法に係わり、特
に、その配線部がアルミニウムとこのアルミニウムに拡
散された添加用金属と−C構成された配線方法の改良に
関するものである。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a wiring method for a semiconductor device having a group of semiconductor elements such as MO8 type or bipolar type on a substrate, and in particular, the present invention relates to a wiring method for a semiconductor device having a group of semiconductor elements such as MO8 type or bipolar type on a substrate. This invention relates to an improvement in a wiring method in which an additive metal diffused into aluminum and a -C structure are used.

[従来の技術] この種の半導体装置としては、例えば第4図に示すよう
に、基板(a)と、この基板(a)に設けられた半導体
素子群(図示せず)と、ボリイミド樹脂等有機系高分子
より成る絶縁1! (b)を介し上記半導体素子群の電
気的接続部において接続された配線部(C)とでその主
要部を構成する装置が知られており、この配線部(C)
を構成する材料として導電性と加工性に優れたアルミニ
ウムが広く利用されている。
[Prior Art] For example, as shown in FIG. 4, this type of semiconductor device includes a substrate (a), a group of semiconductor elements (not shown) provided on the substrate (a), and polyimide resin, etc. Insulation made of organic polymer 1! A device is known in which the main part thereof is constituted by a wiring part (C) connected at the electrical connection part of the semiconductor element group through (b), and this wiring part (C)
Aluminum is widely used as a constituent material due to its excellent conductivity and workability.

しかし、有機系高分子より成る絶縁膜(b)上に上記配
線部(C)を形成した場合、構成材料であるアルミニウ
ムと有機系高分子間の密着力が弱いため、エツチング後
において、あるいはパッシベーション膜(図示せず)か
らの高いストレスを受けた際に上記配線部(C)が絶縁
wA(b)から剥がれ易い欠点があった。
However, when the wiring part (C) is formed on the insulating film (b) made of an organic polymer, the adhesion between the constituent aluminum and the organic polymer is weak, so it may be necessary to remove the wiring after etching or passivation. There was a drawback that the wiring portion (C) was easily peeled off from the insulation wA(b) when subjected to high stress from a film (not shown).

このため、従来においては、第5図(A)に示すように
、ポリイミド樹脂等有機系高分子より成る絶縁膜(b)
を基板(a)上に被着した後、この基板(a)を150
℃程度まで加熱しこの状態でスパッタリング法により配
線部(C)形成用のアルミニウム皮膜(C゛〉を着膜す
ることで上記絶縁膜(b)とアルミニウム皮111(c
’)間における密着力の向上を図っていた(第5図B参
照)。
For this reason, conventionally, as shown in FIG. 5(A), an insulating film (b) made of an organic polymer such as polyimide resin
was deposited on the substrate (a), and then the substrate (a) was
℃, and in this state, an aluminum film (C゛〉) for forming the wiring part (C) is deposited by sputtering, thereby forming the insulating film (b) and the aluminum film 111 (c).
') was aimed at improving the adhesion between the two (see Figure 5B).

尚、強固に着膜されたアルミニウム皮膜 (c’)につ
いては、通常のフォトリソグラフィー法に従って配線パ
ターンに対応した形状に加工し、第5図(C)に示すよ
うな配線部(C)を形成するものであった。
Note that the strongly deposited aluminum film (c') is processed into a shape corresponding to the wiring pattern according to the usual photolithography method, and a wiring part (C) as shown in Fig. 5 (C) is formed. It was something to do.

[発明が解決しようとする課題] ところで、この様な方法にて有機系高分子より成る絶縁
II (b)上に上記配線部(C)が強固に形成されて
も、この配線部(C)を構成するアルミニウムは他の金
属と較べてエレクトロ・マイグレーションやストレス・
マイグレート」ンを受は易いため、マイグレートされた
部位で配線部(C)が切断されることがあり、かつ、ア
ルミニウムは拡散性が強いため、絶縁膜(b)や基板(
a)側へ拡散することがあって半導体装置としての機能
を損い易い欠点があった。
[Problems to be Solved by the Invention] By the way, even if the wiring portion (C) is firmly formed on the insulation II (b) made of an organic polymer by such a method, the wiring portion (C) Compared to other metals, the aluminum that makes up the
Since aluminum is easily susceptible to migration, the wiring part (C) may be cut at the migrated area, and since aluminum has strong diffusivity, it may not be suitable for the insulation film (b) or substrate (
This has the disadvantage that it may diffuse toward the a) side, which tends to impair the functionality of the semiconductor device.

このため、従来においては配線部(C)を構成するアル
ミニウム内に、銅(Cu)やシリコン(S i )等添
加用金属を含まじることで上記マイグレーション等の防
止を図っていた。
For this reason, conventionally, the above-mentioned migration has been prevented by including additive metals such as copper (Cu) and silicon (S i ) in the aluminum constituting the wiring portion (C).

しかしながら、銅、シリコン等の金属が添加されたアル
ミニウム系合金皮膜を従来法に従って加熱された絶縁1
(b)面上に被着させた場合、アルミニウム系合金皮膜
内における銅、シリコン等の添加用金属が絶縁膜(b)
から熱エネルギを受けてこの絶縁膜(b)との境界面に
偏析することがあり、エツチングにより配線パターンに
対応した配線部(C)を形成する際にアフターコロ−ジ
ョンの問題が発生したり、マイグレーション耐性が低下
する等の問題点があった。
However, insulating film that is heated according to the conventional method is an aluminum-based alloy film containing metals such as copper and silicon.
(b) When deposited on the insulating film (b), additive metals such as copper and silicon in the aluminum alloy film
Thermal energy may be received from the etching and segregated at the interface with the insulating film (b), which may cause after-corrosion problems when forming the wiring part (C) corresponding to the wiring pattern by etching. , there were problems such as reduced migration resistance.

[課題を解決するための手段1 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、半導体素子群が形成された基板上
に、アルミニウムとこのアルミニウムに拡散された添加
用金属とで構成される配線部を上記添加用金属の偏析を
起こさずに強固に形成できる配線方法を提供することに
ある。
[Means for Solving the Problems 1] The present invention has been made in view of the above-mentioned problems, and its object is to provide aluminum and the diffusion into this aluminum on a substrate on which a group of semiconductor elements is formed. An object of the present invention is to provide a wiring method that can firmly form a wiring section made up of an additive metal and an additive metal without causing segregation of the additive metal.

すなわち本発明は、半導体素子群が形成された基板上に
、有機系高分子より成る絶縁膜を介しアルミニウムとこ
のアルミニウムに拡散された添加用金属とで構成された
配線部を形成する半導体装置の配線方法を前提とし、 上記半導体素子群が形成された基板上に、各半導体素子
の電気的接続部を露出した状態で有機系高分子より成る
絶縁膜を形成づる絶縁膜形成工程と、 この絶縁膜の表面を粗面化すると共に清浄化処理する表
面活性化処理工程と、 この活性化された絶縁膜上に、常温下においてアルミニ
ウムと添加用金属とで構成されるアルミニウム系合金皮
膜を一様に被着するアルミニウム系合金皮膜形成工程と
、 このアルミニウム系合金皮膜を配線パターンに応じた形
状に加工し、上記半導体素子群の電気的接続部において
接続された配線部を形成する配線部形成工程、 とを具備することを特徴とするものである。
That is, the present invention provides a semiconductor device in which a wiring section made of aluminum and an additive metal diffused into the aluminum is formed on a substrate on which a group of semiconductor elements is formed, through an insulating film made of an organic polymer. Assuming the wiring method, an insulating film forming step of forming an insulating film made of an organic polymer on the substrate on which the above-mentioned semiconductor element group is formed with the electrical connection portions of each semiconductor element exposed; A surface activation treatment step in which the surface of the film is roughened and cleaned, and an aluminum-based alloy film composed of aluminum and an additive metal is uniformly applied on the activated insulating film at room temperature. a wiring part forming step of processing this aluminum alloy film into a shape according to a wiring pattern and forming a wiring part connected at an electrical connection part of the semiconductor element group. , and.

この様な技術的手段において、絶縁膜を構成する有機系
高分子としては上述したポリイミド樹脂等が適用できる
In such technical means, the above-mentioned polyimide resin or the like can be used as the organic polymer constituting the insulating film.

また、絶縁膜形成工程において、半導体素子群が形成さ
れた基板上に上記有機系高分子を被着させる手段として
は、液状の高分子材料を塗布して硬化させる方法等が適
用できる。
Further, in the insulating film forming step, as a means for depositing the organic polymer on the substrate on which the semiconductor element group is formed, a method of applying a liquid polymer material and curing it, etc. can be applied.

更に、表面活性化処理工程において、基板上に被着した
絶縁膜表面を粗面化すると共に清浄化する手段としては
任意であり、例えば、真空条件下において絶縁膜面上に
窒素イオン、アルゴンイオン等の不活性ガスを照射して
これを行うイオンボンバードメント処理法が適用できる
Furthermore, in the surface activation treatment process, any means for roughening and cleaning the surface of the insulating film deposited on the substrate is optional. For example, nitrogen ions, argon ions are applied to the surface of the insulating film under vacuum conditions. An ion bombardment treatment method that performs this by irradiating with an inert gas such as can be applied.

この場合、イオンボンバードメント処理を行う真空室内
の内圧、適用する不活性ガスの種類、ガスの流量、パワ
ー、処理時間等を適宜設定することにより、適用した有
機系高分子よりなる絶縁膜について、アルミニウム系合
金皮膜との充分な密着力を得るための適正な粗面化と清
浄化処理を行うことができる。
In this case, by appropriately setting the internal pressure in the vacuum chamber in which the ion bombardment process is performed, the type of inert gas applied, the gas flow rate, power, processing time, etc., the insulating film made of the applied organic polymer can be Appropriate surface roughening and cleaning treatment can be performed to obtain sufficient adhesion with the aluminum alloy film.

次に、アルミニウムに添加される添加用金属としては、
上述した銅(Cu)、シリコン(S i )以外に、チ
タン(T i ) 、マグネシウム(Mg)、タングス
テン(W)等がある。また、アルミニウムに対する上記
添加用金属の添加割合は、アルミニウムと添加用金属と
の相溶性に基づき適宜値に設定される。
Next, as additive metals added to aluminum,
In addition to the above-mentioned copper (Cu) and silicon (S i ), there are titanium (T i ), magnesium (Mg), tungsten (W), and the like. Moreover, the addition ratio of the above-mentioned additive metal to aluminum is set to an appropriate value based on the compatibility between aluminum and the additive metal.

また、アルミニウム系合金皮膜形成工程において、活性
化処理された絶縁膜上にアルジニウムと転化用金属とで
構成されるアルミニウム系合金皮膜を一様に被着させる
手段としては、従来と同様にスパッタ法、蒸着法、及び
、CVD法(ケミカル・ベイパー・デボジッション:化
学的気相成長法)等が適用できる。また、被着時におけ
る温度条件は転化用金属の偏析を防止する関係上、常温
、具体的には50℃以下の範囲で行うことを要する。
In addition, in the process of forming an aluminum alloy film, sputtering is used as a method for uniformly depositing an aluminum alloy film composed of aldinium and a conversion metal on the activated insulating film. , vapor deposition, CVD (chemical vapor deposition), and the like can be applied. Further, the temperature conditions during deposition must be at room temperature, specifically in the range of 50° C. or lower, in order to prevent segregation of the conversion metal.

次に、配線部形成工程において、アルミニウム系合金皮
膜を配線パターンに応じた形状に加工する手段としては
、従来利用されているRIE(リアクティブ・イオン・
エツチング)法や、スパッタリング法、及び、ウェット
エツチング法等が適用できる。
Next, in the wiring part forming process, the conventional method of processing the aluminum alloy film into a shape according to the wiring pattern is RIE (reactive ion
Etching method, sputtering method, wet etching method, etc. can be applied.

更に、半導体装置の一部を構成する基板については、そ
の基板内又は基板上にMO8型若しくはバイポーラ型の
半導体素子群が形成されているものである。
Further, regarding a substrate constituting a part of a semiconductor device, an MO8 type or bipolar type semiconductor element group is formed in or on the substrate.

[作用] 上述したような技術的手段によれば、表面活性化処理工
程において絶縁膜の表面を粗面化すると共に清浄化して
いるため、絶縁膜を昇温させて軟化状態にすることなく
、すなわち、常温下においてこの絶縁膜上にアルミニウ
ムと添加用金属とで構成されるアルミニウム系合金皮膜
を被着することができ、上記転化用金属の偏析を確実に
防止することが可能となる。
[Operation] According to the above-mentioned technical means, the surface of the insulating film is roughened and cleaned in the surface activation treatment process, so that the insulating film is not heated and softened. That is, an aluminum alloy film composed of aluminum and an additive metal can be deposited on this insulating film at room temperature, and segregation of the conversion metal can be reliably prevented.

[実施例1 以下、本発明の実施例について図面を参照して詳細に説
明する。
[Embodiment 1] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

まず、第1図(A)に示すように半導体素子群(図示せ
ず〉が形成されたシリコン(Sl)基板(1)上に、通
常の方法にて溶液状態にあるポリイミド樹脂を塗布して
絶縁膜用皮膜を被着し、次いで、165℃、20分間の
ベータ処理を施し、かつ、半導体素子群の電気的接続部
位にフォトリソエツチング法にて開口〈図示せず〉を設
けた後、230℃、90分間のベーク処理を施して、厚
さ 1.5μ肌の絶縁fi!(2)を形成する。
First, as shown in FIG. 1(A), a polyimide resin in a solution state is applied by a normal method onto a silicon (Sl) substrate (1) on which a group of semiconductor elements (not shown) is formed. After depositing an insulating film and then subjecting it to beta treatment at 165°C for 20 minutes, and creating openings (not shown) at the electrical connection parts of the semiconductor element group by photolithography, 230 C. for 90 minutes to form an insulation fi! (2) with a thickness of 1.5 μm.

次に、この絶縁膜(2)を形成したシリコン基板(1)
を第2図に示すような平行平板型RFプラズマアッシン
グ装置(3)内に収納し、上記絶縁1!(2)について
、第1図(B)に示すように窒素イオンボンバードメン
ト処理を施してその表面を粗面かつ清浄化した。
Next, the silicon substrate (1) on which this insulating film (2) was formed
is housed in a parallel plate type RF plasma ashing device (3) as shown in FIG. 2, and the insulation 1! Regarding (2), as shown in FIG. 1(B), nitrogen ion bombardment treatment was performed to roughen and clean the surface.

この場合、上記イオンボンバードメント処理の設定条件
は以下の通りであった。
In this case, the setting conditions for the ion bombardment treatment were as follows.

適用した不活性ガス・・・窒素ガス 窒素ガスの流量・・・200 secm処理室内の内圧
・・・0.6 torrパワー・・・1.0にW 処理時間・・・10分間 また、第2図中(31)はシリコン基板(1)を保持す
る電極板、(32)はこの電極板(31)と対向して設
けられた電極板、(33)は真空ポンプに接続された排
気孔、〈34〉はこの排気孔(33〉内に設けられた弁
、及び、(35〉は窒素ガスの導入口を夫々示している
Inert gas applied: Nitrogen gas Flow rate of nitrogen gas: 200 sec Internal pressure inside the processing chamber: 0.6 torr Power: 1.0 W Processing time: 10 minutes In the figure, (31) is an electrode plate that holds the silicon substrate (1), (32) is an electrode plate provided opposite to this electrode plate (31), (33) is an exhaust hole connected to a vacuum pump, 〈34〉 denotes a valve provided in this exhaust hole (33〉), and 〈35〉 denotes a nitrogen gas inlet.

次いで、イオンボンバードメント処理を施されたシリコ
ン基板(1〉についてDCマグネトロンスパッタリング
装置内に収納し、室温条件下において上記絶縁膜(2)
面上に1%のシリコンと0.5%の銅が添加された1μ
扉厚のアルミニウム合金を着膜しアルミニウム系合金皮
PI(4)を形成したく第1図C参照〉。
Next, the silicon substrate (1) subjected to ion bombardment treatment is placed in a DC magnetron sputtering apparatus, and the insulating film (2) is deposited under room temperature conditions.
1μ with 1% silicon and 0.5% copper added on the surface
To form an aluminum-based alloy skin PI (4) by depositing an aluminum alloy film of the same thickness as the door, see Fig. 1C>.

この場合、上記スパッタリングの設定条件は以下の通り
であった。
In this case, the setting conditions for the sputtering were as follows.

シリコン基板(1)の加熱・・・無しく室温条件〉装置
内の内圧・・・9.0X10’ torrパワー密度・
・・1114/ci 次に、第1図(D)に示すように上記アルミニウム系合
金皮膜(4〉面上に配線パターンに対応したレジストI
I! <5)を形成し、次いで、エツチングガスとして
塩素系ガス(C12/BC13)を用いたRIE法によ
り上記レジストII! < 5 ’)から露出するアル
ミニウム系合金皮膜(4〉をエツチングすると共に上記
レジストjl (5)をも除去し、第1図(E)に示す
ように銅が添加されたアルミニウムにより構成される配
線部(6)を形成した。
Room temperature conditions without heating the silicon substrate (1) > Internal pressure inside the device: 9.0 x 10' torr power density
...1114/ci Next, as shown in FIG. 1(D), a resist I corresponding to the wiring pattern is applied to the aluminum alloy film (4>
I! <5), and then the above-mentioned resist II! The aluminum-based alloy film (4) exposed from <5') is etched and the resist jl (5) is also removed, resulting in a wiring made of aluminum doped with copper as shown in FIG. 1(E). Section (6) was formed.

この様に実施例に係る配線方法によれば、シリコン基板
(1)上に被着した絶縁膜(2)について、イオンボン
バードメント処理を施してその表面を粗面化すると共に
清浄化しているため、シリコン基板(1)を加熱するこ
となく、すなわち、室温下においてこの絶縁1t!J(
2)上にアルミニウム系合金皮11(4)を強固に被着
することができ、上記添加用金属である銅やシリコン等
の偏析を確実に防止することが可能となる。
As described above, according to the wiring method according to the embodiment, the insulating film (2) deposited on the silicon substrate (1) is subjected to ion bombardment treatment to roughen and clean the surface. , without heating the silicon substrate (1), that is, at room temperature. J(
2) The aluminum alloy skin 11 (4) can be firmly adhered thereon, and segregation of the additive metals such as copper and silicon can be reliably prevented.

従って、マイグレーション耐性等を低下ざ吐ずにアルミ
ニウムと添加用金属とで構成される配線部(6)を強固
に形成できる利点を有している。
Therefore, it has the advantage that the wiring portion (6) made of aluminum and the additive metal can be formed firmly without reducing migration resistance or the like.

尚、第3図はイオンボンバードメント処理時間とこの処
理時間に対応した配線部(6〉の剥離の発生率との関係
を示したグラフ図で、このグラフ図からイオンボンバー
ドメント処理を10分間以上施した場合に配線部(6〉
の剥離現象を防止できることが確認出来る。
Furthermore, Fig. 3 is a graph showing the relationship between the ion bombardment treatment time and the rate of peeling of the wiring section (6) corresponding to this treatment time. If applied, the wiring part (6>
It can be confirmed that the peeling phenomenon can be prevented.

[発明の効果] 本発明によれば、表面活性化処理工程において絶縁膜の
表面を粗面化すると共に清浄化しているため、絶縁膜を
昇温させて軟化状態にすることなく、すなわち、常温下
においてこの絶縁膜上にアルミニウムと添加用金属とで
構成されるアルミニウム系合金皮膜を被着することがで
き、上記転化用金属の偏析を確実に防止することが可能
となる。
[Effects of the Invention] According to the present invention, since the surface of the insulating film is roughened and cleaned in the surface activation treatment process, the insulating film is not heated to a softened state, that is, it is not heated to room temperature. An aluminum-based alloy film composed of aluminum and an additive metal can be deposited on the insulating film below, thereby making it possible to reliably prevent segregation of the conversion metal.

従って、マイグレーション耐性等を低下させずにアルミ
ニウムと添加用金属とで構成される配線部を強固に形成
できる効果を右している。
Therefore, it is possible to strongly form a wiring portion made of aluminum and an additive metal without reducing migration resistance or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第3図は本発明の実施例に関するもので、第1
図(A)〜(E)は実施例に係わる配線方法の工程説明
図、第2図はイオンボンバードメント処理を行うプラズ
マアッシング装置の概略構成図、第3図はイオンボンバ
ードメント処理時間とこの処理時間に対応した配線部の
剥離の発生率との関係を示したグラフ図を夫々示し、ま
た、第4図は従来の配線部を具備した半導体装置の斜視
図、第5図(A)〜(C)は従来の配線方法の工程説明
図を示している。 [符号説明] (1〉・・・基板 (2〉・・・絶縁膜 (4)・・・アルミニウム系合金皮膜 (5)・・・レジスト膜 (6)・・・配線部 特 許 出 願 人 富士ゼロックス株式会社代  理
  人  弁理士  中  村  智  廣 (外2名
)第 2 図 第 図 0 窒素イオンボンバード処理時間(分) 第 図 第 図
Figures 1 to 3 relate to embodiments of the present invention;
Figures (A) to (E) are process explanatory diagrams of the wiring method according to the embodiment, Figure 2 is a schematic configuration diagram of a plasma ashing device that performs ion bombardment processing, and Figure 3 is ion bombardment processing time and this processing. Graphs showing the relationship between the occurrence rate of peeling of the wiring part and time are shown, and FIG. 4 is a perspective view of a semiconductor device equipped with a conventional wiring part, and FIGS. C) shows a process explanatory diagram of a conventional wiring method. [Description of symbols] (1>... Substrate (2>... Insulating film (4)... Aluminum alloy film (5)... Resist film (6)... Wiring portion patent applicant Fuji Xerox Co., Ltd. Representative Patent Attorney Tomohiro Nakamura (2 others) Fig. 2 Fig. 0 Nitrogen ion bombardment treatment time (minutes) Fig. Fig.

Claims (2)

【特許請求の範囲】[Claims] (1)半導体素子群が形成された基板上に、有機系高分
子より成る絶縁膜を介しアルミニウムとこのアルミニウ
ムに拡散された添加用金属とで構成された配線部を形成
する半導体装置の配線方法において、 上記半導体素子群が形成された基板上に、各半導体素子
の電気的接続部を露出した状態で有機系高分子より成る
絶縁膜を形成する絶縁膜形成工程と、 この絶縁膜の表面を粗面化すると共に清浄化処理する表
面活性化処理工程と、 この活性化された絶縁膜上に、常温下においてアルミニ
ウムと添加用金属とで構成されるアルミニウム系合金皮
膜を一様に被着するアルミニウム系合金皮膜形成工程と
、 このアルミニウム系合金皮膜を配線パターンに応じた形
状に加工し、上記半導体素子群の電気的接続部において
接続された配線部を形成する配線部形成工程、 とを具備することを特徴とする半導体装置の配線方法。
(1) A wiring method for a semiconductor device in which a wiring section made of aluminum and an additive metal diffused into the aluminum is formed on a substrate on which a group of semiconductor elements is formed, via an insulating film made of an organic polymer. an insulating film forming step of forming an insulating film made of an organic polymer on the substrate on which the semiconductor element group is formed with the electrical connection portions of each semiconductor element exposed; A surface activation treatment process that roughens and cleans the surface, and an aluminum alloy film composed of aluminum and an additive metal is uniformly deposited on the activated insulating film at room temperature. an aluminum-based alloy film forming step; and a wiring portion forming step of processing the aluminum-based alloy film into a shape according to a wiring pattern to form a wiring portion connected at an electrical connection portion of the semiconductor element group. A wiring method for a semiconductor device, characterized in that:
(2)上記表面活性化処理工程が、絶縁膜表面に不活性
ガスを照射するイオンボンバードメント処理にて構成さ
れていることを特徴とする特許請求の範囲第1項記載の
半導体装置の配線方法。
(2) The wiring method for a semiconductor device according to claim 1, wherein the surface activation treatment step comprises ion bombardment treatment in which the surface of the insulating film is irradiated with an inert gas. .
JP16679789A 1989-06-30 1989-06-30 Wiring method of semiconductor device Pending JPH0334431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16679789A JPH0334431A (en) 1989-06-30 1989-06-30 Wiring method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16679789A JPH0334431A (en) 1989-06-30 1989-06-30 Wiring method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0334431A true JPH0334431A (en) 1991-02-14

Family

ID=15837859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16679789A Pending JPH0334431A (en) 1989-06-30 1989-06-30 Wiring method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0334431A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388294B1 (en) * 2000-08-30 2003-06-19 앰코 테크놀로지 코리아 주식회사 Evaporation method of metal thin film on polyimide for circuit board
JP2006269458A (en) * 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd Under bump metal film, surface acoustic wave device using the same, and method for forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388294B1 (en) * 2000-08-30 2003-06-19 앰코 테크놀로지 코리아 주식회사 Evaporation method of metal thin film on polyimide for circuit board
JP2006269458A (en) * 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd Under bump metal film, surface acoustic wave device using the same, and method for forming the same

Similar Documents

Publication Publication Date Title
JP3273503B2 (en) Method and apparatus for depositing cobalt
JPH0191438A (en) Manufacture of semiconductor device
US4704301A (en) Method of making low resistance contacts
JPH01191778A (en) Tungsten depositing method
JP2003023072A (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JPH0334431A (en) Wiring method of semiconductor device
JPH10326830A (en) Method for manufacturing semiconductor device
JPS59117115A (en) Method of producing semiconductor device
JP3127494B2 (en) Method for forming electrode of semiconductor device
US6294218B1 (en) Process for coating a substrate
JPH0423323A (en) Manufacture of semiconductor device
JPH05102068A (en) Forming method for electrode of electronic device using diamond
JPH08134639A (en) Surface treatment of resin
JP2979792B2 (en) Method for forming electrode of semiconductor device
JPH09186137A (en) Semiconductor manufacturing equipment
JPH1022379A (en) Method for manufacturing semiconductor device
JP2991176B2 (en) Method for manufacturing semiconductor device
JP3082356B2 (en) Method for manufacturing semiconductor device
JP3328476B2 (en) Semiconductor device electrode forming method and semiconductor device
JP3729437B2 (en) Method for manufacturing compound semiconductor device
JPS55138255A (en) Manufacture of semiconductor device
JPS60154539A (en) Forming process of aluminium wiring
JPH0661225A (en) Manufacture of semiconductor device
JPH04132221A (en) Manufacture of semiconductor integrated circuit
JP2002025934A (en) Electrode pattern forming method and semiconductor device